JPH0364193A - 静止画表示方式 - Google Patents
静止画表示方式Info
- Publication number
- JPH0364193A JPH0364193A JP1199375A JP19937589A JPH0364193A JP H0364193 A JPH0364193 A JP H0364193A JP 1199375 A JP1199375 A JP 1199375A JP 19937589 A JP19937589 A JP 19937589A JP H0364193 A JPH0364193 A JP H0364193A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- color
- memory
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、SECAM方式の映像信号(以下、SECA
M信号Aいう)のように線順次色信号を有する映像信号
に対して好適な静止画表示方式に関する。
M信号Aいう)のように線順次色信号を有する映像信号
に対して好適な静止画表示方式に関する。
入力された動画の映像信号に対して静止画を表示する従
来例として、「テレビ技術J’87年1月号 pp、3
5−42の「三洋デジタルメモリー登載5VH−V5.
V3Jに記載のように、入力映像信号を輝度信号と色信
号に分離し、更に色信号をR−Y、B−Y信号に復調し
、これら輝度信号、R−Y信号、B−Y信号を夫々A/
D (アナログ/ディジタル〉コンバータでディジタル
信号に変換している。ディジタル化されたこれら信号は
、メモリコントロール回路により、メモリに1フィール
ド分書き込まれる。メモリからの静止画の読出しは、書
き込んだラインに相当するラインから、輝度信号、各色
差信号R−Y、B−Yを読み出すことによって行なわれ
る。そして、これらはD/A (ディジタル/アナログ
)コンバータによってアナログ信号に変換され、色変調
回路により色差信号が変調されて色信号が生成され、輝
度信号と色信号を混合して映像信号が得られるようにし
ている。
来例として、「テレビ技術J’87年1月号 pp、3
5−42の「三洋デジタルメモリー登載5VH−V5.
V3Jに記載のように、入力映像信号を輝度信号と色信
号に分離し、更に色信号をR−Y、B−Y信号に復調し
、これら輝度信号、R−Y信号、B−Y信号を夫々A/
D (アナログ/ディジタル〉コンバータでディジタル
信号に変換している。ディジタル化されたこれら信号は
、メモリコントロール回路により、メモリに1フィール
ド分書き込まれる。メモリからの静止画の読出しは、書
き込んだラインに相当するラインから、輝度信号、各色
差信号R−Y、B−Yを読み出すことによって行なわれ
る。そして、これらはD/A (ディジタル/アナログ
)コンバータによってアナログ信号に変換され、色変調
回路により色差信号が変調されて色信号が生成され、輝
度信号と色信号を混合して映像信号が得られるようにし
ている。
以下、上記従来技術をSECAM信号A適用した例とし
て、色信号の復調、メモリの書込み、読出しについて説
明する。
て、色信号の復調、メモリの書込み、読出しについて説
明する。
第4図はSECAM信号A復調回路の一従来例を示すブ
ロック図であって、20は入力端子、21はすξツタ、
22は増幅器、24はコントロール回路、25はR−Y
ディスクリミネータ、26はB−Yディスクリミネータ
、27.28は出力端子、29は1H遅延線(但し、1
Hはl水子期間(lライン)である)、30はアッテネ
ータ、31は順序入換え回路、318.31bは切換ス
イッチである。
ロック図であって、20は入力端子、21はすξツタ、
22は増幅器、24はコントロール回路、25はR−Y
ディスクリミネータ、26はB−Yディスクリミネータ
、27.28は出力端子、29は1H遅延線(但し、1
Hはl水子期間(lライン)である)、30はアッテネ
ータ、31は順序入換え回路、318.31bは切換ス
イッチである。
同図において、入力端子20よりFM変調されたSEC
AM方式の色信号が入力され、リミッタ回路21を通り
、増幅器22で増幅された後、1H遅延線29とレベル
調整用のアッテネータ30に供給される。1H遅延線2
9で遅延された色信号は、順序入換え回路31における
切換スイッチ31aのA接点と切換スイッチ31bのB
接点とに供給され、1H遅延線29の減衰量だけレベル
調整されたアッテネータ30の出力色信号は、順次入換
え回路31における切換スイッチ31aのB接点と切換
スイッチ31bのA接点とに供給される。
AM方式の色信号が入力され、リミッタ回路21を通り
、増幅器22で増幅された後、1H遅延線29とレベル
調整用のアッテネータ30に供給される。1H遅延線2
9で遅延された色信号は、順序入換え回路31における
切換スイッチ31aのA接点と切換スイッチ31bのB
接点とに供給され、1H遅延線29の減衰量だけレベル
調整されたアッテネータ30の出力色信号は、順次入換
え回路31における切換スイッチ31aのB接点と切換
スイッチ31bのA接点とに供給される。
これら切換スイッチ312.31’bはコントロール回
路24の制御信号に従って、接点AからBへ、接点Bか
らAへと1H毎に切換えられ、これにより、色信号のう
ちのR−Y信号がR−Yディスクリミネータ25に、B
−Y信号がB−Yディスクリミネータ26に夫々振り分
けて供給される。
路24の制御信号に従って、接点AからBへ、接点Bか
らAへと1H毎に切換えられ、これにより、色信号のう
ちのR−Y信号がR−Yディスクリミネータ25に、B
−Y信号がB−Yディスクリミネータ26に夫々振り分
けて供給される。
R−Yディスクリミネータ25およびB−Yディスクリ
ミネータ26では、夫々ベースバンドのR−Y信号、B
−Y信号が復調され、出力端子27゜28に出力される
とともに、入力信号からR−Y。
ミネータ26では、夫々ベースバンドのR−Y信号、B
−Y信号が復調され、出力端子27゜28に出力される
とともに、入力信号からR−Y。
B−Yを表わす判別信号が検出されてコントロール回路
24に供給される。コントロール回路24は、これら判
別信号により、R−Yディスクリミネータ25にR−Y
信号が、B−Yディスクリミネータ26にB−Y信号が
夫々供給されるように、切換スイッチ31a、31bの
切換えを制御する。
24に供給される。コントロール回路24は、これら判
別信号により、R−Yディスクリミネータ25にR−Y
信号が、B−Yディスクリミネータ26にB−Y信号が
夫々供給されるように、切換スイッチ31a、31bの
切換えを制御する。
以上のようにして、出力端子27.28から同時化され
たR−Y信号、B−Y信号が得られるが、静止画を得る
ためには、出力端子27.28から出力されるR−Y信
号、B−Y信号が1フィールド分メモリに記憶され、こ
れらが繰り返し読み出される。以下では、メモリでの書
込み、読出しについて説明する。なお、輝度信号に対し
てもメモリで書込み、読出しが行なわれるが、ここでは
説明を省略する。
たR−Y信号、B−Y信号が得られるが、静止画を得る
ためには、出力端子27.28から出力されるR−Y信
号、B−Y信号が1フィールド分メモリに記憶され、こ
れらが繰り返し読み出される。以下では、メモリでの書
込み、読出しについて説明する。なお、輝度信号に対し
てもメモリで書込み、読出しが行なわれるが、ここでは
説明を省略する。
第4図の出力端子27.28から出力されるR−Y信号
、B−Y信号はマルチプレクサなどによって一画素分毎
に交互に選択されて点順次信号となり、A/Dコンバー
タでディジタル化されてメモリに順次書き込まれる。こ
のメモリには、1フィールド分が記憶される。
、B−Y信号はマルチプレクサなどによって一画素分毎
に交互に選択されて点順次信号となり、A/Dコンバー
タでディジタル化されてメモリに順次書き込まれる。こ
のメモリには、1フィールド分が記憶される。
第5図<a)はこのメモリの記憶パターンをnライン、
(n+1)ラインおよび(n+2)ラインについて示す
ものであって、■8.■8はXラインでのR−Y信号の
記憶画素、OX l■8はXラインでのB−Y信号の記
憶画素を夫々示しており、大文字で示す■8.■8は第
4図における1H遅延線29を通らないラインの画素、
小文字で示す■8.■8はこの1H遅延線29を通った
ラインの画素である。
(n+1)ラインおよび(n+2)ラインについて示す
ものであって、■8.■8はXラインでのR−Y信号の
記憶画素、OX l■8はXラインでのB−Y信号の記
憶画素を夫々示しており、大文字で示す■8.■8は第
4図における1H遅延線29を通らないラインの画素、
小文字で示す■8.■8はこの1H遅延線29を通った
ラインの画素である。
第4図(a)によると、nラインでOns■7、o7、
■1.・・・・・・と1画素毎に交互に点順次で1H遅
延!29を通らないR−Y信号と1H遅延線29を通っ
たB−Y信号とが書き込まれたとすると、次の(n +
1 )ラインでは、■71、■+sl 、[F]7.
1.・・・・・・と1画素毎に交互に点順次で1H遅延
線29を通らないB−Y信号と1H遅延線29を通った
R−Y信号とが書き込まれる。
■1.・・・・・・と1画素毎に交互に点順次で1H遅
延!29を通らないR−Y信号と1H遅延線29を通っ
たB−Y信号とが書き込まれたとすると、次の(n +
1 )ラインでは、■71、■+sl 、[F]7.
1.・・・・・・と1画素毎に交互に点順次で1H遅延
線29を通らないB−Y信号と1H遅延線29を通った
R−Y信号とが書き込まれる。
次に、メモリから静止画色信号を読み出す時には、まず
、第1フイールドでは第5図(b)の様に出力される。
、第1フイールドでは第5図(b)の様に出力される。
すなわち、nラインでは、同図(a)のnラインからo
、l、ol、■7.・・・・・・とR−Y信号の画素の
みが、次の(n+1)ラインでは、同図(a)の(n+
1)ラインから■fi1、■11.0□1.・・・・・
・とB−Y信号の画素のみが出力される。次に、第2フ
イールドでは第5図<c>の様に出力される。すなわち
、nラインでは、第5図(a)のnラインから■7、■
7、■1.・・・・・・と1H遅延線29を通ったB−
Y信号の画素が読み出され、次の(n+1)ラインでは
、同図(a)の(n+1)ラインから■+s+1、■、
、+1、■7.1.・・・・・・と1H遅延線29を通
ったR−Y信号の画素が読み出される。
、l、ol、■7.・・・・・・とR−Y信号の画素の
みが、次の(n+1)ラインでは、同図(a)の(n+
1)ラインから■fi1、■11.0□1.・・・・・
・とB−Y信号の画素のみが出力される。次に、第2フ
イールドでは第5図<c>の様に出力される。すなわち
、nラインでは、第5図(a)のnラインから■7、■
7、■1.・・・・・・と1H遅延線29を通ったB−
Y信号の画素が読み出され、次の(n+1)ラインでは
、同図(a)の(n+1)ラインから■+s+1、■、
、+1、■7.1.・・・・・・と1H遅延線29を通
ったR−Y信号の画素が読み出される。
以上のように、上記従来技術では、R−Y信号とB−Y
信号とが線順次となるようにメモリの読出しが行なわれ
るのであるが、この場合、第1フイールドでは、1H遅
延線29を通らないラインの色信号が読み出され、第2
フイールドでは、1H遅延線29を通ったラインの信号
が読み出されることになる。
信号とが線順次となるようにメモリの読出しが行なわれ
るのであるが、この場合、第1フイールドでは、1H遅
延線29を通らないラインの色信号が読み出され、第2
フイールドでは、1H遅延線29を通ったラインの信号
が読み出されることになる。
ところで、1H遅延線としては、家庭用VTRなどでは
、一般にガラス遅延線が用いられているが、ガラス遅延
線は一般には狭帯域であるため、周波数特性または出力
レベルにばらつきがあり、このために、1H遅延線を通
らない信号と通る信号とでレベル差が生ずる。
、一般にガラス遅延線が用いられているが、ガラス遅延
線は一般には狭帯域であるため、周波数特性または出力
レベルにばらつきがあり、このために、1H遅延線を通
らない信号と通る信号とでレベル差が生ずる。
そごで、上記のように、各フレームで第1のフィールド
が−H遅延線を通らない信号からなり、第2フイールド
が1H遅延線を通る信号からなると、フィールド毎の色
フリッカが生ずることになり、静止画の画質が大幅に劣
化する。もちろん、第4図では、アッテネータ30によ
ってこれを補償するようにしているが、充分には補償す
ることができず、やはり色フリッカが生ずる。
が−H遅延線を通らない信号からなり、第2フイールド
が1H遅延線を通る信号からなると、フィールド毎の色
フリッカが生ずることになり、静止画の画質が大幅に劣
化する。もちろん、第4図では、アッテネータ30によ
ってこれを補償するようにしているが、充分には補償す
ることができず、やはり色フリッカが生ずる。
本発明の目的は、かかる問題点を解消し、線順次色信号
に対し、色フリッカを低減可能とした静止画表示方式を
提供することにある。
に対し、色フリッカを低減可能とした静止画表示方式を
提供することにある。
上記目的を達成するために、本発明は、メモリから読み
出すラインをフィールドごとにオフセットをもたせる。
出すラインをフィールドごとにオフセットをもたせる。
静止画表示のためのメモリーの読出しに際し、フィール
ド毎に、書き込んだラインに相当する読み出しのライン
に対し、1ライン前あるいは1ライン後の信号を読み出
す。これにより、色復調回路で使用している1H遅延線
を通らない信号もしくは通る信号のみを常時読み出すこ
とができ、フィールド間でレベル差がなくなってフリッ
カは生じることがない。
ド毎に、書き込んだラインに相当する読み出しのライン
に対し、1ライン前あるいは1ライン後の信号を読み出
す。これにより、色復調回路で使用している1H遅延線
を通らない信号もしくは通る信号のみを常時読み出すこ
とができ、フィールド間でレベル差がなくなってフリッ
カは生じることがない。
以下、本発明の実施例を図面によって説明する。
第1図は本発明による静止画表示方式の一実施例を示す
ブロック図であって、1は入力端子、2はLPF (ロ
ーパスフィルタ)、3はベルフィルタ、4は色復調回路
、5はMPX (マルチプレクサ)、6.7はA/Dコ
ンバータ、8は同期分離回路、9〜11はメモリ、12
はメモリコントローラ、13はMPX、14〜16はD
/Aコンバータ、17はクロマエンコーダ、18は混合
回路、19は出力端子である。
ブロック図であって、1は入力端子、2はLPF (ロ
ーパスフィルタ)、3はベルフィルタ、4は色復調回路
、5はMPX (マルチプレクサ)、6.7はA/Dコ
ンバータ、8は同期分離回路、9〜11はメモリ、12
はメモリコントローラ、13はMPX、14〜16はD
/Aコンバータ、17はクロマエンコーダ、18は混合
回路、19は出力端子である。
同図において、入力端子1から入力されたSECAM信
号はLPF2、ベルフィルター3および同期分離回路8
に供給される。LPF2では輝度信号成分が分離され、
A/Dコンバータ6に供給されて、ディジタル信号に変
換される。
号はLPF2、ベルフィルター3および同期分離回路8
に供給される。LPF2では輝度信号成分が分離され、
A/Dコンバータ6に供給されて、ディジタル信号に変
換される。
一方、ベルフィルタ3によって色信号が分離されて波形
等化され、第4図と同様の色信号復調回路4でFM変調
された色信号がベースバンドのR−Y信号とB−Y信号
とに復調される。これらR−Y信号およびB−Y信号は
、MPX5によって、点順次にR−YとB−Y信号とが
繰り返す信号に変換された後、A/Dコンバータ7によ
ってディジタル信号に変換される。
等化され、第4図と同様の色信号復調回路4でFM変調
された色信号がベースバンドのR−Y信号とB−Y信号
とに復調される。これらR−Y信号およびB−Y信号は
、MPX5によって、点順次にR−YとB−Y信号とが
繰り返す信号に変換された後、A/Dコンバータ7によ
ってディジタル信号に変換される。
同期分離回路8では入力されたSECAM信号から同期
部分が抽出され、メモリコントローラ12に同期情報と
して供給される。メモリコントローラ12は、この同期
情報に同期してMPX5の制御信号やA/Dコンバータ
6.7のサンプリングパルスを発生する。この場合、A
/Dコンバーター6によりディジタルデータに変換され
た輝度信号は、メモリコントローラ12からの制御信号
により、シリアルデータからパラレルデータに変換され
てメモリ9.10に書き込まれる。A/Dコンバータ7
によりディジタルデータに変換された点順次色信号は、
メモリコントローラ12の制御信号により、メモリ11
に書き込まれる。このようにして、1フィールド分の映
像信号がメモリに書き込まれる。
部分が抽出され、メモリコントローラ12に同期情報と
して供給される。メモリコントローラ12は、この同期
情報に同期してMPX5の制御信号やA/Dコンバータ
6.7のサンプリングパルスを発生する。この場合、A
/Dコンバーター6によりディジタルデータに変換され
た輝度信号は、メモリコントローラ12からの制御信号
により、シリアルデータからパラレルデータに変換され
てメモリ9.10に書き込まれる。A/Dコンバータ7
によりディジタルデータに変換された点順次色信号は、
メモリコントローラ12の制御信号により、メモリ11
に書き込まれる。このようにして、1フィールド分の映
像信号がメモリに書き込まれる。
次に、1フィールド分の映像信号が書き込まれたこれら
メモリから読出しが行なわれるのであるが、この読出し
はメモリコントローラ12から与えられる制御信号によ
り行なわれる。メモリ9゜10から読み出された輝度信
号のパラレルデータはMPX13により合成されてシリ
アルデータに変換される。MPX13から出力される輝
度信号は、D/Aコンバータ14でアナログの輝度信号
に変換されて混合回路18に供給される。
メモリから読出しが行なわれるのであるが、この読出し
はメモリコントローラ12から与えられる制御信号によ
り行なわれる。メモリ9゜10から読み出された輝度信
号のパラレルデータはMPX13により合成されてシリ
アルデータに変換される。MPX13から出力される輝
度信号は、D/Aコンバータ14でアナログの輝度信号
に変換されて混合回路18に供給される。
また、メモリ11から読み出された色信号はR−Y信号
用のD/Aコンバータ15およびB−Y信号用のD/A
コンバータ16に供給され、D/Aコンバータ15から
アナログのR−Y信号が、D/Aコンバータ16からア
ナログのB−Y信号が夫々出力される。D/Aコンバー
タ15.16から出力されるR−Y信号、B−Y信号は
クロマエンコーダ17に1H毎に交互に選択されて取り
込まれてR−Y信号、B−Y信号の線順次信号となり、
FM変調などの処理がなされて変調色信号が生成される
。クロマエンコーダ17より出力される変調色信号は、
混合回路18により、D/Aコンバータ14からの輝度
信号と混合され、SECAM映像信号として出力端子1
9から出力する。
用のD/Aコンバータ15およびB−Y信号用のD/A
コンバータ16に供給され、D/Aコンバータ15から
アナログのR−Y信号が、D/Aコンバータ16からア
ナログのB−Y信号が夫々出力される。D/Aコンバー
タ15.16から出力されるR−Y信号、B−Y信号は
クロマエンコーダ17に1H毎に交互に選択されて取り
込まれてR−Y信号、B−Y信号の線順次信号となり、
FM変調などの処理がなされて変調色信号が生成される
。クロマエンコーダ17より出力される変調色信号は、
混合回路18により、D/Aコンバータ14からの輝度
信号と混合され、SECAM映像信号として出力端子1
9から出力する。
ここで、メモリコントローラ12は色信号のみにライン
オフセットをかけてメモリ11の読出しを行なわせる。
オフセットをかけてメモリ11の読出しを行なわせる。
これを、以下、第2図を用いて説明する。但し、第2図
は第5図の様に、メモリでの書込みパターンと静止画表
示の際の読出しパターンとを示している。
は第5図の様に、メモリでの書込みパターンと静止画表
示の際の読出しパターンとを示している。
第2図(a)はメモリ11での1フィールド分の色信号
の書込パターンを示したものである。これは第5図(a
)と同じパターンであって、かつ、色信号復調回路4に
おける1H遅延線を通らないでサンプリングされた画素
を■、および■8とし、1H遅延線を通ったサンプリン
グされた画素を■8、■つとしている。そこで、nライ
ンの書込みパターンはo1% 、■7、■7、■7.・
・・・・・からなり、(n+1)ラインは(1311+
1 、■イ。1、■111.・・・・・・からなり、(
n+2)ラインは■、l+8、■B+jl 、6□2.
・・・・・・からなっている。
の書込パターンを示したものである。これは第5図(a
)と同じパターンであって、かつ、色信号復調回路4に
おける1H遅延線を通らないでサンプリングされた画素
を■、および■8とし、1H遅延線を通ったサンプリン
グされた画素を■8、■つとしている。そこで、nライ
ンの書込みパターンはo1% 、■7、■7、■7.・
・・・・・からなり、(n+1)ラインは(1311+
1 、■イ。1、■111.・・・・・・からなり、(
n+2)ラインは■、l+8、■B+jl 、6□2.
・・・・・・からなっている。
かかるメモリ11からの静止画表示のための色信号の読
出しは次の様に行なわれる。
出しは次の様に行なわれる。
すなわち、各フレームの第1のフィールドでは、読出し
のnラインについてみると、第2図(a)の書き込まれ
ているnラインが読み出され、読み出された画素O7が
第1図のD/Aコンバータ15に、画素■イがD/Aコ
ンバータ16に夫々振り分けられてアナログの画素■7
によるR−Y信号、画素■7によるB−Y信号が生成さ
れる。クロマエンコーダ17はこれらR−Y信号、B−
Y信号のいずれか一方を選択する。次の読出しの(n+
l)ラインでは、第2図(a)の書き込まれている(n
+1)ラインが読み出され、その画素■71がD/Aコ
ンバータ15に、画素OR+lがD/Aコンバータ16
に夫々振り分けられて(i)6+1によるR−Y信号、
o7や、によるB−Y信号が生成される。クロマエンコ
ーダ17はD/Aコンバータ15.16の出力を1H毎
に交互に選択するから、いま、読出しのnラインのとき
、クロマエンコーダ17がD/Aコンバータ15からの
■、によるR−Y信号を選択したとすると、次の読出し
の(n+1)ラインでは、クロマエンコーダ17はD/
Aコンバータ16からの■、141によるB−Y信号を
選択する。
のnラインについてみると、第2図(a)の書き込まれ
ているnラインが読み出され、読み出された画素O7が
第1図のD/Aコンバータ15に、画素■イがD/Aコ
ンバータ16に夫々振り分けられてアナログの画素■7
によるR−Y信号、画素■7によるB−Y信号が生成さ
れる。クロマエンコーダ17はこれらR−Y信号、B−
Y信号のいずれか一方を選択する。次の読出しの(n+
l)ラインでは、第2図(a)の書き込まれている(n
+1)ラインが読み出され、その画素■71がD/Aコ
ンバータ15に、画素OR+lがD/Aコンバータ16
に夫々振り分けられて(i)6+1によるR−Y信号、
o7や、によるB−Y信号が生成される。クロマエンコ
ーダ17はD/Aコンバータ15.16の出力を1H毎
に交互に選択するから、いま、読出しのnラインのとき
、クロマエンコーダ17がD/Aコンバータ15からの
■、によるR−Y信号を選択したとすると、次の読出し
の(n+1)ラインでは、クロマエンコーダ17はD/
Aコンバータ16からの■、141によるB−Y信号を
選択する。
したがって、この読出しの第1フイールドでは、集2図
(b)に示すように、nラインがo7、■7、■7、■
7.・・・・・・となり、(n+1)ラインは■7.■
n 、eft + ・・・・・・となって、色信号復調
回路4(第1図)で1H遅延線を通らないラインの画素
のみが読み出されることになる。
(b)に示すように、nラインがo7、■7、■7、■
7.・・・・・・となり、(n+1)ラインは■7.■
n 、eft + ・・・・・・となって、色信号復調
回路4(第1図)で1H遅延線を通らないラインの画素
のみが読み出されることになる。
読出しの第2フイールドについても同様であるが、この
フィールドの読出しラインに1ライン分のオフセットが
かけられるように読出しが行なわれる点、読出しの第1
フイールドの場合と異なる。
フィールドの読出しラインに1ライン分のオフセットが
かけられるように読出しが行なわれる点、読出しの第1
フイールドの場合と異なる。
すなわち、読出しの第2フイールドでは、読出しのnラ
インでメモリ11に書き込まれているnラインの次のラ
イン、つまり、(n+1)ラインが読み出される。した
がって、この場合の読出しのnラインは、第2図(C)
に示すように、OLl、1、o71、■0.1.・・・
・・・となり、(n+1)ラインが第2図(a)の(n
+2>ラインが読み出されて■、l+!、0□t 、0
*+t + ・・・・・・となるように、1ラインオフ
セツトがかけられ読み出される。
インでメモリ11に書き込まれているnラインの次のラ
イン、つまり、(n+1)ラインが読み出される。した
がって、この場合の読出しのnラインは、第2図(C)
に示すように、OLl、1、o71、■0.1.・・・
・・・となり、(n+1)ラインが第2図(a)の(n
+2>ラインが読み出されて■、l+!、0□t 、0
*+t + ・・・・・・となるように、1ラインオフ
セツトがかけられ読み出される。
これにより、全て色復調回路4の1H遅延線を通らない
ラインの画素のみからなる静止画信号が得られ、この1
H遅延線が原因となるSECAM信号による静止画の色
フリッカが大幅に低減される。
ラインの画素のみからなる静止画信号が得られ、この1
H遅延線が原因となるSECAM信号による静止画の色
フリッカが大幅に低減される。
なお、ここでは、クロマエンコーダ17が色復調回路4
の1H遅延線を通らないラインの画素のみからなる色差
信号を選択したが、この1H遅延線を通るラインの画素
のみからなる色差信号を選択するようにしても、フィー
ルド間で色差信号のレベル差を生ぜず、したがって、色
フリッカは生じない。このために、クロマエンコーダ1
7としては、1H遅延線を通ったが通らないかにかかわ
ず、いずれを選択してもよいが、初期動作として選択す
るものが決まれば、その決まった方を常に選択するよう
にする。しかし、たとえば、色復調回路4の1H遅延線
を通らないラインの画素による色差信号を選択しようと
する場合には、第1図に破線で示すように、クロマエン
コーダ17の選択切換位相をメモリコントローラ12で
制御すればよい。
の1H遅延線を通らないラインの画素のみからなる色差
信号を選択したが、この1H遅延線を通るラインの画素
のみからなる色差信号を選択するようにしても、フィー
ルド間で色差信号のレベル差を生ぜず、したがって、色
フリッカは生じない。このために、クロマエンコーダ1
7としては、1H遅延線を通ったが通らないかにかかわ
ず、いずれを選択してもよいが、初期動作として選択す
るものが決まれば、その決まった方を常に選択するよう
にする。しかし、たとえば、色復調回路4の1H遅延線
を通らないラインの画素による色差信号を選択しようと
する場合には、第1図に破線で示すように、クロマエン
コーダ17の選択切換位相をメモリコントローラ12で
制御すればよい。
また、上記実施例では、メモリ11の読出しが読出しの
第2フイールドで1ライン分オフセットされているため
、画面上でのその各ラインの表示位置が1ライン分ずれ
るが、色信号に対しては、元々輝度信号に比べて垂直解
像度が要求されないので、この実施例のように、色信号
にオフセットをかけても画質の大きな劣化は生じない。
第2フイールドで1ライン分オフセットされているため
、画面上でのその各ラインの表示位置が1ライン分ずれ
るが、色信号に対しては、元々輝度信号に比べて垂直解
像度が要求されないので、この実施例のように、色信号
にオフセットをかけても画質の大きな劣化は生じない。
さらに、第2図では、読出しの第2フイールドのnライ
ンを、第2図(C)に示したように、第2図(a)の(
n+1)ラインから読み出すようにオフセットしたが、
第2図(a)のnラインよりも1つ前の(n−1)ライ
ン(図示せず)から読み出すようにオフセットしてもよ
い。
ンを、第2図(C)に示したように、第2図(a)の(
n+1)ラインから読み出すようにオフセットしたが、
第2図(a)のnラインよりも1つ前の(n−1)ライ
ン(図示せず)から読み出すようにオフセットしてもよ
い。
第3図は第1図における色信号復調回路4の他の具体例
を示すブロック図であって、23は順序入換え回路であ
り、第4図に対応する部分には同一符号をつけて重複す
る説明を省略する。
を示すブロック図であって、23は順序入換え回路であ
り、第4図に対応する部分には同一符号をつけて重複す
る説明を省略する。
同図において、増幅器22から出力されるSECAM信
号の色信号は、コントロール回路24によって制御され
る順序入換え回路23により、R−Y信号とB−Y信号
とに振り分けられる。そして、R−Y信号はR−Yディ
スクリミネータ25に供給されてベースバンドの1Hお
きの間欠的なR−Y信号となり、B−Y信号はB−Yデ
ィスクリミネータ26に供給されてベースバンドの1H
おきの間欠的なり−Y信号となる。これら間欠的なR−
Y信号、B−Y(8号は、一方が存在するうインでは他
方が存在しない。
号の色信号は、コントロール回路24によって制御され
る順序入換え回路23により、R−Y信号とB−Y信号
とに振り分けられる。そして、R−Y信号はR−Yディ
スクリミネータ25に供給されてベースバンドの1Hお
きの間欠的なR−Y信号となり、B−Y信号はB−Yデ
ィスクリミネータ26に供給されてベースバンドの1H
おきの間欠的なり−Y信号となる。これら間欠的なR−
Y信号、B−Y(8号は、一方が存在するうインでは他
方が存在しない。
これらR−Y信号、B−Y信号は、夫々出力端子27.
28からMPX5 (第1図)に供給され、上記のよう
に台底されるが、このMPX5から出力される信号はR
−Y信号のみからなるラインとB−Y(3号のみからな
るラインとが交互に配列されて構成される。そして、各
ラインでは、1つおきの画素の間引きされたものとなっ
ている。
28からMPX5 (第1図)に供給され、上記のよう
に台底されるが、このMPX5から出力される信号はR
−Y信号のみからなるラインとB−Y(3号のみからな
るラインとが交互に配列されて構成される。そして、各
ラインでは、1つおきの画素の間引きされたものとなっ
ている。
MPX5の出力信号はA/Dコンバータ7でディジタル
化されてメモリ11に書き込まれるが、このときのメモ
リ11での記録パターンは、第2図(a)において、各
ラインでLH遅延線を通った画素として示す■7.■、
、1.■7゜2などがないものとなる。
化されてメモリ11に書き込まれるが、このときのメモ
リ11での記録パターンは、第2図(a)において、各
ラインでLH遅延線を通った画素として示す■7.■、
、1.■7゜2などがないものとなる。
このメモリ11からの静止画の読出しは先の説明と同様
であり、したがって、各フィールドでは、読み出された
信号は第2図(b)、(c)に示すものと同様である。
であり、したがって、各フィールドでは、読み出された
信号は第2図(b)、(c)に示すものと同様である。
但し、D/Aコンバータ15からは1ラインおきにR−
Y信号が出力され、D/Aコンバータ16から他の1ラ
インおきにB−Y(言分が出力されるから、クロマエン
コーダ17は、D/Aコンバータ15.16の色差信号
を出力している方を選択するように、メモリコントロー
ラ12によって制御される。
Y信号が出力され、D/Aコンバータ16から他の1ラ
インおきにB−Y(言分が出力されるから、クロマエン
コーダ17は、D/Aコンバータ15.16の色差信号
を出力している方を選択するように、メモリコントロー
ラ12によって制御される。
このようにして、かかる具体例を用いた場合にも、上記
と同様の効果が得られるが、さらに、色復調回路で1H
遅延線など削除することができる。
と同様の効果が得られるが、さらに、色復調回路で1H
遅延線など削除することができる。
なお、この場合、メモリ11では、A/Dコンバータ7
の出力信号を1つおきの記憶セルに書き込むようにした
が、順番の記憶セルに詰めて順次の画素を記憶してもよ
い。これにより、メモリ11の容量を1/2に減らすこ
とができる。
の出力信号を1つおきの記憶セルに書き込むようにした
が、順番の記憶セルに詰めて順次の画素を記憶してもよ
い。これにより、メモリ11の容量を1/2に減らすこ
とができる。
〔発明の効果〕 −
以上説明したように、本発明によれば、線順次色信号を
有する映像信号の静止画再生に際して、色信号復調回路
の1H遅延線のばらつきによるフィールド周期のフリッ
カを大幅に低減することができるし、また、該色信号復
調回路の1H遅延線をなど削除できて、コスト低減も可
能となる。
有する映像信号の静止画再生に際して、色信号復調回路
の1H遅延線のばらつきによるフィールド周期のフリッ
カを大幅に低減することができるし、また、該色信号復
調回路の1H遅延線をなど削除できて、コスト低減も可
能となる。
第1図は本発明による静止画表示方式の一実施例を示す
ブロック図、第2図は第1図におけるメモリでの色信号
の書込み、読出しの動作を示す図、第3図は第1図にお
ける色復調回路の他の具体例を示すブロック図、第4図
はSECAM方式色信号の色復調回路の一従来例を示す
ブロック図、第5図は従来の静止画表示方式におけるメ
モリの色信号の書込み、読出しの動作を示す図である。 4・・・・・・・・・色復調回路、5・・・・・・・・
・マルチプレクサ、11・・・・・・・・・メモリ、1
7・・・・・・・・・クロマエンコーダ、20・・・・
・・・・・線順次色信号の入力端子、23・・・・・・
・・・順次入換え回路、25・・・・・・・・・R−Y
ディスクリミネータ、26・・・・・・・・・B−Yデ
ィスクリミネータ、29・・・・・・・・・1H遅延線
。 65 l112JPli nライン ■■■■・ 11 n nn ■■ n 第5図 ・・qq ・・■■ n◆l n41
ブロック図、第2図は第1図におけるメモリでの色信号
の書込み、読出しの動作を示す図、第3図は第1図にお
ける色復調回路の他の具体例を示すブロック図、第4図
はSECAM方式色信号の色復調回路の一従来例を示す
ブロック図、第5図は従来の静止画表示方式におけるメ
モリの色信号の書込み、読出しの動作を示す図である。 4・・・・・・・・・色復調回路、5・・・・・・・・
・マルチプレクサ、11・・・・・・・・・メモリ、1
7・・・・・・・・・クロマエンコーダ、20・・・・
・・・・・線順次色信号の入力端子、23・・・・・・
・・・順次入換え回路、25・・・・・・・・・R−Y
ディスクリミネータ、26・・・・・・・・・B−Yデ
ィスクリミネータ、29・・・・・・・・・1H遅延線
。 65 l112JPli nライン ■■■■・ 11 n nn ■■ n 第5図 ・・qq ・・■■ n◆l n41
Claims (1)
- 1.1フィールド分の色差信号が記憶されたメモリから
繰り返し読み出すようにした静止画表示方式において、
各読出しフレーム期間の第1のフィールド期間と第2の
フィールド期間とで、該メモリでの読出し開始するライ
ンが異なるようにオフセットしたことを特徴とする静止
画表示方式。 2、請求項1において、前記オフセットの量を±1ライ
ンとしたことを特徴とする静止画表示方式。 3、請求項1または2において、SECAM方式の色信
号を1H遅延線を用いて2つの色差信号に復調する色復
調回路と、該色差信号を点順次で合成するマルチプレク
サとを有し、該マルチプレクサの出力信号を1フィール
ド分前記メモリに記憶することを特徴とする静止画表示
方式。 4、請求項3において、前記メモリに記憶されている色
差信号のうち、前記色復調回路の1H遅延線で遅延され
ないラインの色差信号のみもしくは該1H遅延線で遅延
されたラインの色差信号のみによつてSECAM方式の
色信号を形成することを特徴とする静止画表示方式。 5、請求項1または2において、SECAM方式の色信
号を2つの色差信号に振り分け夫々の色差信号を復調す
る色復調回路と、復調された該色差信号を合成するマル
チプレクサとを有し、該マルチプレクサの出力信号を1
フィールド分前記メモリに記憶することを特徴とする静
止画表示方式。 6、請求項1、2、3、4または5において、1フィー
ルド分の輝度信号をメモリに記憶し、各読出しフレーム
期間の第1、第2のフィールド期間での読出しラインを
同一として該メモリの読出しを繰り返し行なうことを特
徴とする静止画表示方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1199375A JPH0364193A (ja) | 1989-08-02 | 1989-08-02 | 静止画表示方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1199375A JPH0364193A (ja) | 1989-08-02 | 1989-08-02 | 静止画表示方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0364193A true JPH0364193A (ja) | 1991-03-19 |
Family
ID=16406714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1199375A Pending JPH0364193A (ja) | 1989-08-02 | 1989-08-02 | 静止画表示方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0364193A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293965A (en) * | 1991-08-28 | 1994-03-15 | Shimano Inc. | Bicycle brake |
-
1989
- 1989-08-02 JP JP1199375A patent/JPH0364193A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293965A (en) * | 1991-08-28 | 1994-03-15 | Shimano Inc. | Bicycle brake |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1173954A (en) | Television receiver including a circuit for doubling line scanning frequency | |
US4853765A (en) | Sequential scanning converter with frame comb filter and freeze frame feature | |
JPH0686297A (ja) | テレビモードの自動変換装置 | |
JPH0364193A (ja) | 静止画表示方式 | |
JPH04440B2 (ja) | ||
JP2681996B2 (ja) | 画像処理装置 | |
JP2737149B2 (ja) | 画像記憶装置 | |
JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
JP2692128B2 (ja) | 画像処理回路 | |
JP3112078B2 (ja) | 画像記憶装置 | |
JP2569735B2 (ja) | 標準方式変換方法 | |
KR0148187B1 (ko) | 더블스크린 및 픽쳐인픽쳐기능 겸용회로 | |
JP2823308B2 (ja) | Muse/ntscダウンコンバータ | |
JP2782718B2 (ja) | 画像処理装置 | |
JP2737148B2 (ja) | 画像記憶装置 | |
JP2554080Y2 (ja) | テレビジョン方式変換装置 | |
JPS6143080A (ja) | テレビジヨン鏡像表示制御方式 | |
JPS6367093A (ja) | 磁気記録再生装置 | |
JPS59181789A (ja) | テレビ信号処理方式 | |
JPH05316539A (ja) | 画像処理回路 | |
JPH11150682A (ja) | 画像処理装置、画像処理方法および記憶媒体 | |
JPH0638641B2 (ja) | 画像処理方法 | |
JP2001025030A (ja) | デジタル信号処理装置とデジタル信号の処理方法、及び信号処理回路 | |
JPS63193787A (ja) | 複合映像信号合成装置 | |
JPH02108389A (ja) | Pal方式テレビジョン受像機におけるフリッカーフリー回路 |