JPS63193787A - 複合映像信号合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、９個の静止画面を合成して同時に表示する
ように構成した複合映像信号合成装置に関するものであ
る。

［従来の技術］ 第５図は従来の複合映像信号合成装置の構成を示すブロ
ック図である。同図において、（１１）は映像信号入力
端子、　（１２）は輝度信号（以下、Ｙ信号と称す）と
色信号（以下、Ｃ信号と称す）を分離するＹＣ分離器、
（１３）は同期分離回路で、上記Ｙ信号から水平同期信
号と垂直同期信号とを分離する。

（１４）は復調器で一２上記Ｃ信号を復調して赤色色差
信号（以下、Ｒ−Ｙ信号と称す）と青色色差信号（“以
下、Ｂ−Ｙ信号と称す）とに変換する。

（Ｉｓ）、（］＋６、（＋７）はアナロクーデイジタル
コンバータ（以下、Ａ／Ｉ）コンバータと称す）　、　
（１８）、（１９）。

（２０）はディジタルメモリ、（２１）、（２２）、（
２３）はディジタル−アナログコンバータ（以下、Ｄ／
Ａコンバータと称す）　、　（２４）は変調器て、上記
のＲ−Ｙ信号とＢ−Ｙ信号とを変調して、もとのＣ信号
に変換する。

（２５）はＹＣ混合器て、上記Ｙ信号と変調されたＣ信
号とを混合する。（２６）は複合同期信号を付加する同
期付加回路、（２７）はメモリ制御回路。

（２８）は映像信号出力端子、（２９）と（３０）は上
記の同期分離回路（１３）より出力される水平同期信号
と垂直同期信号、（３１）は上記メモリ制御回路（２７
）か発生する複合映像信号、（３２）　、　Ｃ３３＞　
、＜３４）は第１、第２、第３の制御線で、それぞれ上
記のメモリ制御回路（２７）からの制御信号を上記Ａ／
Ｄコンバータ（１５）、（１６）、（１７）、ディジタ
ルメモリ（１８）　、（１９）　。

（２０）、Ｄ／Ａコンバータ（２１）、（２２）、（２
３）へ供給する。

つぎに、上記構成の動作について説明する。

映像信号入力端子（１１）から入力された複合映像信号
は、上記ＹＣ分離器（１２）によってＹ信号とＣ信号と
に分離される。そのうちのＹ信号はＡ／Ｄコンバータ（
１７）によりディジタル信号に変換される。

一方、分離されたＣ信号は、復調器（１４）によって色
差復調されて、基底帯域信号のＲ−Ｙ信号とＢ−Ｙ信号
に変換されるとともに、　Ａ／Ｄコンバータ（１５）と
　（１６）によりそれぞれディジタル信号に変換される
。

上述のようにして得られたＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ
信号の各標本値系列をディジタルメモリ（２０）、（１
８）　、（１９）に書き込むか、この書き込み時のタイ
ミンクは、同期分離回路（１３）においてＹ信号から分
離された水平同期信号（２９）および垂直同期信号（３
０）にしたかって、メモリ制御回路（２７）により制御
する。また、上記各ディジタルメモリ（１８）、（１９
）　、（２０）はすべて第６図に示すように、■から■
までの９個の領域に分けられている。

まず、第１のフィールドのＹ信号の水平走査期間の標本
値系列から、水平方向において１個おきに２個ずつ間引
き、かつ垂直方向において１ラインおきに２ラインずつ
間引いて第７図の白丸で示す標本点を注出し、その注出
した標本値系列を第６図に示すディジタルメモリ（１８
）の領域■に書き込む。また、Ｒ−Ｙ信号、Ｂ−Ｙ信号
についても上記と同様に、その標本点を注出してそれぞ
れディジタルメモリ（１ｇ）および（２０）の領域■に
書き込む。

以上のようにして、第２のフィールドから第９のフィー
ルドまでのＹ信号、Ｒ−Ｙ信号。

Ｂ−Ｙ信号についても、それらの注出した標本値系列を
それぞれディジタルメモリ（＋８）　、　（１９）　、
　（２０）の第６図に示す領域■から領域■までに書き
込む。

このようにして書き込んだ９画面のデータを１画面とし
て各ディジタルメモリ（＋８）　、（１９）　。

（２０）からそれぞれ繰り返して読み出し、Ｄ／Ａコン
バータ（２１）、（２２）　、Ｃ２３）によりアナロタ
信号に変換する。そして、Ｒ−Ｙ信号、Ｂ−Ｙ信号は変
調器（２４）によりＣ信号に変調され、さらにその変調
されたＣ信号をＹＣ混合器（２５）によりＹ信号と混合
する。このとき、上記ディジタルメモリ（１８）。

（＋９）、（２０）には、水平同期信号、垂直同期信号
ともに書き込まれていないから、同期付加回路（２６）
によりメモリ制御回路（２７）が発生する複合映像信号
（３１）を付加して、出力端子（２８）から所望の映像
信号を出力する。

［発明か解決しようとする問題点］ 従来の複合映像信号合成装置は以上のように、水平方向
において絵素な３個毎に２個ずつ間引き、さらに垂直方
向において水平走査ラインを３ライン毎に２ラインずつ
間引いて、画面を１／９に縮小するように構成されてい
た。

つまり、複合映像信号には色副搬送波が重畳されている
から、画面を１７９に縮小するためには。

複合映像信号を基底帯域信号に変換した上で、上述のよ
うに標本点を間引く必要かある。

したかつて、従来の複合映像信号合成装置にあつては、
複合映像信号を輝度信号と色差信号といった基底帯域信
号に変換するデコード処理と、輝度信号と色差信号を再
び複合映像信号に変換するエンコード処理とが必要であ
り、そのため、回路規模が大きくなるばかりでなく、デ
コート処理とエンコード処理とにより画質が劣化しやす
いという問題があった。

この発明は上述のような問題点を解消するためになされ
たもので、回路規模を小さくすることができるとともに
、信号の劣化を少なくすることができる複合映像信号合
成装置を提供することを目的とする。

［問題点を解決するための手段］ この発明にかかる複合映像信号合成装置は、複合映像信
号を直接標本化し、上記複合映像信号に重畳された色副
搬送波の周波数および位相を所定の状態に保つように標
本点を適当に注出し、その注出した標本値系列で水平方
向、垂直方向ともに時間圧縮をおこなって、９個の縮小
画面を各々の縮小画面の色副搬送波が連続するようにメ
モリに書き込み、上記メモリから標本値系列をまとめて
ｌフィールドの複合映像信号として読み出すように構成
したことを特徴とする。

［作用］ この発明によれば、複合映像信号をそれに重畳された色
副搬送波と位相同期した色副搬送波の４倍の周波数で標
本化することにより、左右に隣り合う標本点で色副搬送
波の位相差が９０°で、かつ４個で色副搬送波の一周期
となる標本値系列とする。この場合、色副搬送波の位相
は隣り合う走査ラインで逆相となる。

したがってて、４個の標本値系列の色副搬送波の位相を
、たとえば第１図で示したように〇−ムー０−Δとする
と、標本値系列は水平方向において、・−ム−Ｏ−△の
サイクルを繰り返し、また垂直方向において、・−〇お
よびム−Δの２種類のサイクルを繰り返すこととなる。

ここで、第１図の点線で示すように、標本点を３絵素ｘ
３ラインの小領域に分割して、各々の小領域から、第１
図に示すように、水平方向において○ムムー〇−△のサ
イクルを繰り返し、また垂直方向において、０−０およ
びΔ−Δの２種類のサイクルを繰り返すように標本点を
１個ずつ注出することにより、色副搬送波の位相関係を
保ちながら画面を１７９に縮小できる。

上述のようにして得られた縮小画面を合成する場合やバ
ースト信号を付加する場合、水平方向に隣接する標本点
で・−ム一〇−Δのサイクルを保持し、また垂直方向に
隣接する標本点で０−ＱおよびΔ−△のサイクルを保持
するように接続することによって、各々の縮小画面の色
副搬送波の位相が連続する状態で、メモリに書き込まれ
た標本値系列を１フイールドの複合映像信号として繰り
返して読み出すことがてきる。

［実施例］ 以下、この発明の実施例を図面にもとづいて説明する。

第２図はこの発明の一実施例による複合映像信号合成装
置の構成を示すブロック図であり、同図において、第５
図と同一の構成には同一符号な付して詳しい説明は省略
する。

第２図において、（３５）はＰＬＬで、入力端子（１１
）から入力された複合映像信号の色副搬送波と位相同期
した色副搬送波の４倍の周波数のクロック（３７）を発
生し、そのクロック（３７）をＡ／Ｄコンバータ（１５
）、位相検出器（３６）、メモリ制御回路（２７）へそ
れぞれ供給する。（３６）は位相検出器で、上記色副搬
送波の位相を検出する。（３８）はメモリ制御回路（２
７）が同期付加回路（２６）に供給する垂直同期信号で
ある。

上記Ａ／Ｄコンバータ（１５）は複合映像信号を上記Ｐ
ＬＬ　（３５）から供給されるクロック（３７）で標本
化する。

また、上記ディジタルメモリ（１８）は第３図に示すよ
うに、そのメモリ空間が１０個の領域に分けられ、この
ディジタルメモリ（１Ｂ）に標本値を書き込むタイミン
グは、同期分離回路（１３）で分離された水平同期信号
（２９）および垂直同期信号（３０）にしたがって、上
記メモリ制御回路（２７）により制御されるように構成
されている。

つ゛ぎに、上記構成の動作について説明する。

まず、第１、第４および第７のフィールドにおいては、
水平同期信号およびカラーバースト信号を含む水平帰線
期間の標本値系列より３ラインごとに１ラインを注出し
、その注出したラインの標本値系列を第３図の領域■に
書き込む。さらに水平走査期間の標本値系列より各々第
１図に示すように標本点を注出し、それら注出した標本
点を各々第３図の領域■、■および■に書き込む。

つぎに、第２、第３．第５、第６、第８および第９のフ
ィールドにおいては、水平走査期間の標本値系列より各
々第１図に示すように標本点を注出し、これら注出した
標本点を各々第３図に示す領域■、■、■、■、■およ
び［株］に書き込む。

上述のように９フイールド、つまり９個の画面をディジ
タルメモリ（１Ｂ）上で合成する際、各画面においてそ
れぞれ正しく色を再現するために、色副搬送波の位相を
連続させる必要がある。そのために、たとえば、■から
［株］までの各領域は色副搬送波の位相が完結するよう
に、水平方向の絵素数を４の倍数側に設定し、垂直方向
の絵素数を２の倍数側に設定する。そして、上述のよう
に設定された各メモリ領域に標本値を書き込む際、第２
図に示す上記位相検出器（３６）により色副搬送波の位
相をチェックして、各領域の左上のアドレスに常に同じ
位相の標本値を書き込むように制御する。

たとえば、常に色副搬送波の位相が０の標本値を書き込
む場合は、第４図に示すように各領域の境界で色副搬送
波が連続することとなる。

ついで、上述のように、ディジタルメモリ（１８）に書
き込まれた標本値系列を１フイールドの信号として繰り
返して読み出す。

ところが、■から［株］まての各領域て色副搬送波の位
相か完結しているため、出熱ディジタルメモリ（１８）
から読み出すｌラインの信号も位相か完結している。

しかしながら、ＮＴＳＣ方式てはラインごとに色副搬送
波の位相は完結せず、その１／２周期のオフセットがあ
る。したがって、ディジタルメモリ（１８）から標本値
系列を読み出す際、ｌラインの信号の読み出しが完了す
るごとに次のラインの信号の読み出し開始を色副搬送波
の１／２周期遅らせる。

上述のように、ディジタルメモリ（１８）から繰り返し
て読み出される１フイールドの信号中に垂直同期信号は
存在しないから、メモリ制御回路（２７）で発生した垂
直同期信号（３８）を加算し、Ｄ／Ａコンバータ（２１
）でアナログ信号に変換して所望の信号を得る。

なお、上記実施例においては、垂直同期信号をディジタ
ルメモリ（１８）に記憶させず、ディジタルメモリ（１
８）から読み出された信号に別途に発生させた垂直同期
信号を加算するように構成したが、入力される９個のフ
ィールドのうち、いずれかのフィールの垂直同期信号を
メモリに記憶し、その垂直同期信号をメモリから読み出
すように構成してもよい。

［発明の効果］ 以上のように、この発明によれば、複合映像信号を直接
標本化して画面縮小をおこなうようにしたので、複合映
像信号を基底帯域信号に変換するデコード処理と、その
基底帯域信号を再び複合映像信号に変換するエンコード
処理が不要で、Ａ／ＤコンバータおよびＤ／Ａコンバー
タもそれぞれ１個で済む。したがって、回路規模を小さ
くすることができる。また、エンコード処理とデコード
処理による信号の劣化もなくなり、画質精度を高くする
ことかできるという効果がある。

【図面の簡単な説明】

第１図はこの発明による複合映像信号合成装置の動作原
理を説明するための説明図、第２図はこの発明の一実施
例による複合映像信号合成装置の構成を示すブロック図
、第３図および第４図はこの発明の一実施例による複合
映像信号合成装置の動作を説明するための説明図、第５
図は従来の複合映像信号合成装置の構成を示すブロック
図、第６図および第７図は従来の複合映像信号合成装置
の動作を説明するための説明図である。 （１３）−・・同期分離器、（１５）・・・Ａ／Ｄコン
バータ、（１８）・・・ディジタルメモリ、（２１）・
・・Ｄ／Ａコンバー夕、テ２６）−・・同期付加回路、
（２７）・・・メモリ制御回路、（３５）・−ＰＬＬ、
　（３Ｂ）・・・位相検出器。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）複合映像信号の色副搬送波に位相同期した色副搬
   送波の４倍の周波数のクロックを発生するクロック発生
   回路と、上記クロック発生回路で発生されたクロックに
   より上記複合映像信号を標本化してディジタル化するＡ
   Ｄコンバータと、上記複合映像信号から水平同期信号と
   垂直同期信号とを分離する同期分離回路と、上記ＡＤコ
   ンバータで標本化されたディジタル信号を入力として３
   絵素×３ラインの小領域に分割された標本値系列を書き
   込むディジタルメモリと、上記標本値系列を上記同期分
   離回路で分割された水平同期信号と垂直同期信号にした
   がつて上記ディジタルメモリに書き込む際に水平方向に
   隣り合う領域から注出された標本値系列と垂直方向に隣
   り合う領域から注出された標本値系列の位相が逆になる
   ように制御するメモリ制御回路と、上記ディジタルメモ
   リから読み出された標本値系列に垂直同期信号を加算す
   る同期付加回路と、この同期付加回路から読み出された
   標本値系列をアナログ信号に変換して出力するＤＡコン
   バータとを備えたことを特徴とする複合映像信号合成装
   置。