JPS6382077A

JPS6382077A - 順次走査変換装置

Info

Publication number: JPS6382077A
Application number: JP61226748A
Authority: JP
Inventors: Seijirou Yasuki; 成次郎安木; Kiyoyuki Kawai; 清幸川井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-25
Filing date: 1986-09-25
Publication date: 1988-04-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は画像メモリを内蔵するデジタルテレビジ、ン
受像機の順次走査変換装置に関する。

（従来の技術）近年、デジタル技術の進歩により画像メモリを利用した
テレビジョン画像の高品質化の研究、開発が活発に行な
われている。このようなテレビジョン画像の画質を改善
する方法の１つに、画像メモリを用いて現行のインター
レースのテレビジョン信号をノンインターレースに変換
する順次走査変換がある。順次走査変換によって得られ
るノンインターレースの画像は、ライン７リツカーのな
い高品質の画像となる。

第２図に、順次走査変換装置を示す。入力されるテレビ
ジ、ン信号が、５２５本インターレースのテレビジ、ン
信号として、以下、説明を行なう。

入力端子２１に５２５本のインターレースのテレビジョ
ン信号が入力される。入力された信号は、２６２ライン
遅延器２２．１ライン遅延器２３゜２６２ライン遅延器
２４によシ１フレーム遅れた信号となる。この遅延信号
と入力された現信号とは加算器２５により加算され、そ
の加算結果がミキサー２８に入力される。この処理は、
第３図に示すように、送られてこない走査ｍ（Ｘ印で示
す）を、ｌフ１−ルビ前と後の走査、Ｗ（Ｏ印で示す）
によって内挿を行って作っていることになる。

２６２ライン遅延器２２の出力は、１ライン遅延器２３
の出力信号と加算器３２によシ加算され、その加算結果
がミキサー２８に入力される。この処理は、第４図に示
すようＫ、送られてこない走査線（×印で示す）を上、
下の走査線（○印で示す）によって内挿を行なって作っ
ていることになる。以上のように、加算器２５の出力は
、時間方向の、又加算器３２の出力は垂直方向の処理に
よる走査縁の内挿である。

一方、入力信号は、２６２ライン遅延器２４の出力信号
が、減算器２６において減算され、その減算結果は動き
検出器２７に入力される。動き検出ｙ；ｔｙの出力信号
は、ミキサー２８に入力され、前述の加算器２５の出力
信号と、加算器３２の出力信号の混合比を制御し、走査
線の内挿を行なう。

ミキサー２８の出力信号は、速度変換器２９に入力され
、２倍の速度で出力される。２６２ライン遅延器２２の
出力信号は、速度変換器３０にも入力され、２倍の速度
で出力される。セレクタ３１は、速度変換器２９．３０
によシ、２倍の速度に変換された、走査線を交互に切シ
換え、出力することでノンインターレースの信号に変換
する。

上述の順次走査変換回路は、動きのない画像については
、時間方向の前後のフレームから走査線を内挿し、動き
のある画像については、上下のラインから走査線を内挿
するため、ライン７リツカのない高品質の画像が得られ
、また、２線ぼけなどの障害も生じない。

（発明が解決しようとする問題点）動きに応じて走査線を内挿する順次走査変換器は、ライ
ンフリッカ、２線ぼけの生じない高品質の画像を得るこ
とができるが、フレームメモリが必要である。これは１
例えば、　ＮＴＳＣ信号を４ｆｅｅでサンプリングし、
８ビツトのデジタルデータに変換したとすると、９１０
Ｘ５２５Ｘ８ビ、ト勾３．８Ｍピットの容量を持つフレ
ームメモリが必要である。よって上記のシステムはハー
ドウェア規模が大きくなり、価格も高くなるという問題
がある。

そこでこの発明はフレームメモリの容量を減らし、ハー
ドウェア規模の縮小を行ない、かつ、高品質のノンイン
ターレースの画像信号出力を得る順次走査変換装置を提
供することを目的とする。

［発明の構成コ（問題点を解決するための手段）ノンインターレースの信号をプリフィルタによシ帯域を
制限し、サブサンプルして、画素データ数を減少させた
後、フレームメモリを用いた順次走査変換を行なう。オ
フセットサブサンプルを行なえば、フレームメモリの容
量は半分で済む。

項次走査変換した後、補間フィルタによシ、画像信号を
復元するものである。

（作用）オフセットサブサンプルを行なうため画像のもつ帯域が
圧縮される。このため、フレームメモリの容量は、３．
８／２Ｍビットでよく、従来の順次走査変換器の１／２
の容量で済む。しかも、帯域制限は、視覚的に目立たな
い斜め成分のみに対して行なうので、高品質のノンイン
ターレースの画像が得られる。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例であり、以下、第１図、第５
図を併用して説明する。入力端子１には、例えば、５２
５本インターレースのテレビジョン信号か４　ｆｓｃ　
（ｆｓｅ　：色副搬送波周波数）でサンプリングされて
入力される。これは、第５図（ａ）に示すようなサンプ
リング構造であり、その周波数スペクトルは同図（ｃ）
に示すようになっている。画像の帯域は、垂直５２５／
２ｅｐｈ、水平２　ｆｓｅの範囲内である。入力信号は
、プリフィルタ２によシ、第５図（ｄ）に示す帯域に制
限される。プリフィルタ２の出力はサブサンプル回路３
でオフセットサブサンプルが行なわれる。オフセットサ
ブサンプルは。

第５図（ｂ）に示すサンプリング構造で１）、その周波
数スペクトルは同図（・）に示すようＫなりている。

水平２　ｆｓｃ　＃垂直５２３／２ｃｐｈに折シ返しを
生じるが、プリフィルタ２であらかじめ帯域制限が行な
われているので、折シ返し雑音は生じていない。

サブサンプル回路３の出力信号は、入力信号の半分の画
素数となシ、２６２ライン遅延器２２゜加算器２５．減
算器２６に加えられる。以下の処理は、従来の順次走査
変換器と同様の動作である。

即ち遅延器２２の入力信号と、遅延器２４の出力信号と
を加算器２５によシ加算し１時間方向の処理によシ走査
線を内挿する。また、２６２Ｈ遅延器２２の出力信号は
、ＬＨ遅延器２３の出力信号と加算器３２によシ加算し
、さらに、単位遅延素子４の出力と加算器５により加算
される。このことは、処理信号がオフ４．）サラサング
ルされているので、内挿する画素の真上、真下に画素が
＠５図（ｂ）に示すようにないため、斜上、斜下の４つ
の画素によシ、内挿を行なりていることになる。

加算器２５．加算器５の出力信号は、ミキサー２８に入
力され、動き検出器２７の出力信号により混合比を制御
し出力される。ミキサー２８の出力は速度変換器２９に
、遅延器２２の出力は速度変換器３０にそれぞれ入力さ
れる。速度変換器２７の出力信号と、速度変換器３０の
出力信号はセレクタ３１によシ交互に出力され、ノンイ
ンターレースの信号となる。

次に、ノンインターレースのオフセットサブサンプルさ
れた信号を補関し、画像信号を復元する。

セレクタ３１の出力信号は、１ライン遅延器６゜加算器
８に入力され、２ライン前の信号と加算され、さらに、
遅延素子９と加算器１０によシ隣りの画素と加算される
。加算器１０の出力は、１２イン遅延器６の出力と加算
器１１により加算され、セレクタ１５に入力される。こ
のことは、第６図（１）に示すように、斜め上、斜め下
の画素とを用いてフィルタリングを行なつていることに
なる。

一方、１−）イン遅延器６の出力は、遅延素子１３及び
加算器１４によシ隣りの画素と加算され、上。

下のラインの画素の和の信号である。この和の信号は加
算器８の出力信号と加算器１２によシ加算されセレクタ
１５に入力される。このことは、第６図（ｂ）に示すよ
うに、上、下左右の画素により補間を行なっていること
になる。

セレクタ１５は、加算器１１の出力信号と加算器１２の
出力信号を交互に出力し、画像を復元し、出力端子１６
よシ出力する。

本発明の第２の実施例を第７図に示す。第１図に示した
サブサンプル回路よシ後の部分が、第７図の７０に当る
。入力端子７ノの入力されたＮＴＳＣ方式信号はＡ／Ｄ
変換器７２によ’）　４　ｆｓｃでサンプリングされ、
破線で示されるＹ／Ｃ分離回路８０に入力される。Ｙ／
Ｃ分離回路８０のローパスフィルタ（ＬＰＦ　）　７　
ｓは、輝度（７）信号の垂直低域成分を出力する。垂直
ローパスフィルタ７３の入力信号から、出力信号を減算
器７４により減算することで、Ｙ信号の垂直高域成分と
色度（Ｃ）信号を出力する０次に水平ローパスフィルタ
（ＬＰＦ　）　７６は、Ｙ信号の垂直高域成分を分離し
、加算器７７によ、ＱＹ倍信号復元する。また、水平ロ
ーフ４スフイルタフ６の入力信号から出力信号を減算器
７５で減算することによシ、Ｃ信号を分離する。

ここで、分離されたＹ信号のスペクトルは、第８図に示
すように−ｆｓｃ　＋　５２５／４ｃｐｈの点を中心に
帯域が制限されている。このよりなＹ信号をサブサンプ
ル回路３によシオフセットサブサンプルを行なうと、第
９図のようなスペクトルとな・す、折シ返し雑音を生じ
ていない。サブサンダル回路３の出力は、前述の順次走
査変換回路７０に入力され、ノンインターレース信号に
変換され、Ｄ／Ａ変換器８２でアナログ信号に変換され
、マトリックス回路８５に入力される。一方Ｃ信号は、
工。

Ｑ復調器７８によりＩ、Ｑ信号に復調され、速度変換器
ｇ　Ｊ　、　７９．　Ｄ／Ａ変換器８３，１１４によシ
アナログのノンインターレースのＩ　、　Ｑ信号に変換
され、マトリックス８５に入力される。マトリックス８
５の出力はモニタ８６に入力され画像再生に供する本発明の第３の実施例を第１０図に示す。入力端子１０
１よシ映像信号が入力され、Ａ／Ｄ変換器１０２によシ
デジタル信号に変換させる。デジタル信号は、前置フィ
ルタ１０３に入力され、サブサンプル回路１０４で帯域
圧縮を行ない、順次走査変換器１０５でノンインターレ
ース信号に変換する。更に内挿フィルタ１０６で画像を
復元した後、Ｄ／Ａ変換器１０７によシアナログ信号に
変換し、出力端子１０８に導くものである。

以上の説明はＮＴＳＣ方式信号を入力信号としたが、他
の方式のテレビジョン信号１例えばＰＡＬ　、　ＳＥＣ
ＡＭ方式についても同様に適用できる。

［発明の効果］本発明によると、従来の動き適応順次走査変換装置の半
分の容量のフィールドメモリによシ、高品質のノンイン
ターレースの画像を得る順次走査変換装置を提供できる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。第２図は従来の順次走査変換装置を示すブロック図、第
３図、第４図は第２図装置の時間方向内挿処理、垂直方
向内挿処理を示す説明図、第５図は第１図の装置の動作
説明のために示した説明図、第６図は本発明に係る内挿
フィルタの動作説明図、第７図は本発明の他の実施例を
示すプロ、り図、第８図、第９図は第７図の装置の動作
説明のため示した説明図、第１０図は本発明の更に他の
実施例を示す図である。１°°”プリフィルタ、３・・・サブサンプル回路、４
゜１３．１９・・・単位遅延素子、５，８，１０，１１
，１２゜１４．２５，３２・・・加算器、６，７・・・
１ライン遅延器、１５．３１・・・セレクタ、２２．２
４・・・２６２Ｈライン遅延器、２６・・・減算器、２
７・・・動き検出器、２８・・・ミキサ、２９．３０・
・・速度変換器。出願人代理人　　弁理士　鈴　江　武　彦第２図第３図　　　　　１１に４図（ａ）　　　　　　　　　　　　　　　（ｂ）第５図第８図ｆｖ第９図

Claims

【特許請求の範囲】

（１）フィールドメモリを用いて飛び越し走査信号を順
次走査信号に変換する順次走査変換装置において、入力
飛び越し走査信号の高域斜め成分を除去するプリフィル
タと、このプリフィルタの処理出力を入力とし、間引き
サンプル位置をライン毎に交互にずらせたサブサンプリ
ング信号を得るサブサンプル回路と、このサブサンプル
回路の出力が入力されるフィールドメモリと、このフィ
ールドメモリ出力を内挿フィルタにより間引きサンプル
を復元した信号を用いて順次走査変換処理を行なう手段
とを具備したことを特徴とする順次走査変換装置。
（２）輝度／色信号分離の２次元フィルタの輝度信号出
力を前記プリフィルタ出力として用いることを特徴とし
た特許請求の範囲第１項記載の順次走査変換装置。