JPH02101890A - Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 - Google Patents
Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路Info
- Publication number
- JPH02101890A JPH02101890A JP25391988A JP25391988A JPH02101890A JP H02101890 A JPH02101890 A JP H02101890A JP 25391988 A JP25391988 A JP 25391988A JP 25391988 A JP25391988 A JP 25391988A JP H02101890 A JPH02101890 A JP H02101890A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- chroma
- color
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 claims abstract description 19
- 230000015654 memory Effects 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000002131 composite material Substances 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000000605 extraction Methods 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＦ Ａ １．、方式テレビジョン受像機におけ
るフリッカ−フリー回路に関するものであり、より詳細
には、フィールドフリッカ−を低減させるためにフィー
ルド倍速化処理を行なうに際し、フィールドメモリ量を
大幅に削減させると共に、ＶＴＲ等からの非標準信号に
対しても色再現の安定性が向上できるフリッカ−フリー
回路に関するものである。
るフリッカ−フリー回路に関するものであり、より詳細
には、フィールドフリッカ−を低減させるためにフィー
ルド倍速化処理を行なうに際し、フィールドメモリ量を
大幅に削減させると共に、ＶＴＲ等からの非標準信号に
対しても色再現の安定性が向上できるフリッカ−フリー
回路に関するものである。
〔従来の技術）
ＰＡＬ方式テレビジョンの伝送方式は周知のとおり、走
査線が６２５本（２：１インターレース）であり、又フ
ィールド周波数は５０１１ｚである。
査線が６２５本（２：１インターレース）であり、又フ
ィールド周波数は５０１１ｚである。
従ってＮＴＳＣ方式テレビジョン伝送方弐のフィールド
周波数６０ ｆｉｚに比較してそのフィールド周波数が
低い。
周波数６０ ｆｉｚに比較してそのフィールド周波数が
低い。
ＮＴＳＣに対してＰΔＬのフィールド周波数がわずかに
１０１１ｚ低いにもかかわらず、この差は再生画面にフ
リッカ−を生じさせ易いということは良く知られており
、これがＰＡＬ方式の一つの弱点であると言われている
。
１０１１ｚ低いにもかかわらず、この差は再生画面にフ
リッカ−を生じさせ易いということは良く知られており
、これがＰＡＬ方式の一つの弱点であると言われている
。
このようなフリッカ−を低減させるための具体的な対策
として、フィールド倍速化処理を行なうことが提案され
ている。
として、フィールド倍速化処理を行なうことが提案され
ている。
第２図はフィールド倍速化処理を行なう従来のＩ ＤＴ
Ｖ （Ｉｍｐｒｏｖｅｄ Ｄｅｆｉｎｉｔｉｏｎ Ｔ
Ｖ）の−例を示したブロック図である。
Ｖ （Ｉｍｐｒｏｖｅｄ Ｄｅｆｉｎｉｔｉｏｎ Ｔ
Ｖ）の−例を示したブロック図である。
ずなわちコンポジットビデオ信号はＡ／Ｄ変換回路１に
印加され、ここでデジタル化される。Ａ／Ｄ変換された
デジタル信号は輝度信号Ｙおよびクロマ信号Ｃに分離す
るＹ／Ｃ分離回路２にもたらされ、ここでＹ信号並びに
Ｃ信号に分離する。
印加され、ここでデジタル化される。Ａ／Ｄ変換された
デジタル信号は輝度信号Ｙおよびクロマ信号Ｃに分離す
るＹ／Ｃ分離回路２にもたらされ、ここでＹ信号並びに
Ｃ信号に分離する。
前記Ｃ信号はデモジヱーレータ３によってさらにＵおよ
び■のコンポーネント信号に復調され、前記Ｙ、Ｕ、Ｖ
の各信号はフィールド倍速変換回路４に印加される。こ
のフィールド倍速変換回路４はコンポジットビデオ信号
に含まれる例えば垂直同期信号に同期するクロックによ
って前記Ｙ。
び■のコンポーネント信号に復調され、前記Ｙ、Ｕ、Ｖ
の各信号はフィールド倍速変換回路４に印加される。こ
のフィールド倍速変換回路４はコンポジットビデオ信号
に含まれる例えば垂直同期信号に同期するクロックによ
って前記Ｙ。
Ｕ、Ｖの各コンポーネント信号をフィールドメモリ５に
書き込むと共に、書き込み時の倍の速度で前記メモリ５
より各Ｙ 、 ｔＪ 、 Ｖのコンポーネント信号を読
み出すものであり、従ってフィールド倍速変換回路４よ
り出力されるｙ’ 、ｕ’ 、ｖ’の各デジタル信
号は実質上フィールド周波数が倍に変換された状態に成
される。
書き込むと共に、書き込み時の倍の速度で前記メモリ５
より各Ｙ 、 ｔＪ 、 Ｖのコンポーネント信号を読
み出すものであり、従ってフィールド倍速変換回路４よ
り出力されるｙ’ 、ｕ’ 、ｖ’の各デジタル信
号は実質上フィールド周波数が倍に変換された状態に成
される。
これら各ｙ’ 、ｕ’ 、ｖ’の各デジタル信号は
それぞれＤ／Ａ変換回路６，７．８によってアナログ変
換され、倍速にされたＹ’ 、Ｕ’ 、Ｖ’倍信号し
て出力される。
それぞれＤ／Ａ変換回路６，７．８によってアナログ変
換され、倍速にされたＹ’ 、Ｕ’ 、Ｖ’倍信号し
て出力される。
上述したフリッカ−フリー回路には相当の容量のメモリ
を必要とするという欠点がある。
を必要とするという欠点がある。
すなわち、ＰＡＬ信号の水平、垂直周波数をそれぞれｆ
、、ｆｖとすると、ｆ）Ｉ 、ｆｖはＩｎ ＝ １５．
６２５ＫＩＩｚ ｆｖ＝５０１１ｚ であり、走査線数は６２５本（２：１インターレース）
である。
、、ｆｖとすると、ｆ）Ｉ 、ｆｖはＩｎ ＝ １５．
６２５ＫＩＩｚ ｆｖ＝５０１１ｚ であり、走査線数は６２５本（２：１インターレース）
である。
又、カラーサブキャリア周波数ｒｓｃはｆｓｃ＃２８３
．５ｆＨ である。
．５ｆＨ である。
ここで、サンプリング周波数ｆ、を、カラーサブキャリ
ア周波数ｒｓｃの４倍、すなわちｆ３＝２８３．５ Ｘ
４ Ｘ ｆＨ＝１１３４ｒｎ ＝１７．７１９ ＣＭ
）ｔｚ ）にとると、■走査線通りのサンプル点は、上
式より１１３４点となる。
ア周波数ｒｓｃの４倍、すなわちｆ３＝２８３．５ Ｘ
４ Ｘ ｆＨ＝１１３４ｒｎ ＝１７．７１９ ＣＭ
）ｔｚ ）にとると、■走査線通りのサンプル点は、上
式より１１３４点となる。
すると、ｌフィールド当りのサンプル点はｌｌ３４Ｘ６
２５／２＝３５４３７５ となり、１サンプル点の分解能を８ｂｉｔとすると、１
フィールド当りのメモリ数は ３５４３７５Ｘ８＝２．８３５Ｍｂｊｔとなる。この結
果がＹ信号として必要な１フイールドメモリ数であるが
、前記した従来の例によると、Ｕ、Ｖ信号用にさらにメ
モリが必要となる。
２５／２＝３５４３７５ となり、１サンプル点の分解能を８ｂｉｔとすると、１
フィールド当りのメモリ数は ３５４３７５Ｘ８＝２．８３５Ｍｂｊｔとなる。この結
果がＹ信号として必要な１フイールドメモリ数であるが
、前記した従来の例によると、Ｕ、Ｖ信号用にさらにメ
モリが必要となる。
Ｕ、Ｖの各信号はＹ信号に比べて帯域は狭いため、Ｕ、
Ｖ信号のサンプリング周波数を、仮にＹ信号のサンプリ
ング周波数の１／２にとるとすると、Ｕ、Ｖ信号に必要
なメモリ数は、Ｙ信号の場合の半分になり、Ｕ、Ｖそれ
ぞれ ２、８３５ ／ ２Ｍｂｉｔ 必要となる。
Ｖ信号のサンプリング周波数を、仮にＹ信号のサンプリ
ング周波数の１／２にとるとすると、Ｕ、Ｖ信号に必要
なメモリ数は、Ｙ信号の場合の半分になり、Ｕ、Ｖそれ
ぞれ ２、８３５ ／ ２Ｍｂｉｔ 必要となる。
以上のとおり、従来の例によると１フイールドメモリ量
は、サンプリング周波数が１７．７１９（ＭＨｚ ）の
場合、 Ｙ（Ｓ号用メモリ・・・２．８３５ ＭｂｉｔＵ信号用
メモリ・・・２．８３５ ／ ２Ｍｂｉｔ■信号用メモ
リ・・・２．８３５ ／ ２Ｍｂｉｔで合計５．６７０
Ｍｂｉｔ必要である。
は、サンプリング周波数が１７．７１９（ＭＨｚ ）の
場合、 Ｙ（Ｓ号用メモリ・・・２．８３５ ＭｂｉｔＵ信号用
メモリ・・・２．８３５ ／ ２Ｍｂｉｔ■信号用メモ
リ・・・２．８３５ ／ ２Ｍｂｉｔで合計５．６７０
Ｍｂｉｔ必要である。
このメモリは現状のところ高価であり、ＩＤＴ■の全体
のコストに占めるメモリの割合は相当大きなものである
。
のコストに占めるメモリの割合は相当大きなものである
。
そこで画質の劣化を生じさせることなく、メモリの削減
技術の開発が必要となっており、本発明はこれを実現さ
せるための具体的な構成を提供することを課題としてい
る。
技術の開発が必要となっており、本発明はこれを実現さ
せるための具体的な構成を提供することを課題としてい
る。
又、上述のようにフィールドメモリを用いてコンポジッ
ト信号を倍速化させた場合、当然クロマ信号も倍速化さ
れるため、従来のＰＡＬ色復調回路は共用できないこと
になる。本発明は従来の色復調回路を共用し得るように
構成することで、この種のＩＤＴＶにおけるコストの上
昇を抑えることを他の課題とするものである。
ト信号を倍速化させた場合、当然クロマ信号も倍速化さ
れるため、従来のＰＡＬ色復調回路は共用できないこと
になる。本発明は従来の色復調回路を共用し得るように
構成することで、この種のＩＤＴＶにおけるコストの上
昇を抑えることを他の課題とするものである。
さらに本発明においては、例えばＶＴＲ（ビデオテープ
レコーダ）やＶＤ（ビデオディスク）等から得られる非
標準信号に対しても色再現の安定性が向上できる回路を
提供することをその他の課題とするものである。
レコーダ）やＶＤ（ビデオディスク）等から得られる非
標準信号に対しても色再現の安定性が向上できる回路を
提供することをその他の課題とするものである。
前記課題を解決するため本発明により成されたフリッカ
−フリー回路は、ＰＡＬ方式テレビジョン信号のコンポ
ジット信号を入力とし、該コンポジット信号をデジタル
変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路によっ
てデジタル変換されたコンポジット信号をメモリに書き
込むと共に、書き込まれたメモリより書き込み時の倍速
のクロックで信号を読み出すフィールド倍速変換回路と
、このフィールド倍速変換回路よりもたらされるデジタ
ル信号をアナログ変換するＤ／Ａ変換回路と、このＤ／
Ａ変換回路からのアナログ信号を入力とし、輝度信号並
びにクロマ信号を分離して出力するＹ／Ｃ分離回路と、
このＹ／Ｃ分離回路によって得られたクロマ信号中のカ
ラーバースト信号にロックした発振出力を発生する発振
回路と、前記Ｙ／Ｃ分離回路によって得られたクロマ信
号を一方の入力とし、前記発振回路からの出力を他方の
入力として前記クロマ信号を前記発振回路からの出力に
よってコンバートダウンさせた出力を得るミキサとを具
備した点に特徴を有する。
−フリー回路は、ＰＡＬ方式テレビジョン信号のコンポ
ジット信号を入力とし、該コンポジット信号をデジタル
変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路によっ
てデジタル変換されたコンポジット信号をメモリに書き
込むと共に、書き込まれたメモリより書き込み時の倍速
のクロックで信号を読み出すフィールド倍速変換回路と
、このフィールド倍速変換回路よりもたらされるデジタ
ル信号をアナログ変換するＤ／Ａ変換回路と、このＤ／
Ａ変換回路からのアナログ信号を入力とし、輝度信号並
びにクロマ信号を分離して出力するＹ／Ｃ分離回路と、
このＹ／Ｃ分離回路によって得られたクロマ信号中のカ
ラーバースト信号にロックした発振出力を発生する発振
回路と、前記Ｙ／Ｃ分離回路によって得られたクロマ信
号を一方の入力とし、前記発振回路からの出力を他方の
入力として前記クロマ信号を前記発振回路からの出力に
よってコンバートダウンさせた出力を得るミキサとを具
備した点に特徴を有する。
上記構成によると、ＰＡＬ方式テレビジョン信号のコン
ポジット信号をそのままＡ／Ｄ変換し、このコンポジッ
ト信号の状態でフィールド倍速変換を行ない、フィール
ド倍速変換後にＤ／Ａ変換してＹ／Ｃ分離するようにし
ているため、各コンポーネント信号に別けてフィールド
倍速変換するようにした従来のものに比較して大幅にフ
ィールドメモリの量を低減させることが可能になる。
ポジット信号をそのままＡ／Ｄ変換し、このコンポジッ
ト信号の状態でフィールド倍速変換を行ない、フィール
ド倍速変換後にＤ／Ａ変換してＹ／Ｃ分離するようにし
ているため、各コンポーネント信号に別けてフィールド
倍速変換するようにした従来のものに比較して大幅にフ
ィールドメモリの量を低減させることが可能になる。
又、倍速化処理されたクロマ信号はカラーバースト信号
にロックされた信号との合成でコンバートダウンするよ
う成されているため、従来のＰＡＩ７方弐色復調回路を
そのまま利用することができると共に、ビデオ入力が非
標準信号である場合においても色再現の安定性が向上で
きる。
にロックされた信号との合成でコンバートダウンするよ
う成されているため、従来のＰＡＩ７方弐色復調回路を
そのまま利用することができると共に、ビデオ入力が非
標準信号である場合においても色再現の安定性が向上で
きる。
以下本発明の実施例を第１図に基づいて説明する。
同図において、１１はＰＡＬ方式テレビジョン信号のコ
ンポジット信号を受ける入力端子であり、この入力端子
に印加されたコンポジット信号はＡ／Ｄ変換回路１２に
入力される。このＡ／Ｄ変換回路１２は例えばカラーサ
ブキャリアｒｓｃの４倍のサンプリングクロックで変換
するものであり、その出力はフィールド倍速変換回路１
３に印加される。
ンポジット信号を受ける入力端子であり、この入力端子
に印加されたコンポジット信号はＡ／Ｄ変換回路１２に
入力される。このＡ／Ｄ変換回路１２は例えばカラーサ
ブキャリアｒｓｃの４倍のサンプリングクロックで変換
するものであり、その出力はフィールド倍速変換回路１
３に印加される。
一方入力端子１１に印加されたコンポジット信号の一部
は同期信号分離回路１４にもたらされ、この同期信号分
離回路１４によって垂直同期信号Ｈ１並びに水平同期信
号■が抽出される。前記垂直同期信号Ｉ］の一部はクロ
ックジェネレータ１５に印加され、このクロックジェネ
レータ１５によって垂直同期信号Ｈに同期したクロック
信号ＣＬを発生させる。このクロック信号ＣＬ、並びに
前記垂直同期信号１１、水平同期信号■はいずれもメモ
リコントローラ１６に入力される。
は同期信号分離回路１４にもたらされ、この同期信号分
離回路１４によって垂直同期信号Ｈ１並びに水平同期信
号■が抽出される。前記垂直同期信号Ｉ］の一部はクロ
ックジェネレータ１５に印加され、このクロックジェネ
レータ１５によって垂直同期信号Ｈに同期したクロック
信号ＣＬを発生させる。このクロック信号ＣＬ、並びに
前記垂直同期信号１１、水平同期信号■はいずれもメモ
リコントローラ１６に入力される。
メモリコントローラ１６は前記フィールド倍速変換回路
１３に印加されるデジタル映像信号を記憶するフィール
ドメモリ１７への書き込み及び読み出しを制御するもの
である。すなわちクロック信号によりデジタル変換され
たコンポジット信号を前記メモリ１７へ書き込むと共に
、書き込まれたメモリ１７より書き込み時の２倍の周波
数のクロックで読み出すよう制御される。従ってメモリ
１７に書き込まれたデジタル信号はダブルスキャン用の
２倍速のデジタル信号として変換される。
１３に印加されるデジタル映像信号を記憶するフィール
ドメモリ１７への書き込み及び読み出しを制御するもの
である。すなわちクロック信号によりデジタル変換され
たコンポジット信号を前記メモリ１７へ書き込むと共に
、書き込まれたメモリ１７より書き込み時の２倍の周波
数のクロックで読み出すよう制御される。従ってメモリ
１７に書き込まれたデジタル信号はダブルスキャン用の
２倍速のデジタル信号として変換される。
この倍速のデジタル信号はＤ／Ａ変換回路１８によって
アナログ変換されＹ／Ｃ分離回路１９に印加される。こ
のＹ／Ｃ分離回路１９は周知のとおり、輝度信号Ｙ′と
クロマ信号Ｃ′に分離するものであり、分離されたクロ
マ信号Ｃ′はミキサ２０の一方の入力端に印加される。
アナログ変換されＹ／Ｃ分離回路１９に印加される。こ
のＹ／Ｃ分離回路１９は周知のとおり、輝度信号Ｙ′と
クロマ信号Ｃ′に分離するものであり、分離されたクロ
マ信号Ｃ′はミキサ２０の一方の入力端に印加される。
又このミキサ２０の他方の入力端にはＡＰＣ（八ｕｔｏ
ｍａｔｉｃ ＰｈａｓｅＣｏｎｔｒｏｌ ）回路２１か
らの発振出力が印加され、クロマ信号Ｃ′はＡＰＣ回路
２１からの信号によってコンバートダウンされる。
ｍａｔｉｃ ＰｈａｓｅＣｏｎｔｒｏｌ ）回路２１か
らの発振出力が印加され、クロマ信号Ｃ′はＡＰＣ回路
２１からの信号によってコンバートダウンされる。
すなわち、倍速化された８、８６ＭＨｚの色副搬送波を
有するクロマ信号Ｃ′はミキサ２０によって４、４３
Ｍｌｌｚの色副搬送波を有するクロマ信号Ｃに変換され
る。
有するクロマ信号Ｃ′はミキサ２０によって４、４３
Ｍｌｌｚの色副搬送波を有するクロマ信号Ｃに変換され
る。
前記ＡＰＣ回路２１はクロマ信号Ｃのカラーバーストを
通過させるパーストゲート回路２２と、パーストゲート
回路２２からのカラーバーストと基準発振器２３からの
出力の位相を比較し、両者の位相差に基づいた直流出力
を発生させる位相差検出器２４と、この位相差検出器２
４からの直流出力を平滑するローパスフィルタ２５と、
このローパスフィルタ２５からの直流出力の大小に応じ
て発振周波数を変化させる電圧制御発振器２６より構成
されている。
通過させるパーストゲート回路２２と、パーストゲート
回路２２からのカラーバーストと基準発振器２３からの
出力の位相を比較し、両者の位相差に基づいた直流出力
を発生させる位相差検出器２４と、この位相差検出器２
４からの直流出力を平滑するローパスフィルタ２５と、
このローパスフィルタ２５からの直流出力の大小に応じ
て発振周波数を変化させる電圧制御発振器２６より構成
されている。
以上のＡＰＣ回路２１の構成によってカラーバーストに
位相ロックした４、４３ＭＨｚの色副搬送波を有するク
ロマ信号Ｃをもたらすことができる。
位相ロックした４、４３ＭＨｚの色副搬送波を有するク
ロマ信号Ｃをもたらすことができる。
このクロマ信号ＣはＵ／Ｖ分離回路２７に印加され、こ
こでＵおよび■の各コンポーネント信号に分離され、さ
らにデモシュレータ２８によってＲ−ＹおよびＢ−Ｙの
色差信号に復調される。
こでＵおよび■の各コンポーネント信号に分離され、さ
らにデモシュレータ２８によってＲ−ＹおよびＢ−Ｙの
色差信号に復調される。
そして前記Ｙ’ 、Ｒ−Ｙ、Ｂ−Ｙの各信号は、それ
ぞれ出力端子２９，３０．３１にもたらされる。
ぞれ出力端子２９，３０．３１にもたらされる。
以上の構成におけるフィールドメモリ１７の１フイール
ドメモリ数について考察すると、この発明においてはＰ
Ａ Ｌコンポジットビデオ信号をそのままＡ／Ｄ変換
し、フィールド倍速処理を成すよう構成されているため
、従来のようにサンプリング周波数ｆ、をカラーサブキ
ャリアｆｓｃの４倍、すなわち ｆｓ ＝２８３．５ Ｘ ４ Ｘ ｆｎ ＝１１３４ｆ
ｏ ＃１７．７１９ ＣＭＨｚ ） にとると、■走査線通りのサンプル点は１１３４点とな
る。
ドメモリ数について考察すると、この発明においてはＰ
Ａ Ｌコンポジットビデオ信号をそのままＡ／Ｄ変換
し、フィールド倍速処理を成すよう構成されているため
、従来のようにサンプリング周波数ｆ、をカラーサブキ
ャリアｆｓｃの４倍、すなわち ｆｓ ＝２８３．５ Ｘ ４ Ｘ ｆｎ ＝１１３４ｆ
ｏ ＃１７．７１９ ＣＭＨｚ ） にとると、■走査線通りのサンプル点は１１３４点とな
る。
従って１フィールド当りのサンプル点は１１３４ｘ６２
５／２＝３５４３７５ となり、従来と同様に１サンプル点の分解能を８ｂｉｔ
とすると１フイールドに必要なメモリ数は３５４３７５
Ｘ８＝２．８３５Ｍｂｉｔとなる。
５／２＝３５４３７５ となり、従来と同様に１サンプル点の分解能を８ｂｉｔ
とすると１フイールドに必要なメモリ数は３５４３７５
Ｘ８＝２．８３５Ｍｂｉｔとなる。
従って本発明によると、１フイールドに必要なフィール
ドメモリ量は従来のものに比較して半分で済むことにな
る。
ドメモリ量は従来のものに比較して半分で済むことにな
る。
又、Ｙ／Ｃ分離回路１９によって分離されたクロマ信号
Ｃ′はミキサ２０によってＡＰＣ回路２１の出力と混合
され、４．４３ ＭＨｚの色副搬送波にコンバートダウ
ンされるため、従来のＰＡＬ色復調回路を構成する集積
回路等をそのまま利用することができる。
Ｃ′はミキサ２０によってＡＰＣ回路２１の出力と混合
され、４．４３ ＭＨｚの色副搬送波にコンバートダウ
ンされるため、従来のＰＡＬ色復調回路を構成する集積
回路等をそのまま利用することができる。
さらに４．４３ ＭＨｚの副搬送波を有するクロマ信号
Ｃはカラーバースト信号にロックするため、ＶＴＲ等か
ら得られる非標準信号に対しての色再現も安定する。
Ｃはカラーバースト信号にロックするため、ＶＴＲ等か
ら得られる非標準信号に対しての色再現も安定する。
以上のとおり、本発明はＰＡＬ方式テレビジョン信号の
コンポジット信号をＡ／Ｄ変換し、このＡ／Ｄ変換され
たデジタル信号を倍速変換処理し、倍速変換されたコン
ポジットデジタル信号をＤ／Ａ変換回路でアナログ信号
に戻した後に輝度信号並びにクロマ信号を分離するよう
にしているので、倍速変換回路において必要なフィール
ドメモリの量を大幅に低減させることが可能である。
コンポジット信号をＡ／Ｄ変換し、このＡ／Ｄ変換され
たデジタル信号を倍速変換処理し、倍速変換されたコン
ポジットデジタル信号をＤ／Ａ変換回路でアナログ信号
に戻した後に輝度信号並びにクロマ信号を分離するよう
にしているので、倍速変換回路において必要なフィール
ドメモリの量を大幅に低減させることが可能である。
加えてＹ／Ｃ分離回路より得られたクロマ信号はカラー
バースト信号にロックするＡＰＣ回路より得られるロー
カル信号により、コンバートダウンするため、従来のＰ
ＡＬ色復調回路をそのまま利用でき、さらに非標準信号
に対しての色再現性も安定させることが出来る等の効果
が得られる。
バースト信号にロックするＡＰＣ回路より得られるロー
カル信号により、コンバートダウンするため、従来のＰ
ＡＬ色復調回路をそのまま利用でき、さらに非標準信号
に対しての色再現性も安定させることが出来る等の効果
が得られる。
第１図は本発明の実施例を示したブロック図、第２図は
従来の実施例を示したブロック図である。 １２・・・Ａ／Ｄ変換回路、１３・・・フィールド倍速
処理回路、１４・・・同期信号分離回路、１５・・・ク
ロックジェネレータ、１６・・・メモリコントローラ、
１７・・・フィールドメモリ、１８・・・Ｄ／Ａ変換回
路、１９・・・Ｙ／Ｃ分離回路、２０・・・ミキサ、２
１・・・ＡＰＣ回路、２２・・・パーストゲート回路、
２３・・・基準発振器、２４・・・位相差検出器、２５
・・・ローパスフィルタ、２６・・・電圧制御発振器、
２７・・・Ｕ／Ｖ分離回路、２８・・・デモシュレータ
。
従来の実施例を示したブロック図である。 １２・・・Ａ／Ｄ変換回路、１３・・・フィールド倍速
処理回路、１４・・・同期信号分離回路、１５・・・ク
ロックジェネレータ、１６・・・メモリコントローラ、
１７・・・フィールドメモリ、１８・・・Ｄ／Ａ変換回
路、１９・・・Ｙ／Ｃ分離回路、２０・・・ミキサ、２
１・・・ＡＰＣ回路、２２・・・パーストゲート回路、
２３・・・基準発振器、２４・・・位相差検出器、２５
・・・ローパスフィルタ、２６・・・電圧制御発振器、
２７・・・Ｕ／Ｖ分離回路、２８・・・デモシュレータ
。
Claims (1)
- 【特許請求の範囲】 ＰＡＬ方式テレビジョンのコンポジット信号を入力とし
、該コンポジット信号をデジタル変換するＡ／Ｄ変換回
路と、 前記Ａ／Ｄ変換回路によってデジタル変換されたコンポ
ジット信号をメモリに書き込むと共に、書き込まれたメ
モリより書き込み時の倍速のクロックで信号を読み出す
フィールド倍速変換回路と、前記フィールド倍速変換回
路よりもたらされるデジタル信号をアナログ変換するＤ
／Ａ変換回路と、 前記Ｄ／Ａ変換回路からのアナログ信号を入力とし、輝
度信号並びにクロマ信号を分離して出力するＹ／Ｃ分離
回路と、 前記Ｙ／Ｃ分離回路によって得られたクロマ信号中のカ
ラーバースト信号にロックした発振出力を発生する発振
回路と、 前記Ｙ／Ｃ分離回路によって得られたクロマ信号を一方
の入力とし、前記発振回路からの出力を他方の入力とし
て前記クロマ信号を該発振回路からの出力によってコン
バートダウンさせた出力を得るミキサ とを具備して成るＰＡＬ方式テレビジョン受像機におけ
るフリッカーフリー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25391988A JPH0744699B2 (ja) | 1988-10-11 | 1988-10-11 | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25391988A JPH0744699B2 (ja) | 1988-10-11 | 1988-10-11 | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101890A true JPH02101890A (ja) | 1990-04-13 |
| JPH0744699B2 JPH0744699B2 (ja) | 1995-05-15 |
Family
ID=17257853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25391988A Expired - Lifetime JPH0744699B2 (ja) | 1988-10-11 | 1988-10-11 | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744699B2 (ja) |
-
1988
- 1988-10-11 JP JP25391988A patent/JPH0744699B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744699B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2065461C (en) | System and method for combining multiple composite video signals | |
| KR920000299B1 (ko) | 디지털 비디오 신호처리회로 | |
| JPH0644830B2 (ja) | ビデオ信号処理システム | |
| US5122885A (en) | Magnetic video recording/reproducing apparatus for video signals of different aspect ratios adapter unit | |
| US4979037A (en) | Apparatus for demodulating sub-nyquist sampled video signal and demodulating method therefor | |
| US5200834A (en) | Magnetic recording and reproducing apparatus obtaining separate clock signals from brightness and color components of a video signal | |
| US4766484A (en) | NTSC/PAL switchable video color decoder using a digital comb filter and method | |
| US4326216A (en) | Synchronous color conversion system | |
| US5128750A (en) | Television signal converter for converting a high definition television signal into a television signal for display by a standard television receiver | |
| US4870490A (en) | Television receiver | |
| JPH02101890A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| KR920007606B1 (ko) | 영상 신호 처리 방법 및 장치 | |
| US4953009A (en) | Signal separator having function of subsampling digital composite video signal | |
| US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
| JPH0720271B2 (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JPH02101891A (ja) | Ｓｅｃａｍ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| Desor | Single-chip video processing system | |
| JP2607537B2 (ja) | テレビジョン信号処理回路 | |
| Makino et al. | A high quality digital TV utilizing 2 CMOS chips | |
| JPH02108389A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JP2523738B2 (ja) | テレビジョン受像機 | |
| KR0167997B1 (ko) | 시간축 보정을 위한 전처리회로 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| JPS63199596A (ja) | 映像信号処理装置 |