JPH05260298A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【構成】左右エッジ検出回路１０４、上下エッジ検出回
路１０５によりエッジを検出し、このエッジの数を左側
エッジ加算回路１０６、右側エッジ加算回路１０７、上
側エッジ加算回路１０８、下側エッジ加算回路１０９で
加算し、信号発生手段１１０で演算結果に応じて画像ド
ットデータに補正を行う。 【効果】各ドット間のエッジの有無のデータを重み付け
し加算することにより補正の種類や有無を決定するた
め、従来のパターンマッチング手法に比べて、テンプレ
ートパターンを用意しておく必要がなく、テンプレート
パターンと比較するマッチングネットワーク手段の比較
回路も不要となるとともに、どのようなパターンに対し
ても補正の有無の判断および補正の種類が選択できるた
め、確実な補正がなされ、品質の高い印字を行うことが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データを補整して
印字するレーザプリンタ等の画像形成装置に関するもの
である。

【０００２】

【従来の技術】近年、コンピュータ等の出力機器として
レーザプリンタが使用されるようになってきた。このレ
ーザプリンタは高解像度である点がその特徴の一つであ
るが、文字の種類によってはより滑らかな外形が得られ
ることが要望される。このため、多様なスムージング技
術が考案されている。

【０００３】従来例の一つを以下に説明する。ビットマ
ップ状のイメージデータの一部にウィンドウを設定し、
そのデータを補整回路に取り込み、補整回路に取り込ま
れたビットマップパターンを予め用意された複数のテン
プレートパターンと比較回路によって比較して、補整回
路に取り込まれたビットマップパターンの中心ドット
と、その周りのドットの関係と同一の状態を有するテン
プレートパターンがあった場合に補整信号を発し、補整
対象であるウィンドウの中心のドットを補整又は修正さ
れたドットと取り替える。このようにしてウィンドウの
中心ドットの補整がなされる。図１３（ａ）、図１３
（ｂ）は従来の画像形成装置に於ける画像補整方法の詳
細説明図であり、例えば、図１３（ａ）に示されたよう
なパターンは、図１３（ｂ）に示されたパターンに修正
される。

【０００４】イメージデータを構成する全てのビットに
上記の補整を行なうため、上記のウィンドウはイメージ
データ上を１ビットずつ順次移動する。このようにして
イメージデータを形成するビットの全てが少なくとも１
回ウィンドウの中心ビットを通過するため、イメージデ
ータの全てのビットを補整することができる。

【０００５】以下、図１４及び図１５を用いて従来の画
像形成装置の構成をレーザビームプリンタを例に取り説
明する。図１４は従来の画像形成装置の内部構成断面
図、図１５は従来の画像形成装置の内部斜視図である。
図１４に於いて、１４０１は矢印Ａ方向に回転する感光
性ドラム、１４０２は感光性ドラム１４０１に付いたト
ナーを廃トナー入れ（図示せず）にこすり落とすクリー
ニングブレード、１４０３は感光性ドラム１４０１の表
面の光電体層を照射する除電用ランプ、１４０４は感光
性ドラム１４０１の表面をイオン化させる電荷コロナ発
生器、１４０５は感光性ドラム１４０１の表面を照射し
て画像に対応する部分の電位を上げるレーザビーム、１
４０７はトナー粒子１４０６をその表面に有する回転シ
リンダー、１４０８は感光性ドラム１４０１に付着した
トナー粒子１４０６をプリント紙１４０９に転写する転
写部、１４１０はプリント紙１４０９の裏面に静電荷を
発生させるコロナアセンブリ、１４１１はプリント紙１
４０９の静電荷を除去してプリント紙１４０９が感光性
ドラム１４０１に巻き付くのを防ぐ静電荷除去器、１４
１２は高輝度ランプ１４１３と加熱ローラー１４１４と
加圧ローラー１４１５を有する定着部である。

【０００６】図１５に於いて、１５０１は半導体レー
ザ、１５０２はコリメーターレンズ、１５０３は円柱レ
ンズ、１５０４は６面からなる多面鏡である走査ミラ
ー、１５０５は走査ミラー１５０４を定速回転させるス
キャナ用モーター、１５０６は収束レンズ、１５０７は
反射鏡、１５０８はビーム検出ミラー１５０９に反射さ
せたレーザビームを伝送する光ファイバー、１５１０は
外部デバイス等から送られてくる印字データを画像のビ
ットマップイメージデータに変換し、シリアルでレーザ
駆動部１５１１へ出力するコントローラ部、１５１１は
コントローラ部１５１０より送られてきた画像のビット
マップイメージデータによりレーザビームを変調した
り、半導体レーザ１５０１及びスキャナ用モータを駆動
する信号を発生するレーザ駆動部である。

【０００７】次に上記画像形成装置の動作を説明する。
まず、印字する前に感光性ドラム１４０１の表面がクリ
ーニングブレード１４０２と除電用ランプ１４０３によ
って除電処理される。次に感光性ドラム１４０１を回転
させ、電荷コロナ発生器１４０４によって感光性ドラム
１４０１の表面を−６００Ｖの均一電位に帯電させる。

【０００８】半導体レーザ１５０１によって発生したレ
ーザビーム１４０５は、コリメーターレンズ１５０２で
平行化されて、円柱レンズ１５０３で走査ミラー１５０
４上へ収束される。回転する走査ミラー１５０６に反射
したレーザビーム１４０５は収束レンズ１５０６及び反
射鏡１５０７を通して感光性ドラム１４０１の表面を走
査し、レーザビーム１４０５が照射された部分が約−１
００Ｖに帯電し、静電影像が形成される。

【０００９】ここで、感光性ドラム１４０１を回転させ
るモータ（図示せず）の速度は、例えば、レーザビーム
１４０５が１ライン走査する度に、感光性ドラム１４０
１の表面が３００分の１インチずつ回転方向に移動する
よう同期がとられ、レーザビーム１４０５は３００分の
１インチ毎に光のドットが当たるよう変調される。その
結果１インチ平方当りのドット数（ｄｐｉ）が３００
（ドット）×３００（ドット）の解像度が得られる。

【００１０】各走査の開始時、レーザビーム１４０５は
感光性ドラム１４０１に達する前にビーム検出ミラー１
５０９に反射して、光ファイバ１５０８によってコント
ローラ部１５１０に送られて電気信号に変換され、走査
に関するデータの出力と他のデータとの同期をとるのに
利用されたり、他のプリンタ制御及びテスト機能等に利
用される。

【００１１】現像部では、表面にトナー粒子１４０６を
付着させた回転シリンダー１４０７が感光性ドラム１４
０１に接近し、感光性ドラム１４０１の表面に形成され
た静電影像にトナー粒子１４０６を付着させる。このト
ナー粒子１４０６は負に帯電しているのでレーザビーム
１４０５により露光された部分には付着するが、露光さ
れなかった部分には付着しない。

【００１２】転写部では、感光性ドラム１４０１の表面
の形成されたトナー像がプリント紙１４０９に転写され
る。コロナアセンブリ１４１０はプリント紙１４０９に
正の電荷を与え、感光性ドラム１４０１の表面の負に帯
電したトナー粒子１４０６を引き離しプリント紙１４０
９へ付着させる。静電荷除去器１４１１はドラム表面１
４０１の負電荷を除去してプリント紙１４０９が感光性
ドラム１４０１に巻き付くのを防止する。トナー粒子１
４０６が付着したプリント紙１４０９は加熱ローラ１４
１４と加圧ローラ１４１５の間に移送され、熱と圧力に
よってトナー粒子１４０６が融解してプリント紙１４０
９に定着される。

【００１３】図１６はレーザプリンタのコントローラ部
１５１０の回路ブロック図である。図１６に於いて、コ
ントローラ部１５１０は中央演算処理装置（ＣＰＵ）１
６０１によって動作が制御される。１６０２はプログラ
ム読み出し専用メモリ（図ではプログラムＲＯＭと記
す）１６０３が記憶しているＣＰＵ１６０１が実行すべ
きプログラムデータや、フォントＲＯＭ１６０４、フォ
ントカード１６０５及び１６０６が記憶している文字フ
ォントの画像パターンデータをＣＰＵ１６０１からのア
ドレス情報に従ってデータバス１６０７を介して入力
し、主データバス１６０８に出力するＲＯＭコントロー
ラ、１６０５及び１６０６はオプションの文字フォント
の画像データを記憶し、コネクタイン式のＲＯＭカード
形式で構成されるフォントカード、１６０９はコントロ
ールパネル（図示せず）等を含み、実際の画像プリント
処理に関わる全てのシステムを示すプリンタエンジン
部、１６１０はＣＰＵ１６０１からのアドレス情報及び
プリンタエンジン部１６０９を制御すると共にプリンタ
エンジン部１６０９からのデータ読み込みをエンジンイ
ンターフェース１６１１を介して行い、また外部デバイ
ス１６１２からパラレルインターフェース１６１３を介
してコード化画像データを入力し、更にプリンタエンジ
ン部１６０９のコントロールパネルからのプリントステ
イタス、ページカウント等の情報を記憶するために設け
られているＥＥＰＲＯＭ１６１４に対してＣＰＵ１６０
１からのアドレス情報に従って情報の読み出し書き込み
を行うエンジンコントローラ、１６１５は外部デバイス
１６１２から入力されるコード化画像データ、文字フォ
ントのビットマップデータ及びその他のデータを記憶す
る大容量ランダムアクセスメモリ（ＤＲＡＭ）、１６１
６はＣＰＵ１６０１からのアドレス情報に従ってＤＲＡ
Ｍ１６１５にデータの読み出し書き込みに必要なＤＲＡ
Ｍアドレス情報及びタイミング信号を発生させてＤＲＡ
Ｍ１６１５へデータアクセスを行い、また主データバス
１６０８の調停及びＤＲＡＭ１６１５のデータリフレッ
シュを行い、更にＤＲＡＭ１６１５に記憶された画像デ
ータをパラレルシリアル変換して、クロック発生器１６
１７から発生した基準クロックＣＫＩＮを補整回路１６
１８が分周したビデオデータ同期信号（ＶＣＬＫ）に同
期して、補整回路１６１８へ画像ドットデータとして出
力し、外部デバイス１６１２またはコントロールパネル
の情報に従って画像を重ね合わせたりオフセットさせる
ために画像データをシフトさせ演算処理を行うＤＲＡＭ
コントローラであって、そのメモリエリアは拡張ＤＲＡ
Ｍ１６１９及び１６２０により拡大することができる。

【００１４】次に図１７に示すような従来の画像形成装
置に係る補整回路のブロック図を用いて、その動作の概
略を説明する。図１７に於いて、１７０１はメモリコン
トロール回路、１７０２はメモリ回路、１７０３はウィ
ンドウ回路、１７０４は比較回路、１７０５は信号発生
回路である。

【００１５】メモリコントロール回路１７０１はメモリ
回路１７０２内のスタティックランダムアクセスメモリ
（以下、ＳＲＡＭという）に対しデータの読み出し書き
込みに必要なアドレスＳＲＡ０〜１１及びその他の制御
信号等を発生し、メモリ回路１７０２はメモリコントロ
ール回路から出力されたアドレスＳＲＡ０〜１１にシリ
アルデータに変換された画像ビデオ信号ＶＤＩＮの書き
込み及び読み出しを行う。ウィンドウ回路１７０３はメ
モリ回路より出力された画像データＳ０〜６をシフトレ
ジスタ構成されたウィンドウに記憶し、サンプルパター
ンデータを出力する。比較回路１７０４はサンプルパタ
ーンデータと予め用意されたテンプレートパターンとを
比較して、一致した場合に各々のテンプレートパターン
に対応した補整信号を出力する。信号発生回路１７０５
はサンプルウィンドウの画像データを補整信号により補
整ビデオ信号に変換する。

【００１６】次に図１８乃至図２１を用いて従来の画像
形成装置に係る補整回路の構成及び動作を詳細に説明す
る。図１８はメモリコントロール回路１７０１の回路
図、図１９はメモリ回路１７０２の回路図、図２０はウ
ィンドウ回路１７０３の回路図、図２１は比較回路１７
０４の回路図であって、１８０１は同期信号ＶＣＬＫを
出力する４ビット同期カウンター、１９０１は画像ビデ
オ信号ＶＤＩＮを格納するＳＲＡＭ、１９０２は８ビッ
トＬＡＴＣＨ、１９０３はインバーター、２００１は画
像データをサンプリングする８ビットシフトレジスタ、
２１０１はサンプルパターンとテンプレートパターンの
異同を検出する２入力エクスクルーシヴＯＲ（以下、２
入力Ｅｘ−ＯＲという）、２１０２は多入力ＮＡＮＤ、
２１０３は補整信号を出力する多入力ＯＲである。

【００１７】次に補整回路の動作を詳細に説明する。図
１８の４ビット同期カウンター１８０１のアドレスＳＲ
Ａ０〜１１は画像のビットデータの同期信号ＶＣＬＫの
立ち上りエッジにより０（Ｈ）からカウントアップし、
主走査の基準信号ＮＬＳＹＮＣによりＲＥＳＥＴされ
る。

【００１８】図１９に於いて、画像ビデオ信号ＶＤＩＮ
は、同期信号ＶＣＬＫ毎にシリアルで８ビットＬＡＴＣ
Ｈ１９０２のＤ０に入力され、同期信号ＶＣＬＫの立下
りエッジにてＬＡＴＣＨされ、アドレスＳＲＡ０〜１１
の示すアドレスによりＳＲＡＭのＩＯ０に格納される。
同様に次の画像ビデオ信号は、同期信号ＶＣＬＫの立上
りエッジにてアドレスをインクリメントしてＳＲＡＭ１
９０１のＩＯ０に格納される。この一連の動作により画
像ビデオ信号主走査の１ライン分をＳＲＡＭに格納す
る。そして主走査の基準信号ＮＬＳＹＮＣによりアドレ
スカウンタはＲＥＳＥＴされ、再び０（Ｈ）からスター
トする。次に、２ライン目の画像ビデオ信号が８ビット
ＬＡＴＣＨ１９０２のＤ０に、すでに入力されていた１
ライン目の画像ビデオ信号がＤ１に入力後同期信号ＶＣ
ＬＫの立下りエッジにてＬＡＴＣＨされ、再びＳＲＡＭ
１９０１のアドレス０（Ｈ）に格納される。この様にＳ
ＲＡＭ１９０１内に画像ビデオ信号が各ライン毎にＩＯ
６まで７ライン分記憶される。さらに、７ライン分の画
像データＳ０〜６として出力する。

【００１９】図２０に於いて、メモリ回路より出力され
た７ライン分の画像データＳ０〜６をＶＣＬＫ毎に各８
ビットシフトレジスタ２００１に入力し、次の画像デー
タを入力するとともに画像データをシフトする。つま
り、画像データを８ビットシフトレジスタ２００１で構
成されたサンプルウィンドウにより順次走査し、補整に
必要な画像データをサンプリングする。

【００２０】図２１に於いて、サンプルパターンデータ
とテンプレートデータがそれぞれ２入力Ｅｘ−ＯＲ２１
０１に入力される。サンプルパターンデータＡ４とテン
プレートデータＡ４がどちらも１または０の場合に２入
力Ｅｘ−ＯＲ２１０１の出力は０となる。同様に、サン
プルパターンデータとテンプレートデータが一致すれば
２入力Ｅｘ−ＯＲ２１０１の出力は０となる。この２入
力Ｅｘ−ＯＲ２１０１の出力信号がすべて０の場合、多
入力ＮＡＮＤ２１０２を介し一致信号として出力され
る。さらに、その他の同じ補整をするテンプレートデー
タとの一致信号と多入力ＯＲ２１０３を介し補整信号α
は１を出力する。

【００２１】図２２に補整ビデオ信号のタイミングを示
す。補整ビデオ信号Ｘ信号、Ｙ信号、Ｚ信号及びＷ信号
は、補整信号に対応し画像データ１ドットの前約１／
３、後約２／３、前約２／３、後約１／３だけ１を出力
する補整ビデオ信号である。例えば、サンプルパターン
データがテンプレートデータと一致した場合、比較回路
により補整信号αが出力されてＸ信号に置換され、小ド
ット（前約１／３）の追加をする。

【００２２】以上のような一連の動作により、画像デー
タの曲線部の段差に小ドットの追加／削除を行って補整
する。

【００２３】

【発明が解決しようとする課題】しかしながら、上記構
成では、画像ビットマップイメージデータの補正を行う
ためには、補正が必要となる全ての画像ビットマップイ
メージデータに対して別々にテンプレートパターンを用
意しておく必要があり、サンプルパターンとテンプレー
トパターンとを比較するマッチングネットワーク手段の
比較回路が増加し回路構成が複雑になり、コストアップ
の原因となるため、全てのビットマップデータに対して
別々にテンプレートパターンを用意しておくことが困難
で、画像ビットマップイメージデータの補正が必要とな
る場合であっても、テンプレートがないために補正がな
されない場合が存在するという問題点を有していた。

【００２４】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は直交マトリクスのドットにより構成され
た画面枠の一部をウィンドウとして設定し、その設定位
置を前記画面枠内で移動させることが可能なウィンドウ
設定手段と、ウィンドウ設定手段により設定されたウィ
ンドウ内の所定のドットとそれに隣接するドットとの画
像データの差異及びその差異の方向とを検出するエッジ
検出手段と、前記ウィンドウ内で、所定のドット以外の
互いに隣接するドットに対応した画像データの差異を検
出し、互いに隣接するドット間にエッジ検出手段が検出
した画像データの差異と同じ方向の差異を持つエッジを
有する場合にそれをカウントアップする演算手段と、前
記演算手段により得られた値に応じて所定のドットの大
きさを変化させる信号を発生する信号発生手段とを有す
る構成とした。

【００２５】

【作用】本発明は、上記した構成によりサンプルウィン
ドウ内の所定のドットとこれに隣接するドットとの画像
データの属性の差異を検出し、同じ方向の差異を有する
他の互いに隣接するドットを検索して、その数をもとに
前記所定のドットの大きさを変えることにより、補整を
施すことができる。

【００２６】

【実施例】以下本発明の一実施例におけるレーザプリン
タの補整回路の構成を図１乃至図１２を用いて説明す
る。本実施例のレーザプリンタのハードウエアの構成に
ついて従来例と同じ部分は同一の番号を付し、説明を省
略する。

【００２７】本実施例に於ける補整回路に取り込まれた
文字は、従来例と同様ビットマップイメージデータとし
てバッファメモリに入力される。又、バッファメモリセ
ルに形成されるウィンドウの構成については従来例と同
様であるが、図１２において、例えば”Ｃ２”とはＣ行
２列のドットを表わす。ＸはＣ行とＤ行のドットの境界
線を表わし、以下同様にＹはＤ行とＥ行、Ｚが３列と４
列、Ｗは４列と５列のドットの境界線を表わすものとす
る。更に、Ｘ４はＣ４とＤ４の境界線を表わし、以下同
様にＹ４はＤ４とＥ４、Ｚ４はＤ３とＤ４、Ｗ４はＤ４
とＤ５の境界線を表わす。

【００２８】以下の例ではまず垂直エッジについて説明
する。補整回路に取り込まれたデータは直交マトリクス
により構成されたビットマップイメージデータとしてバ
ッファのメモリに入力される。バッファメモリの部分に
は、画像データの一部のビットマップイメージデータの
選択したブロックであるウィンドウを形成し、ビットマ
ップデータの一部分はウィンドウでビットマップパター
ンとして見ることができる。

【００２９】図１２に示すウィンドウに於いて補整対象
ドットはＤ４であって、Ｄ４と上下左右に隣接するドッ
トであるＣ４，Ｄ３，Ｄ５，Ｅ４の間、すなわちＸ４，
Ｙ４，Ｚ４，Ｗ４にエッジがあるかどうかを判断する。
ここでエッジがあるとは、Ｄ４とＤ５について、Ｄ４の
バイナリーが”１”でＤ５のバイナリーが”０”、又は
Ｄ４が”０”でＤ５が”１”というように互いに隣接す
るドットのバイナリーが異なることをいう。

【００３０】Ｚ４にエッジがある場合はＷについて、す
なわち、（Ａ４，Ａ５）、（Ｂ４，Ｂ５）、（Ｃ４，Ｃ
５）、（Ｄ４，Ｄ５）、（Ｅ４，Ｅ５）、（Ｆ４，Ｆ
５）、（Ｇ４，Ｇ５）の各ドット間にＺ４と同じ方向の
バイナリーの差異を有するエッジがあるかどうかを判断
してカウントアップし、Ｗ４にエッジがある場合はＺに
ついてＷ４と同じ方向のバイナリーの差異を有するエッ
ジがあるかどうかを判断してカウントアップする。カウ
ントアップされた値は補整回路内のエッジ加算回路で予
め決められたしきい値と比較され、しきい値以上の場合
には補整信号が出され、しきい値未満の場合には補整さ
れずにそのまま出力される。以下の例に於いてはしきい
値を３とする。

【００３１】ビットマップデータのブロックにより形成
されるウィンドウは、ビットマップデータを形成するビ
ットの全てが少なくとも１回ウィンドウの中心ビットを
通過するようにビットマップデータ上を１ビットずつ順
次移動して行くので、ビットマップデータの全てのビッ
トを補整することができる。

【００３２】以下、図１を用いて補整の動作を詳細に説
明する。図１（ａ）に於いては補整対象ドットＤ４とそ
れに隣接するドットＤ５との間、すなわちＷ４にエッジ
があるので、Ｚ線からＷ４と同一方向の差異を有するＺ
１，Ｚ２，Ｚ３のエッジをカウントアップする。この場
合はしきい値３と等しいので、同図（ｂ）のようにＤ４
の右側１／３ドットを加える。

【００３３】図１（ｃ）に於いてはＺ４にエッジがある
ので、Ｗ線からＺ４と同一方向の差異を有するＷ１，Ｗ
２，Ｗ３のエッジをカウントアップする。この場合はし
きい値３と等しいので、同図（ｄ）のようにＤ４の左側
１／３ドットを加える。

【００３４】図２（ａ）に於いてはＺ４にエッジがある
ので、Ｗ線からＺ４と同一方向の差異を有するＷ１，Ｗ
２，Ｗ３のエッジをカウントアップする。この場合はし
きい値３と等しいので、同図（ｂ）のようにＤ４の左側
１／３ドットを削除する。

【００３５】図２（ｃ）に於いてはＷ４にエッジがある
ので、Ｚ線からＷ４と同一方向の差異を有するＺ１，Ｚ
２，Ｚ３のエッジをカウントアップする。この場合はし
きい値３と等しいので、同図（ｄ）のようにＤ４の右側
１／３ドットを削除する。

【００３６】図３（ａ）に於いてはＺ４にエッジがある
ので、Ｗ線からＺ４と同一方向の差異を有するＷ１，Ｗ
２，Ｗ３のエッジをカウントアップする。しかしこの場
合はしきい値３より小さいので、同図（ｂ）のようにＤ
４ドットは補整されないまま出力される。

【００３７】以下、ウィンドウを順次移動して行くこと
により、各エッジを補整していく。次に水平エッジの補
整について説明する。補整対象ドットは垂直エッジの補
整の場合と同じくＤ４ドットであり、補整するかしない
かの判断方法も垂直エッジの場合と同じである。又、バ
イナリー”１”のドットを補整する場合には１／３ドッ
ト削除すべき旨の信号が出力され、バイナリー”０”の
ドットを補整する場合には１／３ドット付加する旨の信
号が出力されることも垂直エッジの補整の場合と同じで
あるが、レーザ光は水平移動は容易であっても垂直方向
に移動してドットを付加したり削除したりすることは困
難であるため、レーザ光の照射時間を短くすることによ
り小さいドットを作って補整対象ドットと変換し、視覚
的に曖昧な像で輪郭をぼかして補整する。

【００３８】すなわち、図３（ｃ）に於いてはＸ４にエ
ッジがあるので、Ｙ線からＸ４と同一方向の差異を有す
るＹ５，Ｙ６，Ｙ７のエッジをカウントアップする。こ
の場合はしきい値３と等しいので、図３（ｄ）に示すよ
うにＤ４ドットをレーザ光の照射時間を短くして作った
小さいドットと置換する。

【００３９】図４（ａ）に於いては、Ｙ４にエッジがあ
るので、Ｘ線からＹ４と同一方向の差異を有するＸ１，
Ｘ２，Ｘ３のエッジをカウントアップする。この場合は
しきい値３と等しいので、図４（ｂ）に示すようにＤ４
ドットをレーザ光の照射時間を図３（ｄ）よりも更に短
くして作った微小ドットと置換する。

【００４０】尚、しきい値より小さい場合にＤ４を補整
しないのは垂直エッジの補整の場合と同様である。又、
以下ウィンドウを順次移動して行くことにより、各エッ
ジを補整していく。

【００４１】図５に於いて、メモリコントロール回路１
０１、メモリ回路１０２、ウィンドウ回路１０３は従来
例と同じである。１０４及び１０５はウィンドウ中央の
ドットとその上下左右に隣接するドット間でのエッジの
有無を判断するエッジ検出回路と他の隣接ドット間で同
じエッジの有無を検索するエッジ選択回路とで構成され
た左右及び上下検出回路である。ここではエッジの検索
をサンプルウィンドウ内の所定位置の１ドットの画像デ
ータの属性と、このドットの上下左右のドットのデータ
の属性とが異なった場合（例えば、所定位置の１ドット
の画像データが０の時にその上下左右に隣接するドット
の画像データが１である場合、又は所定の位置のドット
の画像データが１であるときにその上下左右に隣接する
ドットの画像データが０である場合）にエッジありと判
断して、エッジがある場合は１を、ない場合は０を出力
する。

【００４２】１０６は、左右エッジ選択手段１０４から
出力された複数のエッジデータを、サンプルウィンドウ
の中央に位置する補整対象のドットＤ４の上下左右のエ
ッジの種類（ドットＤ４に対して、上下左右に隣接する
ドットのデータが０から１であるか、１から０である
か、及びエッジの方向が上方向であるか、下方向である
か、右方向であるか、左方向であるか）によって分類す
るとともに、論理演算を施して複数の補整用のデータを
発生し出力する左側エッジ加算回路であって、右側エッ
ジ加算回路１０７、上側エッジ加算回路１０８、下側エ
ッジ加算回路１０９も同様である。１１０はエッジ加算
回路１０６乃至１０９から出力された複数の補整用デー
タに従って補整対象の画像ドットデータの信号を補整信
号に置換して出力する信号発生回路である。

【００４３】以下、その補整回路の動作を詳細に説明す
る。図６は左右エッジ検出回路１０４内のエッジ検出回
路の回路図で、６０１は２入力ＡＮＤ、６０２はインバ
ータである。

【００４４】左右エッジ検出回路１０４に於いて、Ｄ４
のドットを補整対象ドットとした場合にＤ４と互いに隣
接するドット、すなわちＤ３とＤ４（（Ｄ３，Ｄ４）と
表わす。以下同様。）又は（Ｄ４，Ｄ５）のドットが０
から１及び１から０へとドットの属性が変化するかどう
かを検出し、２入力ＡＮＤ６０１及びインバータ６０２
を介してエッジデータとして出力される。

【００４５】ここで、Ｖ１〜７は図１２に示すサンプル
ウィンドウ中３列目と４列目のＡ行目からＧ行目の各々
に０から１へとドットが並んでいることを示すデータ、
ＮＶ１〜７はサンプルウィンドウ中３列目と４列目のＡ
行目からＧ行目の各々に１から０へとドットが並んでい
ることを示すデータ、ＶＶ１〜７はサンプルウィンドウ
中４列目と５列目のＡ行目からＧ行目の各々に０から１
へとドットが並んでいることを示すデータ、ＮＶＶ１〜
７はサンプルウィンドウ中４列目と５列目のＡ行目から
Ｇ行目の各々に１から０へとドットが並んでいることを
示すデータである。

【００４６】図７は上下エッジ検出回路１０５の回路図
であって、７０１は２入力ＡＮＤ、７０２はインバータ
である。Ｈ１〜７はサンプルウィンドウ中Ｃ行１列目か
らＤ行７列目の方向に０から１へとドットが並んでいる
ことを示すデータ、ＮＨ１〜７はサンプルウィンドウ中
Ｃ行１列目からＤ行７列目の方向に１から０へとドット
が並んでいることを示すデータ、ＨＨ１〜７はサンプル
ウィンドウ中Ｄ行１列目からＥ行７列目の方向に０から
１へとドットが並んでいることを示すデータ、ＮＨＨ１
〜７はサンプルウィンドウ中Ｄ行１列目からＥ行７列目
の方向に１から０へと並んでいるかどうかを示すデータ
である。尚、２入力ＡＮＤ７０１及びインバータ７０２
を介してエッジデータが出力される。

【００４７】図８は左右エッジ検出回路内のエッジ選択
回路の回路図であって、８０１はＡＮＤ−ＯＲ回路によ
って構成され、例えば、左右エッジ検出回路１０４によ
って（Ｄ４，Ｄ５）のデータを４列目から５列目の方向
に走査したときに属性が変化するとしてエッジが検出さ
れた場合、エッジ選択回路では（Ａ３，Ａ４）、（Ｂ
３，Ｂ４）、（Ｃ３，Ｃ４）、（Ｄ３，Ｄ４）、（Ｅ
３，Ｅ４）、（Ｆ３，Ｆ４）、（Ｇ３，Ｇ４）の組み合
せのドットを３列目から４列目の方向に走査して、（Ｄ
４，Ｄ５）と同じ属性の変化をする組み合せをカウント
アップするデータセレクターである。８０２は２入力Ｏ
Ｒであり、補整対象ドットに対して微小ドットの付加／
削除の切り換え信号ＡＤＤ／ＤＥＬを出力する。

【００４８】上下エッジ検出回路１０５では中央ビット
に関するエッジの種類及び位置（上側及び下側）によっ
て左右エッジ検出回路１０４と同様のエッジの選択を行
う他、回路の内容も左右エッジ検出回路１０４と同様で
ある。

【００４９】図９に各加算回路１０６乃至１０９の詳細
回路図を示す。尚、各加算回路１０６乃至１０９の構成
は全て同じである。図９に於いて、９０１乃至９０４は
３入力１ビットフルアダー、９０５は４ビットマグニチ
ュードコンパレーターである。左右エッジ検出回路１０
４のエッジ選択回路より入力されたエッジデータの数を
１ビットフルアダー９０１乃至９０４により３ビットバ
イナリーコードに変換し、４ビットマグニチュードコン
パレーター９０５によりＤＩＰ−ＳＷ９０６で設定され
た値と比較し、設定値より大きければ補整出力ＯＵＴを
出力する。

【００５０】図１０は信号発生回路１１０の回路図であ
り、１００１は２入力ＡＮＤ、１００２は２入力ＯＲ、
１００３は６入力ＮＡＮＤ、１００４は３入力ＯＲ、１
００５は４入力ＯＲ、１００６は５入力ＯＲ、１００７
はインバーター、１００８は８ビットパラレルロードシ
リアル出力シフトレジスタ（以下、８ビットシフトレジ
スタと記す）である。加算回路１０６から出力された補
整信号は１００１乃至１００６のＡＮＤ及びＯＲで論理
演算され、図１１に示すようにサンプルウィンドウの中
央ビットＤ４に対応するデータを補整し、８ビットシフ
トレジスター１００８から出力する。

【００５１】ここで、Ｒ１はＤ４ドットの右側に１／３
ドット付加する信号が伝達される信号線であり、以下、
Ｒ２はＤ４ドットの左側を１／３ドット削除する信号
を、Ｌ１はＤ４ドットの左側に１／３ドット削除する信
号を、ＵＰ１はＤ４ドットの上側に１／３ドット付加す
る信号を、ＵＰ２はＤ４ドットの上側を１／３ドット削
除する信号を、ＤＮ１はＤ４ドットの下側に１／３ドッ
ト付加する信号を、ＤＮ２はＤ４ドットの下側を１／３
ドット削除する信号をそれぞれ伝達する信号線である。
又、ＰＳ信号によりＤ０乃至Ｄ７のレベルが８ビットシ
フトレジスタ１００８にロードされ、クロック信号ＣＫ
ＩＮがインバータ１００７を介して８ビットシフトレジ
スタ１００８に入力されることにより、補整信号を出力
する。

【００５２】次に各補整信号に対する各補整データを図
１１に示す。図１１に於いて、ＯＷ１は補整信号が全て
０且つ中心ビットが１である場合、つまり全く補整しな
い場合の出力信号を示す。ＯＷ２はＬ１に対応する出
力、ＯＷ３はＬ２に対応する出力、ＯＷ４はＲ１に対応
する出力、ＯＷ５はＲ２に対応する出力、ＯＷ６はＵＰ
１及びＤＮ１に対応する出力、ＯＷ７はＵＰ２及びＤＮ
２に対応する出力を示し、複数の補整信号が同時に出力
された場合は、それぞれに対応した出力の論理ＯＲをと
って出力する。

【００５３】

【発明の効果】本発明は、中央画像ドット及び周辺画像
ドットをサンプリングするサンプルウィンドウと、中央
画像ドットに隣合う画像ドットとの間のエッジの状態と
同じ状態のエッジをサンプルウィンドウ内の画像ドット
より検出するエッジ検出手段と、エッジ検出手段より出
力されたエッジデータに論理演算を施し補整データを出
力する論理演算手段を備えることにより、ドット自体の
パターンを比較することなく、各ドット間のエッジに着
目し、各エッジの有無のデータを加算することにより補
整の種類と有無を決定するため、存在し得る全てのビッ
トマップデータに対して別々にテンプレートパターンを
用意しておく必要がなく、サンプルパターンをテンプレ
ートパターンと比較するマッチングネットワーク手段の
比較回路が不要となるためハード構成が簡単になり、コ
ストダウンを図ることができるとともに、どんなパター
ンに対しても補整の有無の判断及び補整の種類が選択で
きるため、品質の高い印字を行うことができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の一実施例に係る補整回路に設
けたウィンドウによる補整の詳細説明図 （ｂ）は同補整回路に設けたウィンドウによる補整の詳
細説明図 （ｃ）は同補整回路に設けたウィンドウによる補整の詳
細説明図 （ｄ）は同補整回路に設けたウィンドウによる補整の詳
細説明図

【図２】（ａ）は本発明の一実施例に係る補整回路に設
けたウィンドウによる補整の詳細説明図 （ｂ）は同補整回路に設けたウィンドウによる補整の詳
細説明図 （ｃ）は同補整回路に設けたウィンドウによる補整の詳
細説明図 （ｄ）は同補整回路に設けたウィンドウによる補整の詳
細説明図

【図３】（ａ）は本発明の一実施例に係る補整回路に設
けたウィンドウによる補整の詳細説明図 （ｂ）は同補整回路に設けたウィンドウによる補整の詳
細説明図 （ｃ）は同補整回路に設けたウィンドウによる補整の詳
細説明図 （ｄ）は同補整回路に設けたウィンドウによる補整の詳
細説明図

【図４】（ａ）は本発明の一実施例に係る補整回路に設
けたウィンドウによる補整の詳細説明図 （ｂ）は同補整回路に設けたウィンドウによる補整の詳
細説明図

【図５】 同レーザプリンタの画像出力部ブロック図

【図６】 同垂直エッジ検出回路の回路図

【図７】 同水平エッジ検出回路の回路図

【図８】 同垂直エッジ選検出回路の回路図

【図９】 同加算回路の回路図

【図１０】 同信号発生回路の回路図

【図１１】 同補整回路のタイムチャート

【図１２】 同サンプルウィンドウの構成図

【図１３】（ａ）は従来の画像形成装置に於ける画像補
整方法の詳細説明図 （ｂ）は従来の画像形成装置に於ける画像補整方法の詳
細説明図

【図１４】 従来の画像形成装置の内部構成断面図

【図１５】 同画像形成装置の内部斜視図

【図１６】 同コントローラ部の回路ブロック図

【図１７】 同補整回路の回路ブロック図

【図１８】 同メモリコントロール回路の回路図

【図１９】 同メモリ回路の回路図

【図２０】 同ウィンドウ回路の回路図

【図２１】 同比較回路の回路図

【図２２】 同画像形成装置の補整ビデオ信号のタイム
チャート

【符号の説明】

１０１ 一時記憶手段 １０２ エッジ検出手段 １０３ エッジ選択手段 １０４ 論理演算手段 １０５ 信号発生手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/66 ４０５ 8420−5Ｌ 15/68 9191−5Ｌ Ｈ０４Ｎ 1/23 １０３ Ｚ 9186−5Ｃ (72)発明者 梶原 忠之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 楢崎 雅信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 直交マトリクスのドットにより構成され
   た画面枠の一部をウィンドウとして設定し、その設定位
   置を前記画面枠内で移動させることが可能なウィンドウ
   設定手段と、 前記ウィンドウ設定手段により設定されたウィンドウ内
   の所定のドットと前記所定のドットに隣接するドットと
   の画像データの差異及びその差異の方向とを検出するエ
   ッジ検出手段と、 前記ウィンドウ内で、前記所定のドット以外の互いに隣
   接するドット間の画像データの差異を検出し、前記エッ
   ジ検出手段が検出した画像データの差異と同じ方向の差
   異を持つエッジを有する場合にそれをカウントアップす
   る演算手段と、 前記演算手段により得られた値に応じて、前記所定のド
   ットの大きさを変化させる信号を発生する信号発生手段
   とを備えたことを特徴とする画像形成装置。