JPH05259850A - 信号切換装置 - Google Patents
信号切換装置Info
- Publication number
- JPH05259850A JPH05259850A JP8651492A JP8651492A JPH05259850A JP H05259850 A JPH05259850 A JP H05259850A JP 8651492 A JP8651492 A JP 8651492A JP 8651492 A JP8651492 A JP 8651492A JP H05259850 A JPH05259850 A JP H05259850A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- return
- signals
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 信号リターン切換回路数を少なくし、切換回
路を汎用設計とする。 【構成】 信号源９〜１２から出力される信号のうちの
１つだけを選択して出力端子１，２に出力するために、
記憶素子８にあらかじめ信号ホットＳ１，Ｓ２のときは
信号リターンＲ１を、Ｓ５，Ｓ６の場合はＲ３を、Ｓ
７，Ｓ８の場合はＲ４を選択するように信号切換回路６
および信号リターン切換回路７の切換情報を記憶させて
おく。この状態でアドレス信号入力端子３〜５にアドレ
ス信号を入力し、たとえば、Ｓ１信号を信号切換回路６
で選択し出力端子１にＳ１信号を出力させれば、出力端
子２には信号切換回路７によりＲ１のリターン信号が選
択されて出力されることになる。そのため、信号源と出
力端子は誤差のない同一信号が出力されかつ記憶素子を
使用しアドレスを制御しているため回路が汎用となる。
路を汎用設計とする。 【構成】 信号源９〜１２から出力される信号のうちの
１つだけを選択して出力端子１，２に出力するために、
記憶素子８にあらかじめ信号ホットＳ１，Ｓ２のときは
信号リターンＲ１を、Ｓ５，Ｓ６の場合はＲ３を、Ｓ
７，Ｓ８の場合はＲ４を選択するように信号切換回路６
および信号リターン切換回路７の切換情報を記憶させて
おく。この状態でアドレス信号入力端子３〜５にアドレ
ス信号を入力し、たとえば、Ｓ１信号を信号切換回路６
で選択し出力端子１にＳ１信号を出力させれば、出力端
子２には信号切換回路７によりＲ１のリターン信号が選
択されて出力されることになる。そのため、信号源と出
力端子は誤差のない同一信号が出力されかつ記憶素子を
使用しアドレスを制御しているため回路が汎用となる。
Description
【０００１】
【産業上の利用分野】本発明は、電気信号の切換装置に
関し、特に、回路数を少なくし、そして精度良く信号を
受信したい場合に有用な信号切換装置に関する。
関し、特に、回路数を少なくし、そして精度良く信号を
受信したい場合に有用な信号切換装置に関する。
【０００２】
【従来の技術】従来、２以上の信号およびその信号リタ
ーンを選択する信号切換装置は、共有しても誤差を生じ
ない信号リターンラインのアドレス内容を記憶している
ＲＯＭ（リードオンリーメモリ）と、信号切換回路とを
有している。信号ラインの選択はＲＯＭを経由せず、直
接アドレス信号が信号ライン用の信号切換回路へ入力さ
れて行なわれ、信号リターンラインの選択はアドレス信
号がＲＯＭを経由して信号リターンライン用の信号切換
回路に入力されて行なわれていた。
ーンを選択する信号切換装置は、共有しても誤差を生じ
ない信号リターンラインのアドレス内容を記憶している
ＲＯＭ（リードオンリーメモリ）と、信号切換回路とを
有している。信号ラインの選択はＲＯＭを経由せず、直
接アドレス信号が信号ライン用の信号切換回路へ入力さ
れて行なわれ、信号リターンラインの選択はアドレス信
号がＲＯＭを経由して信号リターンライン用の信号切換
回路に入力されて行なわれていた。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の信号切換装置にあっては、信号リターンを共有して
も信号リターンと信号ラインとの間の信号発生電圧に誤
差を生ずることのない場合に、信号数と同じだけの信号
リターン切換ＯＮ／ＯＦＦ回路はＲＯＭの制御により必
要なかったが、信号切換回路が汎用的に使用できずに要
求毎に設計変更が必要であった。
来の信号切換装置にあっては、信号リターンを共有して
も信号リターンと信号ラインとの間の信号発生電圧に誤
差を生ずることのない場合に、信号数と同じだけの信号
リターン切換ＯＮ／ＯＦＦ回路はＲＯＭの制御により必
要なかったが、信号切換回路が汎用的に使用できずに要
求毎に設計変更が必要であった。
【０００４】本発明は、上記の問題点にかんがみてなさ
れたもので、多信号の中から１つの信号を選択する場
合、信号リターンを共用しても信号リターンと信号ライ
ンとの間に誤差を生じない信号について信号リターン切
換回路数を少なくできるようにした信号切換装置の提供
を目的とする。
れたもので、多信号の中から１つの信号を選択する場
合、信号リターンを共用しても信号リターンと信号ライ
ンとの間に誤差を生じない信号について信号リターン切
換回路数を少なくできるようにした信号切換装置の提供
を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明の信号切換装置は、多数の信号源から送出される
２つ以上の信号およびその信号リターンの中から１つの
信号およびその信号リターンを選択的に切り換えて出力
する信号切換装置において、各信号に対応する信号リタ
ーンがどれであるかの切換情報を記憶する切換情報記憶
部と、１つの信号を選択する信号切換回路と、切換情報
記憶部の切換情報に基づいて信号切換回路が選択した信
号に対応する信号リターンを選択する信号リターン切換
回路とを備えた構成としてある。
本発明の信号切換装置は、多数の信号源から送出される
２つ以上の信号およびその信号リターンの中から１つの
信号およびその信号リターンを選択的に切り換えて出力
する信号切換装置において、各信号に対応する信号リタ
ーンがどれであるかの切換情報を記憶する切換情報記憶
部と、１つの信号を選択する信号切換回路と、切換情報
記憶部の切換情報に基づいて信号切換回路が選択した信
号に対応する信号リターンを選択する信号リターン切換
回路とを備えた構成としてある。
【０００６】そして、必要に応じ、上記切換情報記憶部
は、信号リターンラインを共有しても信号ラインの信号
発生電圧に誤差が生じない信号の信号ラインアドレス情
報および信号リターンラインアドレス情報を記憶する記
憶素子で構成してある。
は、信号リターンラインを共有しても信号ラインの信号
発生電圧に誤差が生じない信号の信号ラインアドレス情
報および信号リターンラインアドレス情報を記憶する記
憶素子で構成してある。
【０００７】
【作用】上記構成からなる信号切換装置によれば、２つ
以上の信号およびその信号リターンを多チャンネルマル
チプレクサ回路で選択する場合、切換情報記憶部内に信
号ライン切換信号と信号リターンライン切換信号との両
方の情報が記憶され、信号切換回路および信号リターン
切換回路によって信号ラインと信号リターンラインとが
独立に選択され、信号ラインと信号リターンラインが切
り換えられる。
以上の信号およびその信号リターンを多チャンネルマル
チプレクサ回路で選択する場合、切換情報記憶部内に信
号ライン切換信号と信号リターンライン切換信号との両
方の情報が記憶され、信号切換回路および信号リターン
切換回路によって信号ラインと信号リターンラインとが
独立に選択され、信号ラインと信号リターンラインが切
り換えられる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は本発明の実施例に係る信号切換装置
を示す図である。
て説明する。図１は本発明の実施例に係る信号切換装置
を示す図である。
【０００９】図において、１は信号ライン出力端子であ
り、２は信号リターン出力端子である。９，１０，１
１，１２は２つ以上の信号およびその信号リターンを送
出する信号発生源である。信号源において、Ｓ１〜Ｓ８
は信号ホットであり、Ｒ１〜Ｒ４は信号リターンであ
る。３，４，５はアドレス信号入力端子である。
り、２は信号リターン出力端子である。９，１０，１
１，１２は２つ以上の信号およびその信号リターンを送
出する信号発生源である。信号源において、Ｓ１〜Ｓ８
は信号ホットであり、Ｒ１〜Ｒ４は信号リターンであ
る。３，４，５はアドレス信号入力端子である。
【００１０】６，７はＯＮ／ＯＦＦ回路を含む信号切換
回路および信号リターン切換回路である。信号切換回路
６は、切換情報に基づいて信号ホットＳ１〜Ｓ８の信号
から１つの信号を選択し、信号ホット出力端子１に接続
する信号ラインを形成するものである。また、信号リタ
ーン切換回路７は、切換情報に基づいて信号切換回路６
が選択した信号に対応する信号リターンＲ１〜Ｒ４を選
択し、信号リターン出力端子２に接続する信号リターン
ラインを形成するものである。
回路および信号リターン切換回路である。信号切換回路
６は、切換情報に基づいて信号ホットＳ１〜Ｓ８の信号
から１つの信号を選択し、信号ホット出力端子１に接続
する信号ラインを形成するものである。また、信号リタ
ーン切換回路７は、切換情報に基づいて信号切換回路６
が選択した信号に対応する信号リターンＲ１〜Ｒ４を選
択し、信号リターン出力端子２に接続する信号リターン
ラインを形成するものである。
【００１１】８は各信号Ｓ１〜Ｓ８に対応する信号リタ
ーンＲ１〜Ｒ４がどれであるかの前記切換情報を記憶す
る切換情報記憶部としてのＲＡＭ（ランダムアクセスメ
モリ）である。１３はＲＡＭ８への書き込み制御回路で
あり、１４はＲＡＭ内に書き込むデータの入力である。
ーンＲ１〜Ｒ４がどれであるかの前記切換情報を記憶す
る切換情報記憶部としてのＲＡＭ（ランダムアクセスメ
モリ）である。１３はＲＡＭ８への書き込み制御回路で
あり、１４はＲＡＭ内に書き込むデータの入力である。
【００１２】したがって、この実施例に係る信号切換装
置によれば、信号源９〜１２から出力される信号のうち
の１つだけを選択して、出力端子１，２に出力するため
に、ＲＡＭ８内にあらかじめ信号ホットＳ１，Ｓ２のと
きは信号リターンＲ１を、Ｓ３，Ｓ４の場合はＲ２を、
Ｓ５，Ｓ６の場合はＲ３を、Ｓ７，Ｓ８の場合はＲ４を
選択するように信号切換回路６，７の切換情報を１４お
よび１３経由で記憶させておく。
置によれば、信号源９〜１２から出力される信号のうち
の１つだけを選択して、出力端子１，２に出力するため
に、ＲＡＭ８内にあらかじめ信号ホットＳ１，Ｓ２のと
きは信号リターンＲ１を、Ｓ３，Ｓ４の場合はＲ２を、
Ｓ５，Ｓ６の場合はＲ３を、Ｓ７，Ｓ８の場合はＲ４を
選択するように信号切換回路６，７の切換情報を１４お
よび１３経由で記憶させておく。
【００１３】この状態で、アドレス記号入力端子３〜５
にアドレス信号を入力し、たとえば、Ｓ１信号を信号切
換回路６で選択し出力端子１にＳ１信号を出力させた場
合は、出力端子２には、信号切換回路７によりＲ１のリ
ターン信号が選択されて出力されることになる。つま
り、信号リターンＲ１を基準にして発生した電圧信号で
ある信号ホットＳ１と信号リターンＲ１が出力端子１，
２に出力されるので、出力端子１と出力端子２との間の
電圧差は、信号源９のＳ１とＲ１間の電圧差と同一とな
り、誤差がないものとなる。
にアドレス信号を入力し、たとえば、Ｓ１信号を信号切
換回路６で選択し出力端子１にＳ１信号を出力させた場
合は、出力端子２には、信号切換回路７によりＲ１のリ
ターン信号が選択されて出力されることになる。つま
り、信号リターンＲ１を基準にして発生した電圧信号で
ある信号ホットＳ１と信号リターンＲ１が出力端子１，
２に出力されるので、出力端子１と出力端子２との間の
電圧差は、信号源９のＳ１とＲ１間の電圧差と同一とな
り、誤差がないものとなる。
【００１４】
【発明の効果】以上説明したように本発明の信号切換装
置によれば、信号ラインおよび信号リターンラインを切
換情報記憶部内の切換情報により選択するので、信号ホ
ットがＮ本あり、共有できない信号リターンがＭ本であ
るとすると、（Ｎ−Ｍ）本分の信号リターンラインの切
換回路を省略することができるという利点がある。
置によれば、信号ラインおよび信号リターンラインを切
換情報記憶部内の切換情報により選択するので、信号ホ
ットがＮ本あり、共有できない信号リターンがＭ本であ
るとすると、（Ｎ−Ｍ）本分の信号リターンラインの切
換回路を省略することができるという利点がある。
【００１５】また、アドレス情報を記憶する記憶素子を
用いれば、アドレス入力端子に設定したアドレス信号と
は無関係に信号切換回路用のアドレスを記憶素子に設定
でき、設計変更なしに信号切換回路が共通的に使用でき
るという利点がある。
用いれば、アドレス入力端子に設定したアドレス信号と
は無関係に信号切換回路用のアドレスを記憶素子に設定
でき、設計変更なしに信号切換回路が共通的に使用でき
るという利点がある。
【図１】本発明の一実施例に係る信号切換装置を示すブ
ロック図である。
ロック図である。
１ 信号ホット出力端子 ２ 信号リターン出力端子 ３，４，５ アドレス入力端子 ６，７ 信号切換回路 ８ ＲＡＭ ９，１０，１１，１２ 信号源 Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８ 信
号ホット Ｒ１，Ｒ２，Ｒ３，Ｒ４ 信号リターン １３ ＲＡＭへのデータ書込み制御回路 １４ ＲＡＭへのデータ入力
号ホット Ｒ１，Ｒ２，Ｒ３，Ｒ４ 信号リターン １３ ＲＡＭへのデータ書込み制御回路 １４ ＲＡＭへのデータ入力
Claims (2)
- 【請求項１】 多数の信号源から送出される２つ以上の
信号およびその信号リターンの中から１つの信号および
その信号リターンを選択的に切り換えて出力する信号切
換装置において、各信号に対応する信号リターンがどれ
であるかの切換情報を記憶する切換情報記憶部と、１つ
の信号を選択する信号切換回路と、切換情報記憶部の切
換情報に基づいて信号切換回路が選択した信号に対応す
る信号リターンを選択する信号リターン切換回路とを備
えたことを特徴とする信号切換装置。 - 【請求項２】 上記切換情報記憶部は、信号リターンラ
インを共有しても信号ラインの信号発生電圧に誤差が生
じない信号の信号ラインアドレス情報および信号リター
ンラインアドレス情報を記憶する記憶素子で構成したこ
とを特徴とする請求項１記載の信号切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8651492A JPH05259850A (ja) | 1992-03-10 | 1992-03-10 | 信号切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8651492A JPH05259850A (ja) | 1992-03-10 | 1992-03-10 | 信号切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259850A true JPH05259850A (ja) | 1993-10-08 |
Family
ID=13889099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8651492A Pending JPH05259850A (ja) | 1992-03-10 | 1992-03-10 | 信号切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950026111A (ko) * | 1994-02-04 | 1995-09-18 | 사카모토 히데오 | 마이크로 프로세서의 조건 변경 스위치 |
-
1992
- 1992-03-10 JP JP8651492A patent/JPH05259850A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950026111A (ko) * | 1994-02-04 | 1995-09-18 | 사카모토 히데오 | 마이크로 프로세서의 조건 변경 스위치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004854B1 (ko) | 반도체 메모리 장치 | |
| KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
| KR900015169A (ko) | 불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치 | |
| JPH05259850A (ja) | 信号切換装置 | |
| KR870003505A (ko) | 반도체 기억장치 | |
| KR100360265B1 (ko) | 듀얼포트 램의 제어회로 | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| JP3110192B2 (ja) | プログラマブル・リード・オンリ・メモリ | |
| KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
| JP2547256B2 (ja) | Ｄｍａ装置 | |
| JPH02185795A (ja) | 記憶装置 | |
| KR950023180A (ko) | 전전자 교환기의 공간분할 스위치 장치 | |
| KR950022333A (ko) | 메모리를 이용한 길쌈 디인터리버 | |
| KR20000031255A (ko) | 동기형 메모리 장치의 어드레스 버퍼 및 제어 회로 | |
| JPH06333381A (ja) | ディジタル信号処理装置 | |
| JP2002152165A (ja) | クロスコネクト回路 | |
| JPH01261750A (ja) | 再生可能な記憶回路 | |
| JPH0583780A (ja) | タイムスロツト入れ替え回路方式 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH02295328A (ja) | 回線編集装置の回線閉塞信号パターン発生回路 | |
| JPH0522569A (ja) | 鏡像形成回路 | |
| KR960019298A (ko) | 반도체 소자의 신호 변환장치 | |
| JPH04324191A (ja) | 半導体記憶装置 | |
| JP2000105993A (ja) | レジスタ回路 |