JPH05249493A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリクス型液晶表示装置に組み
込まれる薄膜トランジスタの保護構造を改良し信頼性を
向上させる。 【構成】 液晶表示装置は下部基板１と上部基板とを貼
り合わせ液晶を挟持した構造を有する。下部基板１の表
面にはマトリクス状に配列された画素電極１５とこの画
素電極を駆動する薄膜画素トランジスタ１２とからなる
表示部と、この表示部に接続されており且つ薄膜トラン
ジスタ３，４等で構成された水平駆動回路部及び垂直駆
動回路部とが形成されている。表示部、水平駆動回路部
及び垂直駆動回路部に含まれる薄膜トランジスタ３，
４，１２の上部と配線部８の上部のみに窒化シリコン保
護膜１０を設けている。かかる構成により、薄膜トラン
ジスタの電気特性劣化を防止できるとともに金属配線８
の腐蝕断線を防止する事ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置に関し、特に多結晶シリコン等からなる
薄膜トランジスタを基板上に集積形成して表示部及び周
辺回路部を一体的に構成したモノリシック型の液晶表示
装置に関する。さらに詳しくは、薄膜トランジスタのパ
ッシベーション構造に関する。

【０００２】

【従来の技術】モノリシック型の液晶表示装置では、一
般に薄膜トランジスタは多結晶シリコンから構成されて
おり結晶粒界を含んでいる。この結晶粒界ではトラップ
準位が多い為キャリアの捕獲が起る。この捕獲によって
粒界は帯電しキャリアの伝導を妨げる様な障壁ポテンシ
ャルが形成される。この為多結晶内でのキャリア移動度
は低く十分なオン電流が得られない。又、結晶粒界での
トラップ準位を介してキャリアの発生／再結合が生じる
ので多結晶シリコントランジスタのリーク電流は高い。

【０００３】従来から多結晶シリコントランジスタの電
気特性を改善する為に水素化処理が行なわれている。水
素化処理によって導入された水素原子は結晶粒界に拡散
しダングリングボンドと結合する為、トラップ密度は小
さくなり障壁ポテンシャルが低くなる。この為多結晶シ
リコントランジスタ内でのキャリア移動度が高くなりオ
ン電流を増加できる。又トラップ準位が減少する事によ
りリーク電流を抑制できる。さらには、導入された水素
原子の一部は多結晶シリコンとゲート酸化膜の境界にあ
る界面準位とも結合するので、トランジスタの閾値電圧
を低くできる。

【０００４】

【発明が解決しようとする課題】一般に、水素化処理は
窒化シリコンからなるパッシベーション膜を利用して行
なわれる。窒化シリコンは大量の水素を含有しており好
適な水素供給源である。薄膜トランジスタを形成した後
窒化シリコン保護膜を成膜しアニールを行なう事によ
り、水素原子が拡散し多結晶シリコン薄膜中に導入でき
る。従来、水素化処理を行なった後窒化シリコン膜はそ
のままパッシベーションとして残されていた。しかしな
がら、窒化シリコン膜は残留応力が高く薄膜トランジス
タの電気特性例えば閾値電圧の変動をもたらすという欠
点があった。又、窒化シリコン保護膜の表面にポリイミ
ド等の液晶配向膜を直接成膜すると密着性が悪い為配向
膜の均一性が損なわれるという欠点があった。さらに
は、一対の基板を貼り合わせて液晶セルを組み立てる場
合窒化シリコン保護膜が残されていると十分な接着強度
が得られないという欠点があった。

【０００５】かかる欠点を克服する為に、発明者は先に
出願された特願平３−２２６２０６号において水素化処
理を行なった後窒化シリコンパッシベーション膜を全面
的に除去するという対策を提案している。本発明の背景
を明らかにする為に、先願に開示された対策について図
１３及び図１４を参照し簡潔に説明する。図１３はアク
ティブマトリクス型液晶表示装置の画素部を切り取って
示した部分断面図である。表示装置は下部基板１０１と
上部基板１０２を貼り合わせ、間に液晶層１０３を挟持
したパネル構造あるいはセル構造を有している。下部基
板１０１の表面には多結晶シリコン膜１０４がパタニン
グ形成されている。この多結晶シリコン膜１０４を用い
て画素トランジスタ１０５及び蓄積容量１０６が形成さ
れる。これらの画素トランジスタ１０５及び蓄積容量１
０６は二酸化シリコン保護膜１０７あるいはＰＳＧによ
って被覆されている。製造工程中においては、この二酸
化シリコン保護膜１０７あるいはＰＳＧの上に窒化シリ
コン膜が成膜され水素化処理が行なわれる。導入された
水素原子は多結晶シリコン薄膜１０４にまで拡散する。
水素化処理が完了した後窒化シリコン膜は全面的に除去
される。従って、図１３に示す完成品状態では窒化シリ
コン膜は含まれない。二酸化シリコン保護膜１０７ある
いはＰＳＧの上に画素電極１０８を形成した後全面的に
配向膜１０９を堆積する。なお、画素トランジスタ１０
５のドレイン領域はコンタクトホールを介して画素電極
１０８に接続されているとともに、そのソース領域はコ
ンタクトホールを介して金属配線１１０に接続されてい
る。

【０００６】一方図１４は同一の液晶表示装置から特に
周辺回路部分を切り取って示した部分断面図である。図
１３に示す構造と共通の構成要素については共通の参照
番号を付して理解を容易にしている。周辺回路部は例え
ばＮチャネル薄膜トランジスタ１１１及びＰチャネル薄
膜トランジスタ１１２の対からなるＣＭＯＳ構造を含ん
でいる。これらの薄膜トランジスタは同様に多結晶シリ
コン薄膜１０４の上に形成されている。又同様に二酸化
シリコン保護膜１０７あるいはＰＳＧにより被覆されて
いる。製造工程中においては、水素化処理を行なう為に
二酸化シリコン保護膜１０７あるいはＰＳＧの上に窒化
シリコン膜が成膜される。完成品状態では窒化シリコン
膜は全面的に除去される。この例では画素部あるいは表
示部に加えて周辺回路部も液晶セル内に組み込まれてい
る。この為、二酸化シリコン保護膜１０７あるいはＰＳ
Ｇの表面に配向膜１０９が及んでいる。

【０００７】水素化処理用の窒化シリコン膜を全面的に
除去する事により残留応力を軽減できるという利点が得
られる。又、二酸化シリコン保護膜１０７あるいはＰＳ
Ｇの上に配向膜１０９を形成できるので密着性が良くな
るという利点が得られる。さらには、下部基板１０１の
表面は二酸化シリコン保護膜１０７あるいはＰＳＧで被
覆されているので上部基板１０２との接着性が改善でき
るという利点がある。加えて、接着性に何ら問題がない
為、表示部に併せて周辺回路部も液晶セル内に組み込む
事ができ製造工程が簡略化されるとともに信頼性が向上
するという利点もある。

【０００８】しかしながら、窒化シリコン膜を全面的に
除去した為に以下の問題点が発生した。まず第１に、図
１３及び図１４に示す様に水素化処理を施した後加わる
ストレスにより多結晶シリコン薄膜１０４に拡散した水
素原子が再び離脱しトランジスタの電気特性が劣化す
る。このストレスにはフォトレジストのアッシングやコ
ンタクトホールの形成処理等において発生するプラズマ
ダメージが含まれる。あるいは、ＩＴＯ等からなる画素
電極のアニール処理中に発生する熱的なダメージが含ま
れる。

【０００９】又第２の問題点として、図１５に示す様に
アルミニウム等からなる金属配線１１０の腐蝕断線が発
生する。下部基板１０１の上にはゲート電極１１３等が
形成されており層間絶縁膜１１４により被覆されてい
る。その上には金属配線１１０がパタニング形成されて
いる。その上をＰＳＧ１０７等が被覆している。しかし
ながら、ＰＳＧはステップカバレッジが悪く段差部に亀
裂が生じる。この亀裂を介して矢印で示す様にエッチン
グ液が浸入し金属配線１１０を腐蝕して断線故障を招
く。このエッチング液は例えばコンタクトホールの形成
処理やＩＴＯ等からなる画素電極のパタニング処理に用
いられるものである。

【００１０】

【課題を解決するための手段】上述した様な窒化シリコ
ン膜を全面的に除去する事によって生じる弊害に鑑み、
本発明は薄膜トランジスタの保護構造を改良してアクテ
ィブマトリクス型液晶表示装置の信頼性を改善する事を
目的とする。本発明が対象とする液晶表示装置は、マト
リクス状に配列された画素電極とこの画素電極を駆動す
る薄膜トランジスタとらかなる表示部とこの表示部に接
続されており且つ薄膜トランジスタで構成された周辺回
路例えば水平駆動回路部及び垂直駆動回路部とが形成さ
れた下部基板あるいはアクティブマトリクス基板と、対
向電極を有し前記アクティブマトリクス基板に対向配置
された上部基板と、前記アクティブマトリクス基板と上
部基板との間に保持された液晶層とを備えている。かか
る構成を有する液晶表示装置において、表示部、水平駆
動回路部及び垂直駆動回路部に含まれる薄膜トランジス
タの上部と配線部のみに窒化シリコン系保護膜を選択的
に形成するという手段を講じた。

【００１１】

【作用】本発明においては、部分的にではあるが窒化シ
リコン膜を除去しているので残留膜応力を軽減する事が
できる。又、薄膜トランジスタの上部には窒化シリコン
膜が選択的に残されているので後工程でプラズマダメー
ジや熱的ダメージ等のストレスを受けても水素離脱を抑
制する事ができ薄膜トランジスタの特性劣化を防止でき
る。さらに、配線部も選択的に窒化シリコン膜で被覆し
ているのでエッチング液の浸入等に起因する腐蝕断線を
防止する事ができる。

【００１２】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる液晶表示装置に
用いられるアクティブマトリクス基板を示す模式的な断
面図である。図１のＡ部は周辺回路領域の断面構造を示
しており、同じくＢ部は画素領域の断面構造を示してい
る。図１のＡ部に示す様に、下部基板１の表面にはパタ
ニングされた第１多結晶シリコン膜あるいは第１ポリシ
リコン膜２が形成されている。これを用いて薄膜トラン
ジスタが構成される。この例では、周辺回路部例えば水
平駆動回路あるいは垂直駆動回路に含まれるＣＭＯＳ構
造を示している。このＣＭＯＳ構造はＮチャネル薄膜ト
ランジスタ３とＰチャネル薄膜トランジスタ４とからな
る。各トランジスタは三層構造を有するゲート絶縁膜５
の上にゲート電極６を備えている。ゲート電極６はパタ
ニングされた第２ポリシリコン膜からなる。なおゲート
絶縁膜５の三層構造はＳｉＯ₂ ／ＳｉＮ／ＳｉＯ₂ から
なる。これらトランジスタ３，４の表面はＰＳＧ等から
なる層間絶縁膜７により被覆されている。層間絶縁膜７
の上にはアルミニウム等からなる金属配線８がパタニン
グされており層間絶縁膜７に形成されたコンタクトホー
ルを介して各トランジスタのソース領域やドレイン領域
に接続している。金属配線８を被覆する様にＰＳＧ等か
らなるパッシベーション膜９が全面的に被覆されてい
る。さらに、その上に窒化シリコン保護膜１０が設けら
れている。最後にポリイミド等からなる配向膜１１が表
面を覆っている。

【００１３】窒化シリコン保護膜１０は水素化処理に先
立って全面的に成膜される。水素化処理後所定の形状に
従ってパタニングされトランジスタ３，４及び金属配線
８の上部のみに残される。少なくとも、パタニングされ
た第１ポリシリコン膜２を含む様に窒化シリコン保護膜
１０を残す事が好ましい。

【００１４】図１のＢ部はアクティブマトリクス基板の
表示部を示しており、周辺回路部と共通の構成要素には
共通の参照番号を付して理解を容易にしている。下部基
板１の上にはＮチャネル型の画素トランジスタ１２と蓄
積容量１３とが形成されている。層間絶縁膜７の上には
所定の形状にパタニングされた金属配線８が設けられて
いる。金属配線８は画素トランジスタ１２のソース領域
と接続しており信号ラインを構成する。なお蓄積容量１
３の第２ポリシリコン膜１４は画素トランジスタ１２の
ゲート電極６と同一材料である。金属配線８はＰＳＧ等
からなるパッシベーション膜９により被覆されている。
その上にはＩＴＯ等からなる画素電極１５が形成されて
いる。画素電極１５はコンタクトホールを介して画素ト
ランジスタ１２のドレイン領域に接続されている。パッ
シベーション膜９の上には所定の形状にパタニングされ
た窒化シリコン保護膜１０が残されている。この窒化シ
リコン保護膜１０は画素トランジスタ１２を被覆すると
ともに、信号ラインを構成する金属配線８を被覆してい
る。窒化シリコン保護膜１０は水素化処理に先立って全
面的に成膜された後選択的にエッチング除去される。

【００１５】図２は、図１に示すアクティブマトリクス
基板を用いて液晶表示装置を組み立てた例を示す模式的
な斜視図である。図示する液晶パネルあるいは液晶セル
は下部基板１と上部基板１６とをスペーサ１７を介して
互いに貼り合わせた構造を有しており、内部に液晶が充
填されている。下部基板１の表面には、前述した様に表
示部１８と周辺回路部例えば水平駆動回路１９及び垂直
駆動回路２０が形成されている。窒化シリコン保護膜は
表示部１８、水平駆動回路１９、垂直駆動回路２０に含
まれる薄膜トランジスタ及び金属配線のみを被覆してい
るので、下部基板１の周囲はＰＳＧ等からなるパッシベ
ーション膜が露出している。従って、下部基板１と上部
基板１６の接着強度が保たれている。この為、表示部１
８に加えて水平駆動回路１９や垂直駆動回路２０を液晶
セル内に含ませる事ができ製造工程が簡略化できるとと
もに信頼性が向上する。なお図示しないが上部基板１６
の内側表面には対向電極が形成されている。

【００１６】図３は薄膜トランジスタのゲート電圧（Ｖ
ＧＳ）−ドレイン電流（ＩＤＳ）特性を示すグラフであ
る。熱的ダメージが加えられた後の特性を示しており、
実線のカーブが窒化シリコン膜によって局部的に被覆さ
れている場合を示し、点線のカーブが被覆されていない
場合を示している。グラフから明らかな様に、窒化シリ
コン保護膜で被覆した場合には熱的ダメージを受けた後
にもトランジスタ特性は変動していない。これに対し
て、窒化シリコン保護膜で被覆されていない場合にはリ
ーク電流が増大している。熱的ダメージにより水素原子
の離脱が進み第１ポリシリコン膜中のトラップ密度が増
加した為と思われる。なおこのデータはソース／ドレイ
ン間電圧ＶＤＳを１０Ｖに設定しチャネル長が５μｍで
チャネル幅が３μｍの薄膜トランジスタに対して測定し
たものである。

【００１７】図４は同様にプラズマダメージが加えられ
た後のゲート電圧−ドレイン電流特性を表わしている。
実線で示した様に、窒化シリコン保護膜で被覆した場合
には特性変動がないのに対して、被覆されていない場合
には点線で示す様に閾値電圧がシフトしている。プラズ
マダメージにより第１ポリシリコン膜とゲート酸化膜の
境界にある界面準位に結合した水素原子が離脱した為と
思われる。

【００１８】以下の表１はエッチング液の浸入により生
じる金属配線断線の発生確率を示したものである。

【表１】

【００１９】表中、発明品はアルミニウム等の金属配線
を窒化シリコン保護膜で被覆したサンプルを示してお
り、比較品は窒化シリコン保護膜を全面的に除去したサ
ンプルである。なお、データはタイプＡ、タイプＢ及び
タイプＣの３種類のアクティブマトリクス型液晶表示装
置に関し求めたものである。このデータを測定するに当
って、アルミ配線の幅が４μｍに設定されたサンプルを
用い、第２ポリシリコン膜を乗り越える部分での断線を
電気的に検出した。表１から明らかな様に、比較品では
断線が多発するのに対して発明品では断線故障が皆無で
ある。

【００２０】最後に図５ないし図１２を参照して本発明
にかかるアクティブマトリクス基板の製造方法を説明す
る。以下の製造方法は表示部に関するものであるが周辺
回路部についても全く同一の製造プロセスにより加工さ
れる。まず、図５のプロセスフローチャートを参照して
第１ポリシリコン膜形成工程を説明する。最初に石英ガ
ラス等からなる下部基板５１を用意する。次に、ＬＰＣ
ＶＤ法を用いて第１ポリシリコン膜５２を膜厚８００オ
ングストロームで堆積する。続いてＳｉ⁺ イオンを注入
する。このイオン注入は３０keV の加速エネルギーでド
ーズ量を１×１０¹⁵／cm² に設定して行なった。さら
に、加速エネルギーを５０keV に上げ１×１０¹⁵／cm²
のドーズ量でイオン注入を続けた。この後６２０℃でア
ニールを行ないポリシリコン膜５２内における固相成長
を促進させた。最後に、第１ポリシリコン膜をパタニン
グしトランジスタ活性領域５３及び容量領域５４を形成
した。

【００２１】次に、図６を参照してゲート絶縁膜の形成
工程を説明する。活性領域５３及び容量領域５４の第１
ポリシリコン膜を熱酸化処理し５００オングストローム
の膜厚を有する二酸化シリコン膜５５を成膜した。続い
て、活性領域５３をフォトレジスト５６でマスクすると
ともにＡｓ⁺ イオンを注入し容量領域５４のみを選択的
に低抵抗化した。この時のイオン注入は３０keV の加速
エネルギーでドーズ量を５×１０¹⁴／cm² に設定した。
最後に、熱酸化膜５５の表面に対してＬＰＣＶＤ法を用
い３００オングストロームの厚みでＳｉＮゲート絶縁膜
５７を薄く成膜した。この様にして積層型のゲート絶縁
膜が得られる。

【００２２】次に図７を参照して第２ポリシリコン膜の
形成工程を説明する。まず下部基板５１の全面に対して
ＬＰＣＶＤ法により３５００オングストロームの膜厚で
第２ポリシリコン膜５８を堆積する。この上に重ねてＰ
ＳＧ膜（図示せず）を堆積し１０００℃でアニールを行
なって燐を拡散させ第２ポリシリコン膜５８の低抵抗化
を図る。この後ＰＳＧ膜は除去される。続いて第２ポリ
シリコン膜のパタニングを行ない活性領域５３の上には
ゲート絶縁膜５９を介してゲート電極６０を形成すると
ともに、容量領域５４の上には誘電体膜６１を介して蓄
積容量電極６２を形成する。なおゲート絶縁膜５９と誘
電体膜６１は同一組成を有しており、前述した酸化膜５
５と窒化膜５７の積層構造からなる。第２ポリシリコン
膜のパタニングはＣＦ₄ ／Ｏ₂ ＝９５／５の混合ガスを
用いプラズマエッチングにより行なった。

【００２３】次に、図８を参照してトランジスタチャネ
ル領域の形成工程を説明する。まず、ゲート電極６０を
マスクにして自己整合的にＡｓ⁺ イオンを注入しＬＤＤ
領域を形成する。このイオン注入は１６０keV の加速エ
ネルギーを用い１×１０¹³／cm² のドーズ量で行なっ
た。次に、ゲート電極６０の表面及び側面に酸化膜６３
を形成した後、Ａｓ⁺ イオンを自己整合的に活性領域５
３に注入してＮチャネル領域を形成した。この時のイオ
ン注入は１４０keV の加速エネルギーを用い２×１０¹⁵
／cm² のドーズ量で行なった。続いてＢ⁺ イオンの注入
を行ない別にＰチャネル領域を形成する。この時のイオ
ン注入は３０keV の加速エネルギーを用い２×１０¹⁵／
cm² のドーズ量で行なった。なお、Ｐチャネル領域を形
成する場合には、先に形成されたＮチャネルトランジス
タ６４及び蓄積容量６５をフォトレジスト６６によりマ
スクして行なう。

【００２４】次に図９を参照して金属配線形成工程を説
明する。まず、石英基板５１の表面に対して層間絶縁膜
６７を全面的に堆積し画素トランジスタ６４及び蓄積容
量６５を被覆する。この層間絶縁膜６７は二層構造を有
しＬＰＣＶＤ法によりＰＳＧを５０００オングストロー
ム堆積し続けてＳｉＯ₂ を１０００オングストロームの
膜厚で堆積する。続いて、層間絶縁膜６７を選択的にエ
ッチングしトランジスタ６４のソース領域に連通する第
１コンタクトホール６８を形成する。このエッチングは
ＨＦ／ＮＨ₄ Ｆの混合溶液を用いてウェットエッチで行
なった。続いて、石英基板５１の表面にＡｌ／Ｓｉ膜を
スパッタリングにより膜厚６０００オングストロームで
成膜し第１コンタクトホール６８を埋める。このＡｌ／
Ｓｉ膜６９は金属アルミニウムに０．５％のシリコンが
添加されたものである。最後にＡｌ／Ｓｉ膜をパタニン
グし金属配線７０を得る。このパタニングはＨ₃ ＰＯ₄
／Ｈ₂ Ｏ＝２／１０の混合溶液を用いたウェットエッチ
ングにより行なった。

【００２５】次に図１０を参照して保護膜形成工程を説
明する。まず、石英基板５１の表面全体にＰＳＧからな
るパッシベーション膜７１をＬＰＣＶＤ法により膜厚４
０００オングストロームで堆積した。続いてＰＳＧパッ
シベーション膜７１の上に重ねて窒化シリコン保護膜７
２を全面的に堆積する。この成膜はＰＣＶＤ法を用い４
０００オングストロームの膜厚に設定した。この状態で
４００℃程度のアニールを行ない、窒化シリコン膜７２
に含有されている水素原子を活性領域５３及び容量領域
５４にまで拡散させ所謂水素化処理を行なった。最後
に、窒化シリコン膜７２をエッチングし不要部分を除去
した。最終的に窒化シリコン膜７２は画素トランジスタ
６４及び金属配線７０を被覆する様に残される。このエ
ッチングはＣＦ₄ ／Ｏ₂ ＝９５／５の混合溶液を用いて
ウェットエッチにより行なった。

【００２６】次に図１１を参照して画素電極の形成工程
を説明する。まずＰＳＧパッシベーション膜７１、層間
絶縁膜６７及びゲート絶縁膜５９を重ねて選択エッチン
グし第２コンタクトホール７３を形成する。このエッチ
ングはＨＦ／ＮＨ₄ Ｆの混合溶液を用いてウェットエッ
チにより行なった。この時、金属配線７０は窒化シリコ
ン保護膜７２により被覆されているのでエッチング液の
腐蝕を受ける事はなかった。この様にして形成された第
２コンタクトホール７３は画素トランジスタ６４のドレ
イン領域に連通する。続いて石英基板５１の表面にＩＴ
Ｏ等からなる透明導電膜７４を膜厚１４００オングスト
ロームで成膜した。この時第２コンタクトホール７３は
導電膜材料で埋められる。最後に、透明導電膜をパタニ
ングし画素電極７５を得る。この時のパタニングはＨＣ
ｌ：Ｈ₂ Ｏ：ＮＯ₃ ＝３００：３００：５０の混合溶液
を用いウェットエッチングにより行なった。

【００２７】最後に図１２を参照してアニール処理工程
を説明する。水素ガスをアルゴンガスで希尺した雰囲気
中において４００℃で３時間加熱処理を施しＩＴＯから
なる画素電極７５の低抵抗化を行なった。この時、窒化
シリコン膜７２から再び水素原子が拡散し水素化処理が
確実なものとなる。この発明では窒化シリコン膜７２が
残されているので一端拡散した水素原子の離脱は抑制さ
れる。最後に基板５１の表面をポリイミドからなる配向
膜７６で全面的に被覆しラビング処理を行なってアクテ
ィブマトリクス基板を完成する。

【００２８】

【発明の効果】以上説明した様に本発明によれば薄膜ト
ランジスタで構成された周辺回路を内蔵するアクティブ
マトリクス型液晶表示装置において、周辺回路を液晶セ
ルの中に配置するとともに窒化シリコン保護膜を薄膜ト
ランジスタの上部と金属配線の上のみに残す構造とし
た。この為多結晶シリコンで作製された薄膜トランジス
タを十分に水素化できるとともに水素原子の離脱を抑制
できるのでトランジスタの特性劣化が防げるという効果
がある。又、金属配線の腐蝕断線を防ぐ事ができるので
トランジスタの長期安定性を確保できるという効果があ
る。又、不要な部分の窒化シリコン保護膜は除去される
為残留応力が軽減できるとともに、露出した下地のＰＳ
Ｇパッシベーション膜を介して上下基板の貼り合わせが
行なえるので液晶セルを組み立てる際十分な接着強度が
保証できるという効果がある。以上により、ビューファ
インダ等に適用される小型のアクティブマトリクス液晶
表示装置の製造歩留りが全体的に向上するという効果が
ある。

【図面の簡単な説明】

【図１】本発明にかかる液晶表示装置に組み込まれるア
クティブマトリクス基板の構造を示す模式的な断面図で
ある。

【図２】本発明にかかる液晶表示装置の全体的な構成を
示す斜視図である。

【図３】アクティブマトリクス基板に形成される薄膜ト
ランジスタの電気特性を示すグラフである。

【図４】同じく薄膜トランジスタの電気特性を示すグラ
フである。

【図５】本発明にかかるアクティブマトリクス基板の製
造工程図である。

【図６】同じくアクティブマトリクス基板の製造工程図
である。

【図７】同じくアクティブマトリクス基板の製造工程図
である。

【図８】同じくアクティブマトリクス基板の製造工程図
である。

【図９】同じくアクティブマトリクス基板の製造工程図
である。

【図１０】同じくアクティブマトリクス基板の製造工程
図である。

【図１１】同じくアクティブマトリクス基板の製造工程
図である。

【図１２】同じくアクティブマトリクス基板の製造工程
図である。

【図１３】先願にかかる液晶表示装置の構造を示す部分
断面図である。

【図１４】同じく先願にかかる液晶表示装置の構造を示
す部分断面図である。

【図１５】先願にかかる液晶表示装置の問題点を説明す
る為の模式図である。

【符号の説明】

１ 下部基板 ２ 第１ポリシリコン膜 ３ Ｎチャネルトランジスタ ４ Ｐチャネルトランジスタ ５ ゲート絶縁膜 ６ ゲート電極 ７ 層間絶縁膜 ８ 金属配線 ９ パッシベーション膜 １０ 窒化シリコン保護膜 １１ 配向膜 １２ 画素トランジスタ １３ 蓄積容量 １４ 第２ポリシリコン膜 １５ 画素電極 １６ 上部基板 １８ 表示部 １９ 水平駆動回路 ２０ 垂直駆動回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配列された画素電極とこ
   の画素電極を駆動する薄膜トランジスタとからなる表示
   部と、この表示部に接続されており且つ薄膜トランジス
   タで構成された水平駆動回路部及び垂直駆動回路部とが
   形成されたアクティブマトリクス基板と、対向電極を有
   し前記アクティブマトリクス基板に対向配置された上部
   基板と、前記アクティブマトリクス基板と上部基板との
   間に保持された液晶層とを備え、前記表示部、水平駆動
   回路部及び垂直駆動回路部に含まれる薄膜トランジスタ
   の上部と配線部のみに窒化シリコン系保護膜を設けた事
   を特徴とする液晶表示装置。