JPH05243731A - 多層薄膜配線基板 - Google Patents
多層薄膜配線基板Info
- Publication number
- JPH05243731A JPH05243731A JP4149392A JP4149392A JPH05243731A JP H05243731 A JPH05243731 A JP H05243731A JP 4149392 A JP4149392 A JP 4149392A JP 4149392 A JP4149392 A JP 4149392A JP H05243731 A JPH05243731 A JP H05243731A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- via hole
- terminals
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層薄膜配線基板において、配線設計時の配
線端子座標の設定を容易にし、ヴィア・ホールを貫通ス
ルー・ホールとして扱う従来の汎用的な多層配線基板の
配線設計ツールを利用できるようにする。 【構成】 ヴィア・ホール１４の上にヴィア・ホール１
４を形成しないルールを守るために、ヴィア・ホール１
４を含む配線端子１３の座標をＸ方向配線層ではＸ方向
配線の障害にならないようにＸ方向に２格子づつずらし
てヴィア・ホール１４が形成され、またＹ方向配線層で
はＹ方向配線の障害にならないようにＹ方向に２格子づ
つずらしてヴィア・ホール１４が形成されている。ただ
し、全てのペア層４１，４２，４３でヴィア・ホール１
４を含む配線端子１３の座標を同一にするため、各グラ
ンド層２１，２７，３３，３９ではヴィア・ホール１４
を含む端子１５の座標を４５°方向に２・２1/2格子づ
つずらしてヴィア・ホール１４が形成されている。
線端子座標の設定を容易にし、ヴィア・ホールを貫通ス
ルー・ホールとして扱う従来の汎用的な多層配線基板の
配線設計ツールを利用できるようにする。 【構成】 ヴィア・ホール１４の上にヴィア・ホール１
４を形成しないルールを守るために、ヴィア・ホール１
４を含む配線端子１３の座標をＸ方向配線層ではＸ方向
配線の障害にならないようにＸ方向に２格子づつずらし
てヴィア・ホール１４が形成され、またＹ方向配線層で
はＹ方向配線の障害にならないようにＹ方向に２格子づ
つずらしてヴィア・ホール１４が形成されている。ただ
し、全てのペア層４１，４２，４３でヴィア・ホール１
４を含む配線端子１３の座標を同一にするため、各グラ
ンド層２１，２７，３３，３９ではヴィア・ホール１４
を含む端子１５の座標を４５°方向に２・２1/2格子づ
つずらしてヴィア・ホール１４が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は絶縁基板上に配線パター
ンが形成されている多層薄膜配線基板に関し、特に配線
格子上に配置された配線パターンと、配線パターンの端
部に配置された配線端子および端子と、配線端子および
端子を層間で接続するヴィア・ホールと、配線端子間の
配線を行う、Ｘ方向とＹ方向の２つの層から構成される
ペア層と、ペア層間の電気的シールドを行うグランド層
を有する多層薄膜配線基板に関する。
ンが形成されている多層薄膜配線基板に関し、特に配線
格子上に配置された配線パターンと、配線パターンの端
部に配置された配線端子および端子と、配線端子および
端子を層間で接続するヴィア・ホールと、配線端子間の
配線を行う、Ｘ方向とＹ方向の２つの層から構成される
ペア層と、ペア層間の電気的シールドを行うグランド層
を有する多層薄膜配線基板に関する。
【０００２】
【従来の技術】図２はこの種の多層薄膜配線基板の従来
例の構造を示すイメージ図である。
例の構造を示すイメージ図である。
【０００３】本従来例の多層薄膜配線基板は、下から順
に、第１グランド層２１、第１絶縁層２２、第１配線層
２３、第２絶縁層２４、第２配線層２５、第３絶縁層２
６、第２グランド層２７、第４絶縁層２８、第３配線層
２９、第５絶縁層３０、第４配線層３１、第６絶縁層３
２、第３グランド層３３、第７絶縁層３４、第５配線層
３５、第８絶縁層３６、第６配線層３７、第９絶縁層３
８、第４グランド層３９で構成されている。ここで、第
１配線層２３と第２配線層２５を第１ペア層４１とし、
第３配線層２９と第４配線層３１を第２ペア層４２と
し、第５配線層３５と第６配線層３７を第３ペア層４３
とする。各々のペア層において、第１配線層２３と第３
配線層２９と第５配線層３５はＸ方向の配線を行う層
（以下“Ｘ方向配線層”と略す）であり、第２配線層２
５と第４配線層３１と第６配線層３７はＹ方向の配線を
行う層（以下“Ｙ方向配線層”と略す）である。
に、第１グランド層２１、第１絶縁層２２、第１配線層
２３、第２絶縁層２４、第２配線層２５、第３絶縁層２
６、第２グランド層２７、第４絶縁層２８、第３配線層
２９、第５絶縁層３０、第４配線層３１、第６絶縁層３
２、第３グランド層３３、第７絶縁層３４、第５配線層
３５、第８絶縁層３６、第６配線層３７、第９絶縁層３
８、第４グランド層３９で構成されている。ここで、第
１配線層２３と第２配線層２５を第１ペア層４１とし、
第３配線層２９と第４配線層３１を第２ペア層４２と
し、第５配線層３５と第６配線層３７を第３ペア層４３
とする。各々のペア層において、第１配線層２３と第３
配線層２９と第５配線層３５はＸ方向の配線を行う層
（以下“Ｘ方向配線層”と略す）であり、第２配線層２
５と第４配線層３１と第６配線層３７はＹ方向の配線を
行う層（以下“Ｙ方向配線層”と略す）である。
【０００４】第１ペア層４１の上下層（第１グランド層
２１と第２グランド層２７）、第２ペア層４２の上下層
（第２グランド層２７と第３グランド層３３）、第３ペ
ア層４３の上下層（第３グランド層３３と第４グランド
層３９）の各グランド層は、各ペア層間の電気的シール
ドを行うと共に、各配線層の電気的特性の調整もあわせ
て行うために設けられている。
２１と第２グランド層２７）、第２ペア層４２の上下層
（第２グランド層２７と第３グランド層３３）、第３ペ
ア層４３の上下層（第３グランド層３３と第４グランド
層３９）の各グランド層は、各ペア層間の電気的シール
ドを行うと共に、各配線層の電気的特性の調整もあわせ
て行うために設けられている。
【０００５】第１配線層２３、第２配線層２５、第２グ
ランド層２７、第３配線層２９、第４配線層３１、第３
グランド層３３、第５配線層３５、第６配線層３７、第
４グランド層３９の配線格子１１間には配線パターン１
２が配置されている。各配線パターン１２の両端部には
配線端子１３と端子１５が配置されている。第１グラン
ド層２１と第１配線層２３間、第１配線層２３と第２配
線層２５間、第２配線層２５と第２グランド層２７間、
第２グランド層２７と第３配線層２９間、第３配線層２
９と第４配線層３１間、第４配線層３１と第３グランド
層３３間、第３グランド層３３と第５配線層３５間、第
５配線層３５と第６配線層３７間、第６配線層３７と第
４グランド層３９間には、端子１５同志、配線端子１３
同志を接続するヴィア・ホール１４が設けられている。
ランド層２７、第３配線層２９、第４配線層３１、第３
グランド層３３、第５配線層３５、第６配線層３７、第
４グランド層３９の配線格子１１間には配線パターン１
２が配置されている。各配線パターン１２の両端部には
配線端子１３と端子１５が配置されている。第１グラン
ド層２１と第１配線層２３間、第１配線層２３と第２配
線層２５間、第２配線層２５と第２グランド層２７間、
第２グランド層２７と第３配線層２９間、第３配線層２
９と第４配線層３１間、第４配線層３１と第３グランド
層３３間、第３グランド層３３と第５配線層３５間、第
５配線層３５と第６配線層３７間、第６配線層３７と第
４グランド層３９間には、端子１５同志、配線端子１３
同志を接続するヴィア・ホール１４が設けられている。
【０００６】多層薄膜配線基板の構造上ヴィア・ホール
１４の上にヴィア・ホール１４を形成しないルールを守
るために、図２の従来例ではヴィア・ホール１４を含む
配線端子１３の座標をＸ方向またはＹ方向に２格子づつ
ずらしてヴィア・ホール１４が形成されている。このた
め、第１ペア層４１、第２ペア層４２、第３ペア層４３
のヴィア・ホール１４を含む配線端子１３の座標は、Ｘ
方向・Ｙ方向にそれぞれ２格子づつずれている。
１４の上にヴィア・ホール１４を形成しないルールを守
るために、図２の従来例ではヴィア・ホール１４を含む
配線端子１３の座標をＸ方向またはＹ方向に２格子づつ
ずらしてヴィア・ホール１４が形成されている。このた
め、第１ペア層４１、第２ペア層４２、第３ペア層４３
のヴィア・ホール１４を含む配線端子１３の座標は、Ｘ
方向・Ｙ方向にそれぞれ２格子づつずれている。
【０００７】
【発明が解決しようとする課題】この従来の多層薄膜配
線基板では、第１ペア層４１、第２ペア層４２、第３ペ
ア層４３のヴィア・ホール１４を含む配線端子１３の座
標がＸ方向・Ｙ方向にそれぞれ２格子づつずれているた
め、配線設計時の配線端子座標の設定が複雑であり、ヴ
ィア・ホール１４を貫通スルー・ホールとして扱う従来
の汎用的な多層配線基板の配線設計ツールが利用できな
い等の欠点があった。
線基板では、第１ペア層４１、第２ペア層４２、第３ペ
ア層４３のヴィア・ホール１４を含む配線端子１３の座
標がＸ方向・Ｙ方向にそれぞれ２格子づつずれているた
め、配線設計時の配線端子座標の設定が複雑であり、ヴ
ィア・ホール１４を貫通スルー・ホールとして扱う従来
の汎用的な多層配線基板の配線設計ツールが利用できな
い等の欠点があった。
【０００８】本発明の目的は、配線設計時の配線端子座
標の設定が容易で、ヴィア・ホールを貫通スルー・ホー
ルとして扱う従来の汎用的な多層配線基板の配線設計ツ
ールを利用できる、冒頭に述べた種類の多層薄膜配線基
板を提供することである。
標の設定が容易で、ヴィア・ホールを貫通スルー・ホー
ルとして扱う従来の汎用的な多層配線基板の配線設計ツ
ールを利用できる、冒頭に述べた種類の多層薄膜配線基
板を提供することである。
【０００９】
【課題を解決するための手段】本発明の多層薄膜配線基
板は、配線格子上に配置された配線パターンと、配線パ
ターンの端部に配置された配線端子および端子と、配線
端子および端子を層間で接続するヴィア・ホールと、配
線端子間の配線を行うペア層と、ペア層間の電気的シー
ルドを行うグランド層を有する多層薄膜配線基板におい
て、全てのペア層のヴィア・ホールを含む配線端子の座
標が同一であることを特徴とする。
板は、配線格子上に配置された配線パターンと、配線パ
ターンの端部に配置された配線端子および端子と、配線
端子および端子を層間で接続するヴィア・ホールと、配
線端子間の配線を行うペア層と、ペア層間の電気的シー
ルドを行うグランド層を有する多層薄膜配線基板におい
て、全てのペア層のヴィア・ホールを含む配線端子の座
標が同一であることを特徴とする。
【００１０】
【作用】ヴィア・ホールを含む配線端子の座標を全ての
ペア層で同一にすることにより、配線設計時の配線端子
座標の設定が容易であり、ヴィア・ホールを貫通スルー
・ホールとして扱う従来の汎用的な多層配線基板の配線
設計ツールが利用できる。
ペア層で同一にすることにより、配線設計時の配線端子
座標の設定が容易であり、ヴィア・ホールを貫通スルー
・ホールとして扱う従来の汎用的な多層配線基板の配線
設計ツールが利用できる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の一実施例の多層薄膜配線基
板の構造を示すイメージ図である。図１中、図２と同じ
番号は同じものを示す。
板の構造を示すイメージ図である。図１中、図２と同じ
番号は同じものを示す。
【００１３】本実施例でも、図２の従来例と同様に、多
層薄膜配線基板の構造上ヴィア・ホール１４の上にヴィ
ア・ホール１４を形成しないルールを守るために、ヴィ
ア・ホール１４を含む配線端子１３の座標をＸ方向配線
層ではＸ方向配線の障害にならないようにＸ方向に２格
子づつずらして形成し、またＹ方向配線層ではＹ方向配
線の障害にならないようにＹ方向に２格子づつずらして
形成している。ただし、第１ペア層４１、第２ペア層４
２、第３ペア層４３のヴィア・ホール１４を含む配線端
子１３の座標を全てのペア層で同一にするため、第１グ
ランド層２１、第２グランド層２７、第３グランド層３
３、第４グランド層３９ではヴィア・ホール１４を含む
端子１５の座標を４５°方向に２・２1/2格子づつずら
してヴィア・ホール１４が形成されている。
層薄膜配線基板の構造上ヴィア・ホール１４の上にヴィ
ア・ホール１４を形成しないルールを守るために、ヴィ
ア・ホール１４を含む配線端子１３の座標をＸ方向配線
層ではＸ方向配線の障害にならないようにＸ方向に２格
子づつずらして形成し、またＹ方向配線層ではＹ方向配
線の障害にならないようにＹ方向に２格子づつずらして
形成している。ただし、第１ペア層４１、第２ペア層４
２、第３ペア層４３のヴィア・ホール１４を含む配線端
子１３の座標を全てのペア層で同一にするため、第１グ
ランド層２１、第２グランド層２７、第３グランド層３
３、第４グランド層３９ではヴィア・ホール１４を含む
端子１５の座標を４５°方向に２・２1/2格子づつずら
してヴィア・ホール１４が形成されている。
【００１４】
【発明の効果】以上説明したように本発明は、ヴィア・
ホールを含む配線端子の座標を全てのペア層で同一にす
ることにより、配線設計時の配線端子座標の設定が容易
であり、ヴィア・ホールを貫通スルー・ホールとして扱
う従来の汎用的な多層配線基板の配線設計ツールが利用
できるという効果を有する。
ホールを含む配線端子の座標を全てのペア層で同一にす
ることにより、配線設計時の配線端子座標の設定が容易
であり、ヴィア・ホールを貫通スルー・ホールとして扱
う従来の汎用的な多層配線基板の配線設計ツールが利用
できるという効果を有する。
【図１】本発明の一実施例の多層薄膜配線基板の構造を
示すイメージ図である。
示すイメージ図である。
【図２】多層薄膜配線基板の従来例の構造を示すイメー
ジ図である。
ジ図である。
１１ 配線格子 １２ 配線パターン １３ 配線端子 １４ ヴィア・ホール １５ 端子 ２１ 第１グランド層 ２２ 第１絶縁層 ２３ 第１配線層 ２４ 第２絶縁層 ２５ 第２配線層 ２６ 第３絶縁層 ２７ 第２グランド層 ２８ 第４絶縁層 ２９ 第３配線層 ３０ 第５絶縁層 ３１ 第４配線層 ３２ 第６絶縁層 ３３ 第３グランド層 ３４ 第７絶縁層 ３５ 第５配線層 ３６ 第８絶縁層 ３７ 第６配線層 ３８ 第９絶縁層 ３９ 第４グランド層 ４１ 第１ペア層 ４２ 第２ペア層 ４３ 第３ペア層
Claims (1)
- 【請求項１】 配線格子上に配置された配線パターン
と、前記配線パターンの端部に配置された配線端子およ
び端子と、前記配線端子および端子を層間で接続するヴ
ィア・ホールと、前記配線端子間の配線を行う、Ｘ方向
とＹ方向の２つの層から構成されるペア層と、前記ペア
層間の電気的シールドを行うグランド層を有する多層薄
膜配線基板において、全てのペア層のヴィア・ホールを
含む配線端子の座標が同一であることを特徴とする多層
薄膜配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041493A JP2795032B2 (ja) | 1992-02-27 | 1992-02-27 | 多層薄膜配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041493A JP2795032B2 (ja) | 1992-02-27 | 1992-02-27 | 多層薄膜配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243731A true JPH05243731A (ja) | 1993-09-21 |
| JP2795032B2 JP2795032B2 (ja) | 1998-09-10 |
Family
ID=12609883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4041493A Expired - Lifetime JP2795032B2 (ja) | 1992-02-27 | 1992-02-27 | 多層薄膜配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795032B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273782A (en) * | 1991-08-09 | 1993-12-28 | Intermetallics Co., Ltd. | Coated parts with film having powder-skeleton structure, and method for forming coating |
| US6886151B2 (en) | 2001-05-21 | 2005-04-26 | Nec Corporation | Design method for multilayer wiring board |
| WO2017065028A1 (ja) * | 2015-10-15 | 2017-04-20 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327589A (ja) * | 1989-06-26 | 1991-02-05 | Hitachi Ltd | 多層配線方法 |
-
1992
- 1992-02-27 JP JP4041493A patent/JP2795032B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327589A (ja) * | 1989-06-26 | 1991-02-05 | Hitachi Ltd | 多層配線方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273782A (en) * | 1991-08-09 | 1993-12-28 | Intermetallics Co., Ltd. | Coated parts with film having powder-skeleton structure, and method for forming coating |
| US6886151B2 (en) | 2001-05-21 | 2005-04-26 | Nec Corporation | Design method for multilayer wiring board |
| WO2017065028A1 (ja) * | 2015-10-15 | 2017-04-20 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 |
| US10455706B2 (en) | 2015-10-15 | 2019-10-22 | Murata Manufacturing Co., Ltd. | Resin substrate, component mounted resin substrate, and method of manufacturing component mounted resin substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2795032B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545876B1 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| US20120187550A1 (en) | Interconnection structure, apparatus therewith, circuit structure therewith | |
| US7149071B2 (en) | Controlled resistance capacitors | |
| CN110335872A (zh) | 一种阵列基板及其制备方法 | |
| US3771217A (en) | Integrated circuit arrays utilizing discretionary wiring and method of fabricating same | |
| JPH05243731A (ja) | 多層薄膜配線基板 | |
| WO2012041889A1 (en) | Power routing with integrated decoupling capacitance | |
| JPS62189707A (ja) | 積層インダクタ | |
| JPH01173611A (ja) | 積層インダクタの製造方法 | |
| JPS58184783A (ja) | プリント配線板 | |
| JPH0282595A (ja) | 印刷回路基板の形成方法 | |
| JPH0750476A (ja) | 多層印刷配線板 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS62269360A (ja) | 高周波半導体装置 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPS5910767Y2 (ja) | 多層印刷配線構造 | |
| JPS6146050A (ja) | 半導体集積回路装置 | |
| JPH02153590A (ja) | 混成集積回路装置 | |
| JPH0425091A (ja) | 半導体素子ユニット | |
| JP4364401B2 (ja) | コンタクトの合わせズレ量測定パターン | |
| JPS63276297A (ja) | 銅張基板 | |
| JPH04188864A (ja) | 半導体装置 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH03256391A (ja) | 印刷配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |