JPH05243527A - 集積回路用ビット線配置 - Google Patents
集積回路用ビット線配置Info
- Publication number
- JPH05243527A JPH05243527A JP4341181A JP34118192A JPH05243527A JP H05243527 A JPH05243527 A JP H05243527A JP 4341181 A JP4341181 A JP 4341181A JP 34118192 A JP34118192 A JP 34118192A JP H05243527 A JPH05243527 A JP H05243527A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- contact
- bit
- lines
- line arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【目的】 等しい占有場所または減ぜられた占有場所に
おいて、より高い信頼性または少なくとも等しい信頼性
を有するビット線配置を提供する。 【構成】 各ビット線１〜５が下側に位置する導電性領
域への少なくとも１つの接触部１０、２０、３０、４
０、５０を有し、接触部の周囲でのみ接触面１１、２
１、３１、４１、５１として広げられており、隣接する
ビット線の接触部がずらされて少なくとも三重の梯形を
形成して配置されているビット線配置において、２つの
隣接するビット線の間の間隔ｂspが製造許容誤差の範囲
内で等しい大きさである。
おいて、より高い信頼性または少なくとも等しい信頼性
を有するビット線配置を提供する。 【構成】 各ビット線１〜５が下側に位置する導電性領
域への少なくとも１つの接触部１０、２０、３０、４
０、５０を有し、接触部の周囲でのみ接触面１１、２
１、３１、４１、５１として広げられており、隣接する
ビット線の接触部がずらされて少なくとも三重の梯形を
形成して配置されているビット線配置において、２つの
隣接するビット線の間の間隔ｂspが製造許容誤差の範囲
内で等しい大きさである。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路に対するビッ
ト線配置であって、各ビット線が下側に位置する導電性
領域への少なくとも１つの接触部を有し、接触部の周囲
でのみ接触面として広げられており、隣接するビット線
の接触部がずらされて少なくとも三重の梯形を形成して
配置されているビット線配置に関する。
ト線配置であって、各ビット線が下側に位置する導電性
領域への少なくとも１つの接触部を有し、接触部の周囲
でのみ接触面として広げられており、隣接するビット線
の接触部がずらされて少なくとも三重の梯形を形成して
配置されているビット線配置に関する。
【０００２】
【従来の技術】集積回路、特にＤＲＡＭ半導体メモリで
は（メモリ）セルがビット線と接触され、その際にビッ
ト線が一列のセルへのアクセスを可能にする。従って、
セルの所与の配置がこれらの接触を決定する。その際に
各セルが上側に位置するビット線への固有の接触部を有
してもよいし、２つの隣接するセルが接触部を介してビ
ット線に接続されてもよい。相応して同一のビット線の
２つの連続する接触部の間の間隔は１つまたは２つのセ
ル長さである。接触部の周囲には方法技術的な理由から
も電気的理由からも、ビット線を接触面として広げるこ
とが必要である。他方では最小の占有場所が要望され
る。
は（メモリ）セルがビット線と接触され、その際にビッ
ト線が一列のセルへのアクセスを可能にする。従って、
セルの所与の配置がこれらの接触を決定する。その際に
各セルが上側に位置するビット線への固有の接触部を有
してもよいし、２つの隣接するセルが接触部を介してビ
ット線に接続されてもよい。相応して同一のビット線の
２つの連続する接触部の間の間隔は１つまたは２つのセ
ル長さである。接触部の周囲には方法技術的な理由から
も電気的理由からも、ビット線を接触面として広げるこ
とが必要である。他方では最小の占有場所が要望され
る。
【０００３】図１には従来の技術に相応するビット線配
置の概要が示されている。ビット線１、２、３、４、５
は同一のビット線の接触部の間の直線状の接続により定
められている第１の方向に（ビット線５にのみ示されて
いる）セル５２を介して延びており、また接触部１０、
２０、３０、４０、５０を有し、これらを介してそれぞ
れセルの１つまたは２つと接続されている。接触部の周
囲でビット線は接触部（一般に下側に位置する絶縁層の
なかの接触孔を通じて実現されている）に対するビット
線の調節の狂いの際にも十分な電気的接触を保証するた
め、接触面１１、２１、３１、４１、５１として広げら
れている。隣接するビット線またはそれらの縁の間の間
隔は特にプロセス技術上の理由（ビット線の光学技術的
な構造化の際の分解能）から特定の最小値を下廻らな
い。最小間隔は接触面と隣接するビット線縁との間に存
在する（図１参照；接触部はその際に４重の梯形に配置
されている）。このような従来の配置の際には所与の最
小間隔ｂspにおいて、接触面またはその外側のビット線
の幅ｂB を縮小し、またそれによって信頼性を低下させ
ることなしには、占有場所をそれ以上に減ずることはで
きない。
置の概要が示されている。ビット線１、２、３、４、５
は同一のビット線の接触部の間の直線状の接続により定
められている第１の方向に（ビット線５にのみ示されて
いる）セル５２を介して延びており、また接触部１０、
２０、３０、４０、５０を有し、これらを介してそれぞ
れセルの１つまたは２つと接続されている。接触部の周
囲でビット線は接触部（一般に下側に位置する絶縁層の
なかの接触孔を通じて実現されている）に対するビット
線の調節の狂いの際にも十分な電気的接触を保証するた
め、接触面１１、２１、３１、４１、５１として広げら
れている。隣接するビット線またはそれらの縁の間の間
隔は特にプロセス技術上の理由（ビット線の光学技術的
な構造化の際の分解能）から特定の最小値を下廻らな
い。最小間隔は接触面と隣接するビット線縁との間に存
在する（図１参照；接触部はその際に４重の梯形に配置
されている）。このような従来の配置の際には所与の最
小間隔ｂspにおいて、接触面またはその外側のビット線
の幅ｂB を縮小し、またそれによって信頼性を低下させ
ることなしには、占有場所をそれ以上に減ずることはで
きない。
【０００４】
【発明が解決しようとする課題】本発明の課題は、等し
い占有場所または減ぜられた占有場所において、より高
い信頼性または少なくとも等しい信頼性を有するビット
線配置を提供することにある。
い占有場所または減ぜられた占有場所において、より高
い信頼性または少なくとも等しい信頼性を有するビット
線配置を提供することにある。
【０００５】
【課題を解決するための手段】この課題は、２つの隣接
するビット線の縁の間の間隔が（製造許容誤差の範囲内
で）どこでも等しい大きさであること、すなわち最小間
隔ｂspが接触面と隣接するビット線縁との間だけでなく
接触面の外側のビット線縁の間でも生ずることにより解
決される。
するビット線の縁の間の間隔が（製造許容誤差の範囲内
で）どこでも等しい大きさであること、すなわち最小間
隔ｂspが接触面と隣接するビット線縁との間だけでなく
接触面の外側のビット線縁の間でも生ずることにより解
決される。
【０００６】
【作用効果】これにより接触面が拡大され得るし、もし
くは等しい大きさの接触面の際に占有場所の縮小が達成
され得る。接触面の拡大の際には前記の接触孔に対する
ビット線の最大許容される調節の狂いが大きくなるだけ
でなく、接触孔の周りの電流経路も広くなる。接触孔で
は通常はビット線材料の層の厚みがわずかであるので、
広い重なりは、低いビット線抵抗を達成するために有益
である。
くは等しい大きさの接触面の際に占有場所の縮小が達成
され得る。接触面の拡大の際には前記の接触孔に対する
ビット線の最大許容される調節の狂いが大きくなるだけ
でなく、接触孔の周りの電流経路も広くなる。接触孔で
は通常はビット線材料の層の厚みがわずかであるので、
広い重なりは、低いビット線抵抗を達成するために有益
である。
【０００７】
【実施例】以下、図面に示されている２つの実施例によ
り本発明を一層詳細に説明する。すべての図面を通じ
て、等しい部分には等しい符号が付されている。
り本発明を一層詳細に説明する。すべての図面を通じ
て、等しい部分には等しい符号が付されている。
【０００８】図２に示す接触部１０、２０、３０、４
０、５０の幾何学的配置は図１に示されているそれに相
当し、またたとえば下側に位置するセル配置により予め
定められる。同じく接触部は図１中の接触部と同一の大
きさを有する。本発明によれば、隣接するビット線の間
の間隔はどこでも等しく、特に接触面１１、２１、３
１、４１、５１の外側の範囲内でも最小間隔ｂspに等し
い。この実施例ではビット線１ないし５の縁は断片ごと
に、第１の方向に対して平行でなく延びている直線によ
り形成される。その際に正確に２つの異なる傾斜を有す
る直線が生ずる。
０、５０の幾何学的配置は図１に示されているそれに相
当し、またたとえば下側に位置するセル配置により予め
定められる。同じく接触部は図１中の接触部と同一の大
きさを有する。本発明によれば、隣接するビット線の間
の間隔はどこでも等しく、特に接触面１１、２１、３
１、４１、５１の外側の範囲内でも最小間隔ｂspに等し
い。この実施例ではビット線１ないし５の縁は断片ごと
に、第１の方向に対して平行でなく延びている直線によ
り形成される。その際に正確に２つの異なる傾斜を有す
る直線が生ずる。
【０００９】後続の図面の説明をも含めて、以下の説明
のために、図２中に示されているように、第１の方向に
対して平行なｘ軸、第１の方向に対して垂直なｙ軸およ
びビット線３の接触部Ｋ3 の中心点を原点とする座標系
が使用される。さらに下記の記号が定められる。 ｂB ：ビット線軌道、すなわち接触面の外側のビット線
の幅 ｂsp：隣接するビット線の縁の間の間隔 ＲBL：ｙ方向のビット線ラスター ＲST：梯形ラスター＝ｘ方向の隣接するビット線の接触
部のずれ ｎ ：梯形の数、実施例ではｎ＝４ Ｋ1 〜Ｋ5 ：ｎ＋１の図面中に示されている接触部 Ｌi a 〜Ｌi d ：接触部Ｋi ，ｉ＝１，…ｎ＋１の頂点
のために、図２中に示されているように、第１の方向に
対して平行なｘ軸、第１の方向に対して垂直なｙ軸およ
びビット線３の接触部Ｋ3 の中心点を原点とする座標系
が使用される。さらに下記の記号が定められる。 ｂB ：ビット線軌道、すなわち接触面の外側のビット線
の幅 ｂsp：隣接するビット線の縁の間の間隔 ＲBL：ｙ方向のビット線ラスター ＲST：梯形ラスター＝ｘ方向の隣接するビット線の接触
部のずれ ｎ ：梯形の数、実施例ではｎ＝４ Ｋ1 〜Ｋ5 ：ｎ＋１の図面中に示されている接触部 Ｌi a 〜Ｌi d ：接触部Ｋi ，ｉ＝１，…ｎ＋１の頂点
【００１０】図３に示すように、図２のビット線配置の
構成は断片ごとにビット線縁をなす３つの直線ｇ1 、ｇ
2 、ｇ3 により行われる。これらの直線の構成を以下に
ビット線３および接触部Ｋ3 、Ｋ2 を例として説明する
（図２も参照）。 ｇ1 ：−Ｋ3 とビット線３、０のｘ方向に隣接する接触
部との間の接続区間の中心点０が座標０（−２ＲST；
０）を有する。 −Ｋ2 とビット線２、Ｑのｘ方向に隣接する接触部との
間の接続区間の中心点Ｑが座標Ｑ（−ＲST；ＲBL）を有
する。 −Ｑの周りの円ＫQ が半径ｒQ ＝ｂB ＋ｂspを有する。 −円ｋQ における接線が０を通る。この接線は探索され
るビット線断片の軌道軸線（中心線）である。 −ｇ1 は軌道軸線に対する間隔１／２ｂB をおいた平行
線である。 ｇ2 ：−中心点Ｚを有するＬ3 a とＬ2 c との間の接続
区間ｚ。 −ｇ2 はＺから間隔１／２ｂspをおいてｚに垂直であ
る。 ｇ3 ：ｇ3 は＋ｘ方向に４ＲSTだけのｇ1 の並進により
生ずる。
構成は断片ごとにビット線縁をなす３つの直線ｇ1 、ｇ
2 、ｇ3 により行われる。これらの直線の構成を以下に
ビット線３および接触部Ｋ3 、Ｋ2 を例として説明する
（図２も参照）。 ｇ1 ：−Ｋ3 とビット線３、０のｘ方向に隣接する接触
部との間の接続区間の中心点０が座標０（−２ＲST；
０）を有する。 −Ｋ2 とビット線２、Ｑのｘ方向に隣接する接触部との
間の接続区間の中心点Ｑが座標Ｑ（−ＲST；ＲBL）を有
する。 −Ｑの周りの円ＫQ が半径ｒQ ＝ｂB ＋ｂspを有する。 −円ｋQ における接線が０を通る。この接線は探索され
るビット線断片の軌道軸線（中心線）である。 −ｇ1 は軌道軸線に対する間隔１／２ｂB をおいた平行
線である。 ｇ2 ：−中心点Ｚを有するＬ3 a とＬ2 c との間の接続
区間ｚ。 −ｇ2 はＺから間隔１／２ｂspをおいてｚに垂直であ
る。 ｇ3 ：ｇ3 は＋ｘ方向に４ＲSTだけのｇ1 の並進により
生ずる。
【００１１】図面からわかるように、直線は点Ｓ12また
はＳ23で交わり、また相応の断片のなかでビット線の一
方の縁を形成する。他方の縁およびその他のビット線の
縁ならびにそれらの＋ｘおよび−ｘ方向の延長は簡単な
仕方で原点における点鏡影およびこれらの直線からの並
進により得られる。
はＳ23で交わり、また相応の断片のなかでビット線の一
方の縁を形成する。他方の縁およびその他のビット線の
縁ならびにそれらの＋ｘおよび−ｘ方向の延長は簡単な
仕方で原点における点鏡影およびこれらの直線からの並
進により得られる。
【００１２】ｎ重の梯形構成への一般化は簡単に可能で
ある。たとえば中心点０の座標は（−ｎＲST／２；０）
である。ｎが偶数であれば、０は同時にＫ1 およびＫ
n+1 の中心点である。ｇ3 はｎＲSTだけの並進により得
られる。ｇ2 は上述のように構成される。
ある。たとえば中心点０の座標は（−ｎＲST／２；０）
である。ｎが偶数であれば、０は同時にＫ1 およびＫ
n+1 の中心点である。ｇ3 はｎＲSTだけの並進により得
られる。ｇ2 は上述のように構成される。
【００１３】図４による実施例では、ビット線縁の一部
分を描く直線ｇ1 （および相応してｇ3 ）は、４つの水
平な（すなわちｘ方向に延びている）直線ｇ4 、ｇ6 、
ｇ8、ｇ10とそれらの間に位置し０と異なる傾斜を有す
る３つの斜めの直線ｇ5 、ｇ7 、ｇ9 とから成る区間に
より置換されている（図５も参照）。その際に直線ｇ4
〜ｇ10は、ビット線の接触部を第（ｎ＋１）ビット線の
すぐ次に位置する接触部とそれらの中心点において、も
しくは第ｎビット線のすぐ次に位置する接触部とそれら
の向かい合う頂点において接続する接続区間（ｍ、ｎ、
…ｓ）に対して垂直である。確かにこの配置の構成は多
少高価でなるが、利点は接触部のかどにおける重なりが
より大きく、従ってこの方向のより大きい調節狂いが許
容され得ることにある。
分を描く直線ｇ1 （および相応してｇ3 ）は、４つの水
平な（すなわちｘ方向に延びている）直線ｇ4 、ｇ6 、
ｇ8、ｇ10とそれらの間に位置し０と異なる傾斜を有す
る３つの斜めの直線ｇ5 、ｇ7 、ｇ9 とから成る区間に
より置換されている（図５も参照）。その際に直線ｇ4
〜ｇ10は、ビット線の接触部を第（ｎ＋１）ビット線の
すぐ次に位置する接触部とそれらの中心点において、も
しくは第ｎビット線のすぐ次に位置する接触部とそれら
の向かい合う頂点において接続する接続区間（ｍ、ｎ、
…ｓ）に対して垂直である。確かにこの配置の構成は多
少高価でなるが、利点は接触部のかどにおける重なりが
より大きく、従ってこの方向のより大きい調節狂いが許
容され得ることにある。
【００１４】図５に示すように配置は下記の仕方で構成
され得る（ビット線３の上側の縁を例として、図４も参
照）。 ｇ2 ：−第１の実施例のｇ2 と同様である。 ｇ6 ：−中心点０を有するＫ1 とＫ5 との間の接続区間
ｏ（０はビット線３のＫ3 とｘ方向に隣接する接触部と
の間の中心点としても構成され得る。区間ｏの終点はそ
れぞれ接触部の中心点）である。 −ｇ6 は０から間隔ｏ1 ＝１／２ｂB をおいたｏ（すな
わち傾斜＝０）への垂線である。同時にｇ6 により、Ｋ
1 とＫ5 との間に（すなわちｘ＝−２ＲSTの周囲に）同
じく傾斜０を有し、またそれぞれｂspまたはｂBの間隔
を互いにおいて配置されている他のビット線の縁の相応
の断片が構成され得る。 ｇ7 ：−中心点Ｐを有するＬ1 d とＬ4 b との間の接続
区間ｐである。ｇ7 は間隔１／２ｂspをおいたｐへの垂
線である。同時にｇ7 により、Ｌ1 d とＬ1 b との間で
同じくｐへの垂線であり、またそれぞれｂB またはｂsp
の間隔を互いにおいて配置されている他のビット線の縁
の相応の断片が構成され得る。 ｇ4 、ｇ8 、ｇ10：ｇ6 と類似して中心点Ｍ、Ｑおよび
Ｓにより構成される（相応の接触部は部分的に図４に示
されている部分の外側に位置している）。これらの中心
点からの直線の間隔ｍ1 、ｑ1 、ｓ1 は、図４から明ら
かなように
され得る（ビット線３の上側の縁を例として、図４も参
照）。 ｇ2 ：−第１の実施例のｇ2 と同様である。 ｇ6 ：−中心点０を有するＫ1 とＫ5 との間の接続区間
ｏ（０はビット線３のＫ3 とｘ方向に隣接する接触部と
の間の中心点としても構成され得る。区間ｏの終点はそ
れぞれ接触部の中心点）である。 −ｇ6 は０から間隔ｏ1 ＝１／２ｂB をおいたｏ（すな
わち傾斜＝０）への垂線である。同時にｇ6 により、Ｋ
1 とＫ5 との間に（すなわちｘ＝−２ＲSTの周囲に）同
じく傾斜０を有し、またそれぞれｂspまたはｂBの間隔
を互いにおいて配置されている他のビット線の縁の相応
の断片が構成され得る。 ｇ7 ：−中心点Ｐを有するＬ1 d とＬ4 b との間の接続
区間ｐである。ｇ7 は間隔１／２ｂspをおいたｐへの垂
線である。同時にｇ7 により、Ｌ1 d とＬ1 b との間で
同じくｐへの垂線であり、またそれぞれｂB またはｂsp
の間隔を互いにおいて配置されている他のビット線の縁
の相応の断片が構成され得る。 ｇ4 、ｇ8 、ｇ10：ｇ6 と類似して中心点Ｍ、Ｑおよび
Ｓにより構成される（相応の接触部は部分的に図４に示
されている部分の外側に位置している）。これらの中心
点からの直線の間隔ｍ1 、ｑ1 、ｓ1 は、図４から明ら
かなように
【数２】 ｍ1 ＝１．５ｂB ＋ｂsp ｑ1 ＝１／２ｂB ＋ｂsp ｓ1 ＝１．５ｂB ＋２ｂsp である。ｇ5 、ｇ9 ：ｇ7 と類似して、完全には示され
ていない区間ｎおよびｒの中心点ＮおよびＲにより構成
される。これらの中心点からの直線の間隔ｎ1 、ｒ1 は
ていない区間ｎおよびｒの中心点ＮおよびＲにより構成
される。これらの中心点からの直線の間隔ｎ1 、ｒ1 は
【数３】 ｎ1 ＝ｂB ＋１／２ｂsp ｒ1 ＝ｂB ＋１．５ｂSp である。明らかに区間ｎ、ｐおよびｒの傾斜はＲBL、Ｒ
STおよび接触部の寸法に定められた仕方で関係し、この
ことからｎ、ｐ、ｒにそれぞれ垂直な直線ｇ5 、ｇ7 、
ｇ9 の傾斜が解析的に計算され得る。
STおよび接触部の寸法に定められた仕方で関係し、この
ことからｎ、ｐ、ｒにそれぞれ垂直な直線ｇ5 、ｇ7 、
ｇ9 の傾斜が解析的に計算され得る。
【００１５】両実施例では直線ｇj 、ｊ＝１…１０なら
びにそれらの交点Ｓjk、従ってまたビット線縁の正確な
経過は数学的に直線式ｇj ＝ａjx＋ｂj により計算され
得る。このことは以下に短く第１の実施例（図３参照）
および図６により説明される。
びにそれらの交点Ｓjk、従ってまたビット線縁の正確な
経過は数学的に直線式ｇj ＝ａjx＋ｂj により計算され
得る。このことは以下に短く第１の実施例（図３参照）
および図６により説明される。
【００１６】Ａ）直線ｇ1 、ｇ2 、ｇ3 の計算 直線ｇ1 の角度β1 、従ってまた傾斜ａ1 に対しては、
図６中に示されている補助角度φ、ψの使用のもとに
図６中に示されている補助角度φ、ψの使用のもとに
【数４】 β1 ＝９０°−φ−ψ ａ1 ＝ｔｇ β1 ＝（ｃｏｔφｃｏｔψ−１）／（ｃｏｔφ＋ｃｏｔψ） ｃｏｔφ＝ＲBL／ＲST ｃｏｔψ＝ｓｑｒ（ＲST 2 ＋ＲBL 2 −（ｂB ＋ｂsp）2 ）／ （ｂB ＋ｂsp） ａ1 ＝（ＲBLｓｑｒ（ＲBL 2 ＋ＲST 2 −（ｂB ＋ｂsp）2 ）− ＲST（ｂB ＋ｂsp））／（ＲSTｓｑｒ（ＲBL 2 ＋ＲST 2 −（ｂB ＋ｂsp）2 ）＋ＲBL（ｂB ＋ｂsp）） が成り立つ。
【００１７】直線ｇ1 の軸間隔ｂ1 は、ｇ1 が０から間
隔ｂB ／２を有するという条件から、すなわち点
隔ｂB ／２を有するという条件から、すなわち点
【数５】 （−２ＲST−ｂB ／２ｓｉｎβ1 ；ｂB ／２ｃｏｓβ1 ）または （−２ＲST−ｂB ａ1 ／（２ｓｑｒ（１＋ａ1 2））； ｂB ／（２ｓｑｒ（１＋ａ1 2））） を通るという条件から見い出される。すなわち
【数６】 ｂ1 ＝ｂB ／（２ｓｑｒ（１＋ａ1 2））＋２ａ1 ＲST＋ ｂb ａ1 2／（２ｓｑｒ（１＋ａ1 2）） が成り立つ。
【００１８】直線ｇ3 はｇ1 からｘ方向に４ＲSTだけの
並進により生ずる。それによってｇ3 の特性量：ｙ＝ａ
3 ｘ＋ｂ3 は
並進により生ずる。それによってｇ3 の特性量：ｙ＝ａ
3 ｘ＋ｂ3 は
【数７】 ａ3 ＝ａ1 ｂ3 ＝ｂ1 −４ＲSTａ1 となる。ｇ2 ：ｙ＝ａ2 ｘ＋ｂ2 に対しては
【数８】ａ2 ＝−（ＲST−ｘKL）／（ＲBL−ＹKL） が見い出される。ここでｘKLはｘ方向の接触孔の寸法、
またｙKLはｙ方向の接触孔の寸法である。ｇ2 は点
またｙKLはｙ方向の接触孔の寸法である。ｇ2 は点
【数９】 （ＲST／２＋ｂsp／２ｓｉｎβ2 ；ＲBL／２−ｂsp／２ｃｏｓβ2 ） または （ＲST／２＋ｂspａ2 ／（２ｓｑｒ（１＋ａ2 2）；ＲBL／２−ｂsp／（２ｓｑｒ （１＋ａ2 2））） を通る（ここでβ2 はｇ2 の傾斜角度）。
【００１９】それによって
【数１０】 ｂ2 ＝ＲBL／２−ｂsp／（２ｓｑｒ（１＋ａ2 2））−ＲSTａ2 ／２−ｂSPａ2 2／ （２ｓｑｒ（１＋ａ2 2）） となる。
【００２０】Ｂ）交点Ｓ12およびＳ23の計算：
【数１１】 Ｓ12：（−（ｂ2 −ｂ1 ）／（ａ2 −ａ1 ）、−ａ2 （ｂ2 −ｂ1 ）／（ａ2 − ａ1 ）＋ｂ2 ）および Ｓ23：（−（ｂ3 −ｂ2 ）／（ａ3 −ａ2 ）、−ａ3 （ｂ3 −ｂ2 ）／（ａ3 − ａ2 ）＋ｂ3 ）
【００２１】類似の考察により第２の実施例の直線ｇ4
〜ｇ10が計算され得る。前記のように、それは、接触部
のかどにおける重なりが多少大きいという利点を有す
る。重なりはかどにおいて
〜ｇ10が計算され得る。前記のように、それは、接触部
のかどにおける重なりが多少大きいという利点を有す
る。重なりはかどにおいて
【数１２】 Ｌa ：０．５ｓｑｒ（（ＲST−ｘKL）2 ＋（ＲBL−ｙKL）2 ） −ｂsp Ｌd ：０．５ｓｑｒ（（ＲST−ｘKL）2 ＋（３ＲBL−ｙKL）2 ） −２ｂb −３ｂsp である。
【図１】従来の技術に相応するビット線配置の部分図。
【図２】本発明によるビット線配置の第１の実施例の部
分図。
分図。
【図３】第１の実施例の構成原理を示す拡大図。
【図４】本発明によるビット線配置の第２の実施例の部
分図。
分図。
【図５】第２の実施例の構成原理を示す拡大図。
【図６】ビット線縁により描かれる直線を計算するため
の図。
の図。
１〜５ ビット線 １０、２０、３０、４０、５０ 接触部 １１、２１、３１、４１、５１ 接触面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｄ 8427−4Ｍ
Claims (7)
- 【請求項１】 集積回路のためのビット線配置であっ
て、 −各ビット線（１〜５）が少なくとも下側に位置する導
電性領域への少なくとも１つの接触部（１０、２０、３
０、４０、５０）を有し、 −接触部の周囲でのみ接触面（１１、２１、３１、４
１、５１）として広げられており、 −隣接するビット線の接触部がずらされて少なくとも三
重の梯形を形成して配置されているビット線配置におい
て、 −２つの隣接するビット線の間の間隔（ｂsp）が製造許
容誤差の範囲内で等しい大きさであることを特徴とする
集積回路用ビット線配置。 - 【請求項２】 各ビット線（１〜５）が第１の方向に連
続する一列の接触部を有し、その際に各接触部が少なく
とも１つのセルの導電性領域と接触することを特徴とす
る請求項１記載のビット線配置。 - 【請求項３】 接触部（１０、２０、３０、４０、５
０）の所与の幾何学的配置および大きさにおいてビット
線縁が断片ごとに少なくとも正負符号が異なり、また第
１の方向に対して０と異なる傾斜を有する直線（ｇ1 、
ｇ2 、ｇ3 ）を成していることを特徴とする請求項１ま
たは２記載のビット線配置。 - 【請求項４】 直線ｇ1 、ｇ2 、ｇ3 が下記の構造規
則： ｇ1 ：−Ｋ3 とビット線３、０のｘ方向に隣接する接触
部との間の接続区間の中心点０が座標０（−２ＲST；
０）を有する、 −Ｋ2 とビット線２、Ｑのｘ方向に隣接する接触部との
間の接続区間の中心点Ｑが座標Ｑ（−ＲST；ＲBL）を有
する、 −Ｑの周りの円ｋQ が半径ｒQ ＝ｂB ＋ｂspを有する、 −円ｋQ における接線が０を通る；この接線は探索され
るビット線断片の軌道軸線（中心線）である、 −ｇ1 は軌道軸線に対する間隔１／２ｂB をおいた平行
線である、 ｇ2 ：−中心点Ｚを有するＬ3 a とＬ2 c との間の接続
区間ｚ、 −ｇ2 はＺから間隔１／２ｂspをおいてｚに垂直であ
る、 ｇ3 ：ｇ3 は＋ｘ方向に４ＲSTだけのｇ1 の並進により
生ずる、 を満足することを特徴とする請求項１ないし３の１つに
記載のビット線配置。 - 【請求項５】 直線ｇ1 、ｇ2 、ｇ3 が下記の条件： 【数１】 ｇj ＝ａj ＋ｂj 、 ｊ＝１，２，３、 ここで ａ1 ＝（ＲBLｓｑｒ（ＲBL 2 ＋ＲST 2 −（ＢB ＋ｂsp）2 ）−ＲST （ＢB ＋ｂsp））／（ＲSTｓｑｒ（ＲBL 2 ＋ＲST 2 −（ＢB ＋ｂsp）2 ） ＋ＲBL（ｂB ＋ｂsp）） ｂ1 ＝ｂB ／（２ｓｑｒ（１＋ａ1 2））＋２ａ1 ＲST＋ｂb ａ1 2／（２ｓｑｒ （１＋ａ1 2）） ａ2 ＝−（ＲST−ｘKL）／（ＲBL−ｙKL） ｂ2 ＝ＲBL／２−ｂsp／（２ｓｑｒ（１＋ａ2 2））−ＲSTａ2 ／２−ｂspａ2 2／ （２ｓｑｒ（１＋ａ2 2）） ａ3 ＝ａ1 ｂ3 ＝ｂ1 −４ＲSTａ1 を満足することを特徴とする請求項１ないし４の１つに
記載のビット線配置。 - 【請求項６】 接触部（１０、２０、３０、４０、５
０）の所与の幾何学的配置および大きさにおいてビット
線縁が断片ごとに、少なくとも３つの異なる傾斜を有す
る直線（ｇ2 、ｇ4 〜ｇ10）を成していることを特徴と
する請求項１または２記載のビット線配置。 - 【請求項７】 直線ｇ4 ないしｇ10が接続区間（ｍ，
ｎ，ｏ，ｐ，ｑ，ｒ，ｓ）に対して垂直であり、その際
に接続区間がビット線の接触部を第（ｎ＋１）のビット
線のすぐ次に位置する接触部とその中心点において、も
しくはビット線の接触部を第ｎのビット線のすぐ次に位
置する接触部とその互いに向かい合う頂点において接続
することを特徴とする請求項６記載のビット線配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4139719.3 | 1991-12-02 | ||
| DE4139719A DE4139719C1 (ja) | 1991-12-02 | 1991-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243527A true JPH05243527A (ja) | 1993-09-21 |
| JP3304146B2 JP3304146B2 (ja) | 2002-07-22 |
Family
ID=6446093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34118192A Expired - Fee Related JP3304146B2 (ja) | 1991-12-02 | 1992-11-27 | 集積回路用ビット線配置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5315542A (ja) |
| EP (1) | EP0545256B1 (ja) |
| JP (1) | JP3304146B2 (ja) |
| KR (1) | KR100279485B1 (ja) |
| AT (1) | ATE158113T1 (ja) |
| DE (2) | DE4139719C1 (ja) |
| HK (1) | HK1000947A1 (ja) |
| TW (1) | TW226484B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566104A (en) * | 1994-08-30 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Memory cell layout structure for a semiconductor memory device |
| JP2018525823A (ja) * | 2015-08-28 | 2018-09-06 | マイクロン テクノロジー， インク． | 導電線を含む半導体デバイス、および、導電線を含む半導体デバイスの製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884962B2 (ja) * | 1992-10-30 | 1999-04-19 | 日本電気株式会社 | 半導体メモリ |
| US5864181A (en) | 1993-09-15 | 1999-01-26 | Micron Technology, Inc. | Bi-level digit line architecture for high density DRAMs |
| JP2638487B2 (ja) * | 1994-06-30 | 1997-08-06 | 日本電気株式会社 | 半導体記憶装置 |
| US6043562A (en) | 1996-01-26 | 2000-03-28 | Micron Technology, Inc. | Digit line architecture for dynamic memory |
| US5864496A (en) * | 1997-09-29 | 1999-01-26 | Siemens Aktiengesellschaft | High density semiconductor memory having diagonal bit lines and dual word lines |
| TW417290B (en) * | 1998-06-26 | 2001-01-01 | Texas Instruments Inc | Relaxed layout for storage nodes for dynamic random access memories |
| US6249451B1 (en) | 1999-02-08 | 2001-06-19 | Kabushiki Kaisha Toshiba | Data line connections with twisting scheme technical field |
| US6282113B1 (en) * | 1999-09-29 | 2001-08-28 | International Business Machines Corporation | Four F-squared gapless dual layer bitline DRAM array architecture |
| JP4936582B2 (ja) * | 2000-07-28 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US9553048B1 (en) * | 2015-09-04 | 2017-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of semiconductor device |
| US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760858B2 (ja) * | 1984-10-26 | 1995-06-28 | 三菱電機株式会社 | 半導体メモリ装置 |
| JPH01278065A (ja) * | 1988-04-28 | 1989-11-08 | Hitachi Ltd | 半導体記憶装置 |
| KR930002289B1 (ko) * | 1989-05-23 | 1993-03-29 | 가부시키가이샤 도시바 | 반도체 기억장치 |
| JP2974252B2 (ja) * | 1989-08-19 | 1999-11-10 | 富士通株式会社 | 半導体記憶装置 |
| US5107459A (en) * | 1990-04-20 | 1992-04-21 | International Business Machines Corporation | Stacked bit-line architecture for high density cross-point memory cell array |
-
1991
- 1991-12-02 DE DE4139719A patent/DE4139719C1/de not_active Expired - Fee Related
-
1992
- 1992-11-10 TW TW081108996A patent/TW226484B/zh active
- 1992-11-25 AT AT92120086T patent/ATE158113T1/de not_active IP Right Cessation
- 1992-11-25 DE DE59208890T patent/DE59208890D1/de not_active Expired - Fee Related
- 1992-11-25 EP EP92120086A patent/EP0545256B1/de not_active Expired - Lifetime
- 1992-11-27 JP JP34118192A patent/JP3304146B2/ja not_active Expired - Fee Related
- 1992-12-02 US US07/984,376 patent/US5315542A/en not_active Expired - Lifetime
- 1992-12-02 KR KR1019920023025A patent/KR100279485B1/ko not_active IP Right Cessation
-
1997
- 1997-12-18 HK HK97102498A patent/HK1000947A1/xx not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566104A (en) * | 1994-08-30 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Memory cell layout structure for a semiconductor memory device |
| JP2018525823A (ja) * | 2015-08-28 | 2018-09-06 | マイクロン テクノロジー， インク． | 導電線を含む半導体デバイス、および、導電線を含む半導体デバイスの製造方法 |
| US10388601B2 (en) | 2015-08-28 | 2019-08-20 | Micron Technology, Inc. | Semiconductor devices including conductive lines and methods of forming the semiconductor devices |
| US10811355B2 (en) | 2015-08-28 | 2020-10-20 | Micron Technology, Inc. | Methods of forming semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE158113T1 (de) | 1997-09-15 |
| TW226484B (ja) | 1994-07-11 |
| KR100279485B1 (ko) | 2001-03-02 |
| KR930014952A (ko) | 1993-07-23 |
| EP0545256B1 (de) | 1997-09-10 |
| EP0545256A1 (de) | 1993-06-09 |
| DE59208890D1 (de) | 1997-10-16 |
| HK1000947A1 (en) | 1998-05-08 |
| JP3304146B2 (ja) | 2002-07-22 |
| US5315542A (en) | 1994-05-24 |
| DE4139719C1 (ja) | 1993-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243527A (ja) | 集積回路用ビット線配置 | |
| US5414519A (en) | Method for aligning a semiconductor chip to be repaired with a repair system and a laser repair target used therefor | |
| JP3129836B2 (ja) | Ｖｌｓｉ回路の導体路配置 | |
| JPH0828467B2 (ja) | 半導体装置 | |
| JP2001085614A (ja) | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JP2002170844A (ja) | 半導体装置 | |
| EP0405460A2 (en) | Semiconductor device using standard cell system | |
| JPH05120373A (ja) | 設計検証装置 | |
| JP3708037B2 (ja) | 半導体装置 | |
| US7067412B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6515374B1 (en) | Contact connection of metal interconnects of an integrated semiconductor chip | |
| JP3361913B2 (ja) | 半導体装置 | |
| CN115407603A (zh) | 光掩膜及半导体结构 | |
| US6839264B2 (en) | Semiconductor device without adverse effects caused by inclinations of word line and bit line | |
| EP0780901A2 (en) | DRAM cell array layout | |
| US6281586B1 (en) | Integrated semiconductor circuit configuration having stabilized conductor tracks | |
| JP2839722B2 (ja) | 集積回路装置 | |
| JP3008892B2 (ja) | 半導体装置 | |
| KR100237628B1 (ko) | 반도체소자 | |
| KR960003003B1 (ko) | 초고집적 반도체장치 | |
| JPH0653320A (ja) | 半導体装置 | |
| KR950006474B1 (ko) | 워드선 배열방법 | |
| JPS61207057A (ja) | 半導体集積装置の製造方法 | |
| JP4537564B2 (ja) | 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用露光マスクならびに露光方法 | |
| JP2001057388A (ja) | リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020322 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |