JP3304146B2 - 集積回路用ビット線配置 - Google Patents
集積回路用ビット線配置Info
- Publication number
- JP3304146B2 JP3304146B2 JP34118192A JP34118192A JP3304146B2 JP 3304146 B2 JP3304146 B2 JP 3304146B2 JP 34118192 A JP34118192 A JP 34118192A JP 34118192 A JP34118192 A JP 34118192A JP 3304146 B2 JP3304146 B2 JP 3304146B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- bit
- contact
- lines
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に対するビッ
ト線配置であって、各ビット線が下側に位置する導電性
領域への少なくとも１つの接触部を有し、接触部の周囲
でのみ接触面として広げられており、隣接するビット線
の接触部がずらされて少なくとも三段の梯子形を形成し
て配置されているビット線配置に関する。
ト線配置であって、各ビット線が下側に位置する導電性
領域への少なくとも１つの接触部を有し、接触部の周囲
でのみ接触面として広げられており、隣接するビット線
の接触部がずらされて少なくとも三段の梯子形を形成し
て配置されているビット線配置に関する。
【０００２】
【従来の技術】集積回路、特にＤＲＡＭ半導体メモリで
は、メモリセルがビット線と接触し、その際にビット線
が一列のセルへのアクセスを可能にする。従って、セル
の所与の配置がこれらの接触を決定する。その際に各セ
ルが上側に位置するビット線への固有の接触部を有して
もよいし、２つの隣接するセルが接触部を介してビット
線に接続されてもよい。相応して同一のビット線の２つ
の連続する接触部の間の間隔は１つまたは２つのセル長
さである。接触部の周囲には方法技術的な理由からも電
気的理由からも、ビット線を接触面として広げることが
必要である。他方では最小の占有場所が要望される。
は、メモリセルがビット線と接触し、その際にビット線
が一列のセルへのアクセスを可能にする。従って、セル
の所与の配置がこれらの接触を決定する。その際に各セ
ルが上側に位置するビット線への固有の接触部を有して
もよいし、２つの隣接するセルが接触部を介してビット
線に接続されてもよい。相応して同一のビット線の２つ
の連続する接触部の間の間隔は１つまたは２つのセル長
さである。接触部の周囲には方法技術的な理由からも電
気的理由からも、ビット線を接触面として広げることが
必要である。他方では最小の占有場所が要望される。
【０００３】図１には従来の技術に相応するビット線配
置の概要が示されている。ビット線１、２、３、４、５
は同一のビット線の接触部間を直線で結ぶことにより定
義される第１の方向ｌにセル５２（ビット線５について
のみ示す）を介して延びており、また接触部１０、２
０、３０、４０、５０を有し、これらを介してそれぞれ
セルの１つまたは２つと接続されている。接触部の周囲
でビット線は、一般に下側に位置する絶縁層のなかの接
触孔を通じて実現される接触部に対してビット線の調節
に狂いが生じた際にも十分な電気的接触を保証するた
め、接触面１１、２１、３１、４１、５１として広げら
れている。隣接するビット線またはそれらの縁の間の間
隔は特にプロセス技術上の理由、即ちビット線の光学技
術的な構造化の際の分解能から特定の最小値を下廻らな
い。最小間隔は接触面と隣接するビット線縁との間に存
在する。接触部はその際に４段の梯子形に配置されてい
る。即ち、例えばビット線５上で隣り合う２つの接触部
５０、５０間に、第１の方向ｌにおいて順にビット線４
の接触部４０、ビット線３の接触部３０、ビット線２の
接触部２０およびビット線１の接触部１０が存在してお
り、あたかも４段の梯子をかけたような配置になってい
る。このような従来の配置の際には所与の最小間隔ｂSP
において、接触面またはその外側のビット線の幅ｂBを
縮小し、またそれによって信頼性を低下させることなし
には、占有場所をそれ以上に減ずることはできない。
置の概要が示されている。ビット線１、２、３、４、５
は同一のビット線の接触部間を直線で結ぶことにより定
義される第１の方向ｌにセル５２（ビット線５について
のみ示す）を介して延びており、また接触部１０、２
０、３０、４０、５０を有し、これらを介してそれぞれ
セルの１つまたは２つと接続されている。接触部の周囲
でビット線は、一般に下側に位置する絶縁層のなかの接
触孔を通じて実現される接触部に対してビット線の調節
に狂いが生じた際にも十分な電気的接触を保証するた
め、接触面１１、２１、３１、４１、５１として広げら
れている。隣接するビット線またはそれらの縁の間の間
隔は特にプロセス技術上の理由、即ちビット線の光学技
術的な構造化の際の分解能から特定の最小値を下廻らな
い。最小間隔は接触面と隣接するビット線縁との間に存
在する。接触部はその際に４段の梯子形に配置されてい
る。即ち、例えばビット線５上で隣り合う２つの接触部
５０、５０間に、第１の方向ｌにおいて順にビット線４
の接触部４０、ビット線３の接触部３０、ビット線２の
接触部２０およびビット線１の接触部１０が存在してお
り、あたかも４段の梯子をかけたような配置になってい
る。このような従来の配置の際には所与の最小間隔ｂSP
において、接触面またはその外側のビット線の幅ｂBを
縮小し、またそれによって信頼性を低下させることなし
には、占有場所をそれ以上に減ずることはできない。
【０００４】
【発明が解決しようとする課題】本発明の課題は、等し
い占有場所または減ぜられた占有場所において、より高
い信頼性または少なくとも等しい信頼性を有するビット
線配置を提供することにある。
い占有場所または減ぜられた占有場所において、より高
い信頼性または少なくとも等しい信頼性を有するビット
線配置を提供することにある。
【０００５】
【課題を解決するための手段】この課題は、２つの隣接
するビット線の縁部間の間隔が、製造許容誤差の範囲内
でどこでも等しい大きさであること、すなわち最小間隔
ｂSPが接触面と隣接するビット線縁との間だけでなく接
触面の外側のビット線縁の間でも生ずることにより解決
される。
するビット線の縁部間の間隔が、製造許容誤差の範囲内
でどこでも等しい大きさであること、すなわち最小間隔
ｂSPが接触面と隣接するビット線縁との間だけでなく接
触面の外側のビット線縁の間でも生ずることにより解決
される。
【０００６】
【作用効果】これにより接触面が拡大され得るし、もし
くは等しい大きさの接触面の際に占有場所の縮小が達成
され得る。接触面の拡大の際には前記の接触孔に対する
ビット線の最大許容される調節の狂いが大きくなるだけ
でなく、接触孔の周りの電流経路も広くなる。接触孔で
は通常はビット線材料の層の厚みがわずかであるので、
広い重なりは、低いビット線抵抗を達成するために有益
である。
くは等しい大きさの接触面の際に占有場所の縮小が達成
され得る。接触面の拡大の際には前記の接触孔に対する
ビット線の最大許容される調節の狂いが大きくなるだけ
でなく、接触孔の周りの電流経路も広くなる。接触孔で
は通常はビット線材料の層の厚みがわずかであるので、
広い重なりは、低いビット線抵抗を達成するために有益
である。
【０００７】
【実施例】以下、図面に示されている２つの実施例によ
り本発明を一層詳細に説明する。すべての図面を通じ
て、等しい部分には等しい符号が付されている。
り本発明を一層詳細に説明する。すべての図面を通じ
て、等しい部分には等しい符号が付されている。
【０００８】図２に示す接触部１０、２０、３０、４
０、５０の幾何学的配置は図１に示されているそれに相
当し、またたとえば下側に位置するセル配置により予め
定められる。同じく接触部は図１中の接触部と同一の大
きさを有する。本発明によれば、隣接するビット線の間
の間隔はどこでも等しく、特に接触面１１、２１、３
１、４１、５１の外側の範囲内でも最小間隔ｂspに等し
い。この実施例ではビット線１ないし５の縁は断片ごと
に、第１の方向に対して平行でなく延びている直線によ
り形成される。その際に正確に２つの異なる傾斜を有す
る直線が生ずる。
０、５０の幾何学的配置は図１に示されているそれに相
当し、またたとえば下側に位置するセル配置により予め
定められる。同じく接触部は図１中の接触部と同一の大
きさを有する。本発明によれば、隣接するビット線の間
の間隔はどこでも等しく、特に接触面１１、２１、３
１、４１、５１の外側の範囲内でも最小間隔ｂspに等し
い。この実施例ではビット線１ないし５の縁は断片ごと
に、第１の方向に対して平行でなく延びている直線によ
り形成される。その際に正確に２つの異なる傾斜を有す
る直線が生ずる。
【０００９】後続の図面の説明をも含めて、以下の説明
のために、図２中に示されているように、第１の方向に
対して平行なｘ軸、第１の方向に対して垂直なｙ軸およ
びビット線３の接触部Ｋ3の中心点を原点とする座標系
が使用される。さらに下記の記号が定められる。 ｂB ：ビット線軌道、すなわち接触面の外側のビット線
の幅 ｂSP：隣接するビット線の縁の間の間隔 ＲBL：ｙ方向のビット線ラスター ＲST：梯子形ラスター＝ｘ方向の隣接するビット線の接
触部のずれ ｎ ：梯子の段数、実施例ではｎ＝４ Ｋ1〜Ｋ5：ｎ＋１の図面中に示されている接触部 Ｌi a〜Ｌi d：接触部Ｋi，ｉ＝１，…ｎ＋１の頂点
のために、図２中に示されているように、第１の方向に
対して平行なｘ軸、第１の方向に対して垂直なｙ軸およ
びビット線３の接触部Ｋ3の中心点を原点とする座標系
が使用される。さらに下記の記号が定められる。 ｂB ：ビット線軌道、すなわち接触面の外側のビット線
の幅 ｂSP：隣接するビット線の縁の間の間隔 ＲBL：ｙ方向のビット線ラスター ＲST：梯子形ラスター＝ｘ方向の隣接するビット線の接
触部のずれ ｎ ：梯子の段数、実施例ではｎ＝４ Ｋ1〜Ｋ5：ｎ＋１の図面中に示されている接触部 Ｌi a〜Ｌi d：接触部Ｋi，ｉ＝１，…ｎ＋１の頂点
【００１０】図３に示すように、図２のビット線配置の
構成は断片ごとにビット線縁をなす３つの直線ｇ1、ｇ2
、ｇ3 により行われる。これらの直線の構成を以下に
ビット線３および接触部Ｋ3、Ｋ2 を例として説明する
（図２も参照）。 ｇ1：−Ｋ3とビット線３、０のｘ方向に隣接する接触部
との間の接続区間の中心点０が座標０（−２ＲST；０）
を有する。 −Ｋ2とビット線２、Ｑのｘ方向に隣接する接触部との
間の接続区間の中心点Ｑが座標Ｑ（−ＲST；ＲBL）を有
する。 −Ｑの周りの円ＫQが半径ｒQ＝ｂB＋ｂSPを有する。 −円ｋQにおける接線が０を通る。この接線は探索され
るビット線断片の軌道軸線（中心線）である。 −ｇ1は軌道軸線に対して間隔１／２ｂBをおいた平行線
である。 ｇ2：−中心点Ｚを有するＬ3ａとＬ2ｃ との間の接続区
間ｚ。 −ｇ2はＺから間隔１／２ｂSPをおいてｚに垂直であ
る。 ｇ3：ｇ3 は＋ｘ方向に４ＲSTだけのｇ1の並進により生
ずる。
構成は断片ごとにビット線縁をなす３つの直線ｇ1、ｇ2
、ｇ3 により行われる。これらの直線の構成を以下に
ビット線３および接触部Ｋ3、Ｋ2 を例として説明する
（図２も参照）。 ｇ1：−Ｋ3とビット線３、０のｘ方向に隣接する接触部
との間の接続区間の中心点０が座標０（−２ＲST；０）
を有する。 −Ｋ2とビット線２、Ｑのｘ方向に隣接する接触部との
間の接続区間の中心点Ｑが座標Ｑ（−ＲST；ＲBL）を有
する。 −Ｑの周りの円ＫQが半径ｒQ＝ｂB＋ｂSPを有する。 −円ｋQにおける接線が０を通る。この接線は探索され
るビット線断片の軌道軸線（中心線）である。 −ｇ1は軌道軸線に対して間隔１／２ｂBをおいた平行線
である。 ｇ2：−中心点Ｚを有するＬ3ａとＬ2ｃ との間の接続区
間ｚ。 −ｇ2はＺから間隔１／２ｂSPをおいてｚに垂直であ
る。 ｇ3：ｇ3 は＋ｘ方向に４ＲSTだけのｇ1の並進により生
ずる。
【００１１】図面からわかるように、直線は点Ｓ12また
はＳ23で交わり、また相応の断片のなかでビット線の一
方の縁を形成する。他方の縁およびその他のビット線の
縁ならびにそれらの＋ｘおよび−ｘ方向の延長は簡単な
仕方で原点における点鏡影およびこれらの直線からの並
進により得られる。
はＳ23で交わり、また相応の断片のなかでビット線の一
方の縁を形成する。他方の縁およびその他のビット線の
縁ならびにそれらの＋ｘおよび−ｘ方向の延長は簡単な
仕方で原点における点鏡影およびこれらの直線からの並
進により得られる。
【００１２】ｎ段の梯子形構成への一般化は簡単に可能
である。たとえば中心点０の座標は（−ｎＲST／２；
０）である。ｎが偶数であれば、０は同時にＫ1および
Ｋn+1の中心点である。ｇ3はｎＲSTだけの並進により得
られる。ｇ2は上述のように構成される。
である。たとえば中心点０の座標は（−ｎＲST／２；
０）である。ｎが偶数であれば、０は同時にＫ1および
Ｋn+1の中心点である。ｇ3はｎＲSTだけの並進により得
られる。ｇ2は上述のように構成される。
【００１３】図４による実施例では、ビット線縁の一部
分を描く直線ｇ 1 および相応してｇ3 は、４つの水平な、
すなわちｘ方向に延びている直線ｇ4、ｇ6、ｇ8、ｇ10
とそれらの間に位置し０と異なる傾斜を有する３つの斜
めの直線ｇ5、ｇ7、ｇ9とから成る区間により置換され
ている（図５も参照）。その際に直線ｇ4〜ｇ10は、ビ
ット線の接触部を第（ｎ＋１）ビット線のすぐ次に位置
する接触部とそれらの中心点において、もしくは第ｎビ
ット線のすぐ次に位置する接触部とそれらの向かい合う
頂点において接続する接続区間（ｍ、ｎ、…ｓ）に対し
て垂直である。確かにこの配置の構成は多少高価になる
が、利点は接触部のかどにおける重なりがより大きく、
従ってこの方向のより大きい調節誤差が許容され得るこ
とにある。
分を描く直線ｇ 1 および相応してｇ3 は、４つの水平な、
すなわちｘ方向に延びている直線ｇ4、ｇ6、ｇ8、ｇ10
とそれらの間に位置し０と異なる傾斜を有する３つの斜
めの直線ｇ5、ｇ7、ｇ9とから成る区間により置換され
ている（図５も参照）。その際に直線ｇ4〜ｇ10は、ビ
ット線の接触部を第（ｎ＋１）ビット線のすぐ次に位置
する接触部とそれらの中心点において、もしくは第ｎビ
ット線のすぐ次に位置する接触部とそれらの向かい合う
頂点において接続する接続区間（ｍ、ｎ、…ｓ）に対し
て垂直である。確かにこの配置の構成は多少高価になる
が、利点は接触部のかどにおける重なりがより大きく、
従ってこの方向のより大きい調節誤差が許容され得るこ
とにある。
【００１４】図５に示すように配置は下記の仕方で構成
され得る（ビット線３の上側縁の例として、図４も参
照）。 ｇ2：−第１の実施例のｇ2 と同様である。 ｇ6：−中心点０を有するＫ1とＫ5との間の接続区間ｏ
である。なお中心点０ はビット線３のＫ 3 とｘ方向に隣
接する接触部との間の中心点としても構 成され得る。区
間ｏの終点はそれぞれ接触部の中心点である。 −ｇ6は０から間隔ｏ1 ＝１／２ｂBをおいたｏ（すなわ
ち傾斜 ＝０）への垂線である。同時にｇ6によ
り、Ｋ1とＫ5 との間に、すな わちｘ＝−２ＲST
の周囲に、同じく傾斜０を有し、またそれぞれｂSPまた
はｂBの間隔を互いにおいて配置されている他の
ビット線の縁の相応の断 片が構成され得る。 ｇ7：−中心点Ｐを有するＬ1 d とＬ4 b との間の接続区
間ｐである。ｇ7は間隔１／２ｂSPをおいたｐへの垂線
である。同時にｇ7により、Ｌ1 d とＬ1 b との間で同じ
くｐへの垂線であり、またそれぞれｂB またはｂ
SPの間隔を互いにおいて配置されている他のビット線の
縁の相 応の断片が構成され得る。 ｇ4、ｇ8、ｇ10：ｇ6 と類似して中心点Ｍ、ＱおよびＳ
により構成される。 相応の接触部は部分的に図４に示さ
れている部分の外側に位置している。これらの中心点か
らの直線の間隔ｍ1、ｑ1 、ｓ1 は、図４から明ら
かなように
され得る（ビット線３の上側縁の例として、図４も参
照）。 ｇ2：−第１の実施例のｇ2 と同様である。 ｇ6：−中心点０を有するＫ1とＫ5との間の接続区間ｏ
である。なお中心点０ はビット線３のＫ 3 とｘ方向に隣
接する接触部との間の中心点としても構 成され得る。区
間ｏの終点はそれぞれ接触部の中心点である。 −ｇ6は０から間隔ｏ1 ＝１／２ｂBをおいたｏ（すなわ
ち傾斜 ＝０）への垂線である。同時にｇ6によ
り、Ｋ1とＫ5 との間に、すな わちｘ＝−２ＲST
の周囲に、同じく傾斜０を有し、またそれぞれｂSPまた
はｂBの間隔を互いにおいて配置されている他の
ビット線の縁の相応の断 片が構成され得る。 ｇ7：−中心点Ｐを有するＬ1 d とＬ4 b との間の接続区
間ｐである。ｇ7は間隔１／２ｂSPをおいたｐへの垂線
である。同時にｇ7により、Ｌ1 d とＬ1 b との間で同じ
くｐへの垂線であり、またそれぞれｂB またはｂ
SPの間隔を互いにおいて配置されている他のビット線の
縁の相 応の断片が構成され得る。 ｇ4、ｇ8、ｇ10：ｇ6 と類似して中心点Ｍ、ＱおよびＳ
により構成される。 相応の接触部は部分的に図４に示さ
れている部分の外側に位置している。これらの中心点か
らの直線の間隔ｍ1、ｑ1 、ｓ1 は、図４から明ら
かなように
【数２】 ｍ1 ＝１．５ｂB＋ｂSP ｑ1 ＝１／２ｂB＋ｂSP ｓ1 ＝１．５ｂB＋２ｂSP である。 ｇ5、ｇ9：ｇ7と類似して、完全には示されていない区
間ｎおよびｒの中心点ＮおよびＲにより構成される。こ
れらの中心点からの直線の間隔ｎ1、ｒ1は
間ｎおよびｒの中心点ＮおよびＲにより構成される。こ
れらの中心点からの直線の間隔ｎ1、ｒ1は
【数３】 ｎ1＝ｂB＋１／２ｂSP ｒ1＝ｂB＋１．５ｂSP である。明らかに区間ｎ、ｐおよびｒの傾斜はＲBL、Ｒ
STおよび接触部の寸法に定められた仕方で関係し、この
ことからｎ、ｐ、ｒにそれぞれ垂直な直線ｇ5、ｇ7、ｇ
9の傾斜が解析的に計算され得る。
STおよび接触部の寸法に定められた仕方で関係し、この
ことからｎ、ｐ、ｒにそれぞれ垂直な直線ｇ5、ｇ7、ｇ
9の傾斜が解析的に計算され得る。
【００１５】両実施例では直線ｇj 、ｊ＝１…１０なら
びにそれらの交点Ｓjk、従ってまたビット線縁の正確な
経過は数学的に直線式ｇj ＝ａjx＋ｂj により計算され
得る。このことは以下に短く第１の実施例（図３参照）
および図６により説明される。
びにそれらの交点Ｓjk、従ってまたビット線縁の正確な
経過は数学的に直線式ｇj ＝ａjx＋ｂj により計算され
得る。このことは以下に短く第１の実施例（図３参照）
および図６により説明される。
【００１６】Ａ）直線ｇ1 、ｇ2 、ｇ3 の計算 直線ｇ1 の角度β1 、従ってまた傾斜ａ1 に対しては、
図６中に示されている補助角度φ、ψの使用のもとに
図６中に示されている補助角度φ、ψの使用のもとに
【数４】 β1 ＝９０°−φ−ψ ａ1 ＝ｔｇ β1 ＝（ｃｏｔφｃｏｔψ−１）／（ｃｏｔφ＋ｃｏｔψ） ｃｏｔφ＝ＲBL／ＲST ｃｏｔψ＝ｓｑｒ（ＲST 2 ＋ＲBL 2 −（ｂB ＋ｂsp）2 ）／ （ｂB ＋ｂsp） ａ1 ＝（ＲBLｓｑｒ（ＲBL 2 ＋ＲST 2 −（ｂB ＋ｂsp）2 ）− ＲST（ｂB ＋ｂsp））／（ＲSTｓｑｒ（ＲBL 2 ＋ＲST 2 −（ｂB ＋ｂsp）2 ）＋ＲBL（ｂB ＋ｂsp）） が成り立つ。
【００１７】直線ｇ1 の軸間隔ｂ1 は、ｇ1 が０から間
隔ｂB ／２を有するという条件から、すなわち点
隔ｂB ／２を有するという条件から、すなわち点
【数５】 （−２ＲST−ｂB ／２ｓｉｎβ1 ；ｂB ／２ｃｏｓβ1 ）または （−２ＲST−ｂB ａ1 ／（２ｓｑｒ（１＋ａ1 2））； ｂB ／（２ｓｑｒ（１＋ａ1 2））） を通るという条件から見い出される。すなわち
【数６】 ｂ1 ＝ｂB ／（２ｓｑｒ（１＋ａ1 2））＋２ａ1 ＲST＋ ｂb ａ1 2／（２ｓｑｒ（１＋ａ1 2）） が成り立つ。
【００１８】直線ｇ3 はｇ1 からｘ方向に４ＲSTだけの
並進により生ずる。それによってｇ3 の特性量：ｙ＝ａ
3 ｘ＋ｂ3 は
並進により生ずる。それによってｇ3 の特性量：ｙ＝ａ
3 ｘ＋ｂ3 は
【数７】 ａ3 ＝ａ1 ｂ3 ＝ｂ1 −４ＲSTａ1 となる。ｇ2 ：ｙ＝ａ2 ｘ＋ｂ2 に対しては
【数８】ａ2 ＝−（ＲST−ｘKL）／（ＲBL−ＹKL） が見い出される。ここでｘKLはｘ方向の接触孔の寸法、
またｙKLはｙ方向の接触孔の寸法である。ｇ2 は点
またｙKLはｙ方向の接触孔の寸法である。ｇ2 は点
【数９】 （ＲST／２＋ｂsp／２ｓｉｎβ2 ；ＲBL／２−ｂsp／２ｃｏｓβ2 ） または （ＲST／２＋ｂspａ2 ／（２ｓｑｒ（１＋ａ2 2）；ＲBL／２−ｂsp／（２ｓｑｒ （１＋ａ2 2））） を通る（ここでβ2 はｇ2 の傾斜角度）。
【００１９】それによって
【数１０】 ｂ2 ＝ＲBL／２−ｂsp／（２ｓｑｒ（１＋ａ2 2））−ＲSTａ2 ／２−ｂSPａ2 2／ （２ｓｑｒ（１＋ａ2 2）） となる。
【００２０】Ｂ）交点Ｓ12およびＳ23の計算：
【数１１】 Ｓ12：（−（ｂ2 −ｂ1 ）／（ａ2 −ａ1 ）、−ａ2 （ｂ2 −ｂ1 ）／（ａ2 − ａ1 ）＋ｂ2 ）および Ｓ23：（−（ｂ3 −ｂ2 ）／（ａ3 −ａ2 ）、−ａ3 （ｂ3 −ｂ2 ）／（ａ3 − ａ2 ）＋ｂ3 ）
【００２１】類似の考察により第２の実施例の直線ｇ4
〜ｇ10が計算され得る。前記のように、それは、接触部
のかどにおける重なりが多少大きいという利点を有す
る。重なりはかどにおいて
〜ｇ10が計算され得る。前記のように、それは、接触部
のかどにおける重なりが多少大きいという利点を有す
る。重なりはかどにおいて
【数１２】 Ｌa ：０．５ｓｑｒ（（ＲST−ｘKL）2 ＋（ＲBL−ｙKL）2 ） −ｂsp Ｌd ：０．５ｓｑｒ（（ＲST−ｘKL）2 ＋（３ＲBL−ｙKL）2 ） −２ｂb −３ｂsp である。
【図１】従来の技術に相応するビット線配置の部分図。
【図２】本発明によるビット線配置の第１の実施例の部
分図。
分図。
【図３】第１の実施例の構成原理を示す拡大図。
【図４】本発明によるビット線配置の第２の実施例の部
分図。
分図。
【図５】第２の実施例の構成原理を示す拡大図。
【図６】ビット線縁により描かれる直線を計算するため
の図。
の図。
１〜５ ビット線 １０、２０、３０、４０、５０ 接触部 １１、２１、３１、４１、５１ 接触面
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−214670（ＪＰ，Ａ) 西独国特許出願公開3538053（ＤＥ, Ａ１) 欧州特許出願公開399531（ＥＰ，Ａ １) 欧州特許出願公開428247（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/2842 H01L 27/108
Claims (6)
- 【請求項１】 多数のビット線（１〜５）を備える集積
回路のためのビット線配置であって、 −各ビット線（１〜５）が少なくとも下側に位置する導
電性領域への少なくとも２つの接触部（１０、２０、３
０、４０、５０）を有し、 −各ビット線（１〜５）の各々は、各接触部の周囲での
み接触面（１１、２１、３１、４１、５１）として広げ
られており、 −隣接するビット線（１〜５）の接触部が、第１の方向
に沿って少なくとも三段の梯子形を形成して配置されて
おり、 −各ビット線が直線部分から境界付けられているビット
線配置において、 −２つの隣接するビット線の、互いに平行に延びる直線
部分間の最小間隔（ｂSP）が製造許容誤差の範囲内で一
定の大きさであることを特徴とする集積回路用ビット線
配置。 - 【請求項２】 各ビット線（１〜５）が第１の方向に連
続する一列の接触部を有し、その際に各接触部が少なく
とも１つのセルの導電性領域と接触することを特徴とす
る請求項１記載のビット線配置。 - 【請求項３】 接触部（１０、２０、３０、４０、５
０）の所与の幾何学的配置および大きさにおいてビット
線縁が断片ごとに少なくとも正負符号が異なり、また第
１の方向に対して０と異なる傾斜を有する直線（ｇ1、
ｇ2、ｇ3）を成していることを特徴とする請求項１また
は２記載のビット線配置。 - 【請求項４】 直線ｇ1、ｇ2、ｇ3が下記の構造規則： ｇ1：−Ｋ3とビット線３、０のｘ方向に隣接する接触部
との間の接続区間の中心点０が座標０（−２ＲST；０）
を有する、 −Ｋ2とビット線２、Ｑのｘ方向に隣接する接触部との
間の接続区間の中心点Ｑが座標Ｑ（−ＲST；ＲBL）を有
する、 −Ｑの周りの円ｋQが半径ｒQ＝ｂB＋ｂSPを有する、 −円ｋＱ における接線が０を通る；この接線は探索さ
れるビット線断片の軌道軸線（中心線）である、 −ｇ1は軌道軸線に対する間隔１／２ｂBをおいた平行線
である、 ｇ2：−中心点Ｚを有するＬ3 aとＬ2 cとの間の接続区間
ｚ、 −ｇ2はＺから間隔１／２ｂSPをおいてｚに垂直であ
る、 ｇ3：ｇ3は＋ｘ方向に４ＲSTだけのｇ1の並進により生
ずる、 を満足することを特徴とする請求項３記載のビット線配
置。 - 【請求項５】 直線ｇ1、ｇ2、ｇ3が下記の条件： 【数１】 ｇj＝ａj＋ｂj、 ｊ＝１，２，３、 ここで ａ1＝（ＲBLｓｑｒ（ＲBL 2＋ＲST 2−（ＢB＋ｂSP）2）−ＲST （ＢB＋ｂSP））／（ＲSTｓｑｒ（ＲBL 2＋ＲST 2−（ＢB＋ｂSP）2 ） ＋ＲBL（ｂBL＋ｂSP）） ｂ1＝ｂB／（２ｓｑｒ（１＋ａ1 2））＋２ａ1ＲST＋ｂbａ1 2／（２ｓｑ ｒ （１＋ａ1 2）） ａ2＝−（ＲST−ｘKL）／（ＲBL−ｙKL） ｂ2＝ＲBL／２−ｂSP／（２ｓｑｒ（１＋ａ2 2））−ＲSTａ2／２−ｂSPａ2 2／（２ｓｑｒ（１＋ａ2 2）） ａ3＝ａ1 ｂ3＝ｂ1−４ＲSTａ1 を満足することを特徴とする請求項３または４記載のビ
ット線配置。 - 【請求項６】 接触部（１０、２０、３０、４０、５
０）の所与の幾何学的配置および大きさにおいてビット
線縁が断片ごとに、少なくとも３つの異なる傾斜を有す
る直線（ｇ2、ｇ4〜ｇ10）を成していることを特徴とす
る請求項１または２記載のビット線配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4139719.3 | 1991-12-02 | ||
| DE4139719A DE4139719C1 (ja) | 1991-12-02 | 1991-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243527A JPH05243527A (ja) | 1993-09-21 |
| JP3304146B2 true JP3304146B2 (ja) | 2002-07-22 |
Family
ID=6446093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34118192A Expired - Fee Related JP3304146B2 (ja) | 1991-12-02 | 1992-11-27 | 集積回路用ビット線配置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5315542A (ja) |
| EP (1) | EP0545256B1 (ja) |
| JP (1) | JP3304146B2 (ja) |
| KR (1) | KR100279485B1 (ja) |
| AT (1) | ATE158113T1 (ja) |
| DE (2) | DE4139719C1 (ja) |
| HK (1) | HK1000947A1 (ja) |
| TW (1) | TW226484B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884962B2 (ja) * | 1992-10-30 | 1999-04-19 | 日本電気株式会社 | 半導体メモリ |
| US5864181A (en) | 1993-09-15 | 1999-01-26 | Micron Technology, Inc. | Bi-level digit line architecture for high density DRAMs |
| JP2638487B2 (ja) * | 1994-06-30 | 1997-08-06 | 日本電気株式会社 | 半導体記憶装置 |
| TW318281B (ja) * | 1994-08-30 | 1997-10-21 | Mitsubishi Electric Corp | |
| US6043562A (en) | 1996-01-26 | 2000-03-28 | Micron Technology, Inc. | Digit line architecture for dynamic memory |
| US5864496A (en) * | 1997-09-29 | 1999-01-26 | Siemens Aktiengesellschaft | High density semiconductor memory having diagonal bit lines and dual word lines |
| TW417290B (en) * | 1998-06-26 | 2001-01-01 | Texas Instruments Inc | Relaxed layout for storage nodes for dynamic random access memories |
| US6249451B1 (en) | 1999-02-08 | 2001-06-19 | Kabushiki Kaisha Toshiba | Data line connections with twisting scheme technical field |
| US6282113B1 (en) * | 1999-09-29 | 2001-08-28 | International Business Machines Corporation | Four F-squared gapless dual layer bitline DRAM array architecture |
| JP4936582B2 (ja) * | 2000-07-28 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US9911693B2 (en) | 2015-08-28 | 2018-03-06 | Micron Technology, Inc. | Semiconductor devices including conductive lines and methods of forming the semiconductor devices |
| US9553048B1 (en) * | 2015-09-04 | 2017-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of semiconductor device |
| US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760858B2 (ja) * | 1984-10-26 | 1995-06-28 | 三菱電機株式会社 | 半導体メモリ装置 |
| JPH01278065A (ja) * | 1988-04-28 | 1989-11-08 | Hitachi Ltd | 半導体記憶装置 |
| KR930002289B1 (ko) * | 1989-05-23 | 1993-03-29 | 가부시키가이샤 도시바 | 반도체 기억장치 |
| JP2974252B2 (ja) * | 1989-08-19 | 1999-11-10 | 富士通株式会社 | 半導体記憶装置 |
| US5107459A (en) * | 1990-04-20 | 1992-04-21 | International Business Machines Corporation | Stacked bit-line architecture for high density cross-point memory cell array |
-
1991
- 1991-12-02 DE DE4139719A patent/DE4139719C1/de not_active Expired - Fee Related
-
1992
- 1992-11-10 TW TW081108996A patent/TW226484B/zh active
- 1992-11-25 AT AT92120086T patent/ATE158113T1/de not_active IP Right Cessation
- 1992-11-25 DE DE59208890T patent/DE59208890D1/de not_active Expired - Fee Related
- 1992-11-25 EP EP92120086A patent/EP0545256B1/de not_active Expired - Lifetime
- 1992-11-27 JP JP34118192A patent/JP3304146B2/ja not_active Expired - Fee Related
- 1992-12-02 US US07/984,376 patent/US5315542A/en not_active Expired - Lifetime
- 1992-12-02 KR KR1019920023025A patent/KR100279485B1/ko not_active IP Right Cessation
-
1997
- 1997-12-18 HK HK97102498A patent/HK1000947A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATE158113T1 (de) | 1997-09-15 |
| TW226484B (ja) | 1994-07-11 |
| KR100279485B1 (ko) | 2001-03-02 |
| JPH05243527A (ja) | 1993-09-21 |
| KR930014952A (ko) | 1993-07-23 |
| EP0545256B1 (de) | 1997-09-10 |
| EP0545256A1 (de) | 1993-06-09 |
| DE59208890D1 (de) | 1997-10-16 |
| HK1000947A1 (en) | 1998-05-08 |
| US5315542A (en) | 1994-05-24 |
| DE4139719C1 (ja) | 1993-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3304146B2 (ja) | 集積回路用ビット線配置 | |
| US5581098A (en) | Circuit routing structure using fewer variable masks | |
| KR940001019B1 (ko) | 개선된 배치도를 갖는 다이나믹 랜덤 액세스 메모리와 다이나믹 랜덤 액세스 메모리의 메모리 셀 패턴을 배열하는 방법 | |
| JP3129836B2 (ja) | Ｖｌｓｉ回路の導体路配置 | |
| US5087958A (en) | Misalignment tolerant antifuse | |
| JPH0828467B2 (ja) | 半導体装置 | |
| JP2778612B2 (ja) | 半導体装置 | |
| EP0405460A2 (en) | Semiconductor device using standard cell system | |
| EP1319250A2 (en) | Diode with variable width metal stripes for improved protection against electrostatic discharge (esd) current failure | |
| EP0102178B1 (en) | Semiconductor memory device | |
| US6242796B1 (en) | Wiring structure of semiconductor memory device and formation method thereof | |
| KR100667379B1 (ko) | 집적 반도체 칩 | |
| US6838296B2 (en) | Device and method for detecting alignment of deep trench capacitors and active areas in DRAM devices | |
| US5508564A (en) | Semiconductor device having an improved packing density and high reliability | |
| US5748550A (en) | Multiple power line arrangement for a semiconductor memory device | |
| US5448088A (en) | Semiconductor integrated circuit having lengthened connection pins for connection to external wirings | |
| US6839264B2 (en) | Semiconductor device without adverse effects caused by inclinations of word line and bit line | |
| US4695922A (en) | Constant ratio, size insensitive, capacitor structure | |
| KR100237628B1 (ko) | 반도체소자 | |
| KR100326807B1 (ko) | 반도체소자 | |
| US6372626B1 (en) | Method of reducing step heights in integrated circuits by using dummy conductive lines, and integrated circuits fabricated thereby | |
| US4712126A (en) | Low resistance tunnel | |
| JPH06252367A (ja) | Ｃｍｏｓ基本セルを有する半導体装置 | |
| JP2743389B2 (ja) | メモリ装置 | |
| KR950006474B1 (ko) | 워드선 배열방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020322 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |