KR100279485B1 - 집적 회로의 비트 라인 장치 - Google Patents

집적 회로의 비트 라인 장치 Download PDF

Info

Publication number
KR100279485B1
KR100279485B1 KR1019920023025A KR920023025A KR100279485B1 KR 100279485 B1 KR100279485 B1 KR 100279485B1 KR 1019920023025 A KR1019920023025 A KR 1019920023025A KR 920023025 A KR920023025 A KR 920023025A KR 100279485 B1 KR100279485 B1 KR 100279485B1
Authority
KR
South Korea
Prior art keywords
bit line
contact
contacts
adjacent
midpoint
Prior art date
Application number
KR1019920023025A
Other languages
English (en)
Other versions
KR930014952A (ko
Inventor
한노 멜즈너
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR930014952A publication Critical patent/KR930014952A/ko
Application granted granted Critical
Publication of KR100279485B1 publication Critical patent/KR100279485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 장치는 접촉부(10, 20, 30, 40, 50)에서 밑에 깔린 셀과 접촉표면(11, 21, 31, 41, 51)을 형성하기 위해 확장되는 비트라인에 관한 것으로서, 상기 접촉부는 적어도 3 - 폴드 스테거에 배치된다. 인접비트라인의 에지 사이의 거리 bsp가 어디서나 동일한 값을 갖을때 신뢰성이 커지도록 최소의 요구공간이 확보되며 따라서 접촉표면이 확장할 수 있다.

Description

집적 회로의 비트 라인 장치
제1도는 종래 기술에 대응하는 비트 라인 장치의 단면도.
제2도 및 제4도는 본 발명에 따른 비트 라인 장치의 두 실시예에 대한 단면도.
제3도 및 제5도는 실시예에 대한 설계원리를 확장하여 예시한 도면.
제6도는 비트 라인 에지를 표시하는 직선을 계산하기위한 개략도.
〈도면의 주요부분에 대한 부호의 설명〉
1,2,3,4,5 : 비트 라인 52 : 셀
10,20,30,40,50 : 접촉부 11,21,31,41,51 : 접촉 표면
본 발명은 집적 회로용 비트 라인 장치에 관한 것으로, 여기서 각각의 비트 라인은 밑으로 깔린 도전 영역에 대한 적어도 하나의 접촉부를 갖으며 상기 접촉부의 주변에서만 접촉 표면을 형성하도록 확장되며, 인접 비트 라인의 접촉부는 옵셋되도록 배치되어, 적어도 3 - 폴드 스테거를 형성한다.
집적회로, 특히 DRAM 반도체 메모리에서, (메모리) 셀은 비트 라인에 의해 접촉되며, 하나의 비트 라인은 셀의 로우로 엑세스 한다. 따라서 전술된 셀 장치는 이러한 접촉부의 장치를 결정하며, 이 경우에, 각가의 셀은 위로 오르는 비트 라인에 그 자신의 접촉부를 갖거나, 두개의 인접 셀이 하나의 접촉부를 통해서 상기 비트 라인에 접속된다. 그와같이, 동일 비트 라인의 두개의 연속되는 접촉부 사이의 거리는 하나 또는 두개의 셀 거리이다. 제조 공학적인 이유에서 그리고 전기적인 이유에서, 접촉부의 주변에 접촉 표면을 형성하기 위해서 일반적으로 비트 라인을 확장시키는 것이 필요하다. 한편, 최소의 필요 공간이 도모된다.
제 1도는 종래 기술에 대응하는 비트 라인 장치를 개략적으로 도시한다. 비트 라인 1,2,3,4,5 는 제1방향으로 연장되는데, 이것은 (비트 라인 (5)에 대해서만 표시된) 셀(52)상에서, 동일 비트 라인의 접촉부 사이의 직선으로 둘러사인 연결에 의해 정의되며, 접촉부(10,20,30,40,50)을 갖으며, 그 접촉부를 통해서 상기 비트 라인이 셀중 하나 또는 두개에 접속된다. 상기 비트 라인은,(밑에 깔린 절연층에서 접촉 홀에 의해 일반적으로 실현되는) 접촉부에 대해 비트 라인의 부적절한 경우에도 적당한 전기 접촉을 보장하도록, 접촉부의 주변에 접촉 표면(11,21,31,41,51)을 형성하기 위해 확장된다. 특히, 프로세스 공학상의 이유(비트 라인의 사진기술상의 해상도)로 인해, 인접 비트 라인 사이 또는 그 에지 사이의 거리는 특정 최소값 bsp에 미치지 못한다. 상기 최소 거리는 접촉 표면과 인접 비트 라인 에지 사이이다(제 1도 참조, 상기 접촉부는 이 경우에 4 - 폴드 스테거에 배치되어 있다). 그러한 종래의 장치에서, 주어진 선정된 최소 거리 bsp에서, 접촉 표면 또는 접촉 표면 외부의 비트 라인의 폭 bB를 줄이지 않고 필요공간을 줄이는 것은 불가능하며 따라서 신뢰성을 낮추게 된다.
그러므로 본 발명의 목적은 동일한 또는 감소된 필요공간에서 더 높은 또는 적어도 같은 신뢰성을 갖는 비트 라인 장치를 제공하는 것이다.
이러한 목적은, 두개의 인접 비트 라인의 에지 사이 거리가 (제조허용 오차의 범위내에서) 어디서나 같을때 수행되는데, 말하자면, 최소 거리 bsp가 접촉 표면과 인접 비트 라인 에지 사이에서 뿐 아니라 접촉 표면 외부의 비트 라인 에지 사이에서도 발생된다. 결국, 접촉 표면이 확장되거나, 동일 규격의 접촉 표면에 대해 공간상의 이득이 얻어지도록 하는 것이 가능하다. 접촉 표면을 확장시키는 경우에, 전술된 접촉홀에 대해 비트 라인의 최대 허용 오조종이 커질뿐 아니라, 접촉홀 부근의 전류 경로가 넓어지게 된다. 비트 라인 물질의 층 두께는 (넓은 오버랩(overlap)이 낮은 비트 라인 저항을 얻는데 도움이 됨으로써), 접촉홀에서 보통 작아진다.
본 발명은 도면에 도시된 두개의 실시예를 참조하여 더 상세히 설명된다.
전 도면에서 동일부분은 동일 부호로 나타낸다.
제 2도 : 접촉부(10,20,30,40,50)의 기하학적 장치는 제 1도에 따라서 표시되며 예를들면 밑에 깔린 셀 장치에 의해서 설명되며, 그와같이, 접촉부는 제 1도에서와 크기를 갖는다. 본 발명에 따라서, 인접 비트 라인의 에지들 사이의 거리는 어디서나 같으며, 특히 접촉 표면(11,2,31,41,51) 일부의 영역내에서도 최소 거리 bsp와 같다. 이 실시예에서, 비트 라인(1 내지 5)의 에지는 직선의 세그멘트에 형성되며 상기 세그멘트는 제1방향에 평행하게 연장되지 않는다. 직선은 정확하게 두개의 서로다른 기울기를 가지고 이 장치에서 발생된다.
계속되는 도면을 포함하여 또다른 설명을 위해서, 좌표 시스템이 도입되는데, x 축은 제1방향에 평행하며, y 축은 제1방향에 수직이며, 원점은 비트 라인(3)의 접촉부 K3의 중점에 놓이는데, 이것은 제2도에서 볼 수 있다. 이에 더해서, 다음 정의가 채택된다.
bB :비트 라인 경로의 폭, 즉 접촉 표면 외부의 비트 라인
bsp: 인접 비트 라인의 에지들 사이의 거리
RBL: y 방향의 비트 라인 라스터(raster)
RSt :스테거 라스터 = x 방향의 인접 비트 라인 계수 옵셋
n : 스테거 : 실시예에서 n=4
K1- K5: 도면에서 규정된 n+1 접촉부를 나타냄
L1 a- Li d: 접촉부 K1, i=1, ..n+1 의 모서리 점을 나타냄.
제 3도 : 제 2도의 비트 라인 장치의 설계는, 세그멘트 내 비트 라인 에지를 표시하는 세개의 직선 g1, g2, g3를 사용하여 제작된다. 이 직선의 구성은 비트 라인(3)과 접촉부(K3, K2)의 예를 통해서 아래 설명된다.
g1: - x 방향에 인접하여, 비트 라인(3)의 접촉부와 K3사이 접속 단면의 중점(0) ; 0 는 좌표 0(-2 RSt: 0)를 갖는다.
- x 방향에 인접하여, 비트 라인(2)의 접촉부와 K2사이 접속 단면의 중점 Q:Q(-RSt; RBL)
- 반지름 rQ= bB+ bSp의 Q 둘레의 원 KQ
- 원 KQ내지 0 에 접하는 접선 : 이러한 접선은 보이는 비트 라인 단면의 통로축(중심선)이다.
- g1은 거리 1/2 bB이격되어 통로축에 평행하다.
g2: - 중점 Z를 갖으며 L3 a와 L2 C사이의 접속 단면 Z
- g2는 Z 로부터 거리 1/2 bSp에서 Z 에 수직이다.
g3: g3는 +x 방향에서 4RSt만큼 g1을 변형하여 형성된다.
도면에서 얻을 수 있는 바와같이, 직선은 점(S12, S23)에서 교차하며, 대응 단면에서 비트 라인(3)의 한쪽 에지를 형성한다. 나머지 비트 라인의 다른 에지 및 에지들은, +x 방향 및 -x 방향으로 그 연장선과 공통으로, 원점에서 점반사 및 이 직선으로부터 변형에 의해 유사한 방식으로 얻을 수 있다.
n-폴드 스테거를 일반화시키는 것은 간단하다 : 예를들면, 중점의 좌표는 0(-n/2 RSt; 0) ; 0 는 동시에 n 이 짝수일때 K1및 Kn+1의 중점 2이다. g3는 nRSt를 변형하여 얻을 수 있다. g2는 설명된 바와같이 구성된다.
제 4도 : 제 4도에 따른 실시예에서, 비트 라인 에지의 일부를 형성하는 직선 g1( 및 대응하게 g3)는 네개의 수평(즉 x 방향으로 연장되는, 직선 g4,g6,g8,g10과 그 사이에 놓이고 0 로부터 다양한 기울기를 갖는 세개의 경사진 직선 g5,g7,g9으로 구성된 한 셋트의 접속 라인으로 대치된다(제 5도 참조). 이 경우에 직선 g4-g10은 접속 단면(m, n, ...s)에 대해 직각이며 상기 단면은 비트 라인의 접촉부를 그 중점에서 (n+1)번째 비트 라인의 인접 접촉부에 또는 서로 마주보는 모서리점에서 n번째 비트 라인의 인접 접촉부에 접속시킨다. 이러한 장치의 설계가 어느정도 더 복잡할지라도, 접촉부의 모서리에 접촉 표면의 더 많이 중첩되는 장점이 있으며, 그 결과 이러한 방향으로 더큰 오조종이 허용될 수 있다.
제 5도 : 다음의 방식(예를들면 제 4도에서 볼수 있듯이, 비트 라인(3)의 상부에지의 예에서)으로, 다음 장치가 구성될 수 있다.
g2: - 제1실시예의 g2와 같다.
g6: - K1과 중점(0)을 갖는 K5사이의 접속 단면(0)(0 는, -x 방향에 인접하여, 비트 라인(3)의 접촉부와 K3사이의 중점으로서 구성될 수 있으며, 단면(0)의 단부 점들은 접촉부의 중점이다).
- g6는 거리 01 이 0 로부터 1/2 bB까지에서 0 에 (즉, 기울기 = 0)수직이다. g6와 동시에 다른 비트 라인 에지들의 대응 단면을 구성하는 것이 가능하며, 이것은 K1과 K5사이의 기울기 0 를 갖으며(즉, x = -2 RSt의 주변에서), 각각의 경우에, 서로 bSp및 bB의 거리로 배치된다.
g7: - L1 d와 중점 p 를 갖는 L4 b사이의 접속 단면 p
- g7은 거리가 1/2 bSp에서 p 에 수직이다.
g7과 동시에 다른 비트 라인 에지들의 대응 단면을 구성하는 것이 가능하며, 이것은 L1 d및 L1 b사이의 p 에 수직이며 서로 bb및 bSp의 거리로 배치된다. g4, g8및 g10: 중점 M, Q, 및 S 에 의해 g6와 유사한 방식으로 구성된다(대응 접촉부는 부분적으로 제4도에 표시된 단면의 외부에 있다).
제 4도로부터 알수 있듯이, 이 중점으로부터 직선의 거리 m1, q1, s1은 ;
m1= 1.5 bB+ bSp
q1= 1/2 bB+ bSp
s1= 1.5 bB+ 2 bSp
g5, g9: 은 단면 n 및 r (이것은 상세히 설명되지 않는다)의 중점 N 및 R 에 의해서 g7과 유사한 방식으로 구성된다. 중점으로부터 직선 거리 n1, r1은,
n1= bB+ 1/2 bSp
r1= bB+ 1.5 bSp이다.
단면 n, p 및 r 의 그레디엔트는 규정된 방식으로 RBL,RSt와 접촉부의 규격에 의존하며, 그로부터 n, p, r 에 각각 수직인 직선
g5,g7,g9의 기울기는 분석적으로 계산하는 것이 가능하다.
두개의 실시예에서, 직선 gj, j = 1, ... 10, 그 교차점 Sjk및 비트 라인 에지의 정확한 진로는 직선 방정식 gj= ajx+ bj에 의해 수학적으로 계산될 수 있다. 이것은 제1실시예(제3도) 및 제6도에 의해서 아래에 간단히 설명된다.
A) 직선 g1, g2, g3의 계산, 제6도에 보조각 φ,ψ 를 사용하며, 각 β1및 직선 g1의 기울기 a1에 따라서 계산이 가능하다.
β1= 90˚- φ - ψ
a1= tg β1= (cotφ cotψ -1)/(cotφ + cotψ)
cotφ= RBL/RSt
cotψ= sqr (RSt 2+ RBL 2- (bB+bSp)2)(bB+bSp)
a1 = (RBLsqr(RBL 2+ RSt 2-(bB+bSp)2) - RSt(bB+bSp))/
(RStsqr(RBL 2+ RSt 2-(bB+bSp)2) + RBL(bB+bSp))
직선 g1의 축방향 단면 b1은, g1이 0로부터 bB/2 의 거리를 갖는, 즉 상기 점을 통과하는 조건으로부터 알수 있다.
(-2RSt- bB/2 sin β1 ; bB/2 cos β1) 또는
(-2RSt- bBa1/(2sqr(1+a1 2)); bB/(2sqr(1+a1 2)))
즉, b1= bB/(2sqr(1+a1 2)) + 2a1RSt+ bba1 2/(2sqr(1+a1 2))
직선 g3는 x 방향으로 4 RSt만큼 변형하여 g1으로부터 형성된다.
g3:y = a3x+b3의 특성은
a3= a1
b3= b1- 4 RSta1이 된다.
g2:y = a2x + b2에서,
a2=-(RSt-XKL)/(RBL-YKL)을 알 수 있다. XKL은 x 방향으로 접촉 홀의 크기이며, YKL은 y 방향으로 접촉홀의 크기이다. g2는 상기 점을 통과한다.
(RSt/2 + bSp/2 sin β2; RBL/2 - bSp/2 cos β2) 또는
(RSt/2 + bSpa2/(2sqr(1+a2 2); RBL/2 - bSp/(2sqr(1+a2 2)))
(여기서 β2는 g2의 경사 각이다) 결국,
b2= RBL/2 - bSp/(2sqr(1+a2 2)) - RSta2/2 -
-bSpa2 2/(2sqr(1+a2 2)).
B) 교차면 S12및 S23의 점 계산
S12:(-(b2-b1)/(a2-a1), -a2(b2-b1)/(a2-a1) + b2)및
S23:(-(b3-b2)/(a3-a2), -a3(b3-b2)/(a3-a2) + b3).
제2실시예의 직선 g4-g10은 유사하게 계산될 수 있다. 이미 설명 되었드시, 접촉부에서의 중첩이 어느정도 더 크다는 장점이 있다. 모퉁이에서의 중첩은
La= 0,5sqr((RSt-XKL)2+ (RBL-yKL)2) - bSp,
Ld= 0,5sqr((RSt-XKL)2+ (3RBL-yKL)2) - 2bb- 3bSp이다.

Claims (7)

  1. - 각각의 비트 라인(1-5)이 적어도 하나의 밑에 놓여있는 도전영역에 적어도 하나의 접촉부(10,20,30,40,50)를 갖으며,
    - 비트 라인 장치가 접촉부의 주변에서만 접촉표면(11,21,31,41,51)을 형성하기 위해 확장되며,
    - 인접 비트 라인의 접촉부는 옵셋되도록 배치되어 적어도 3-폴드 스테거를 형성하는 집적회로의 비트 라인 장치에 있어서, 두개의 인접 비트 라인의 에지들 사이의 거리(bSp)가 제조허용 오차범위 내에서는 어디서나 같은것을 특징으로 하는 집적회로의 비트 라인 장치.
  2. 제1항에 있어서, 각각의 비트 라인(1-5)은 제1방향으로 서로 연속되는 접촉부 열을 갖으며, 각각의 접촉부는 적어도 하나의 셀의 도전영역과 접촉하는 것을 특징으로 하는 집적회로의 비트 라인 장치.
  3. 제1항 또는 제2항에 있어서, 상기 접촉부(10,20,30,40,50)의 크기 및 기하학적 배치가 주어질 때, 비트 라인 에지는, 세그멘트에서, 두개의 기울기를 갖는 직선(g1,g2,g3)을 표시하며, 상기 기울기들은 적어도 부호가 다르며 제1방향에 대해서 0 과는 다른것을 특징으로 하는 집적회로의 비트 라인 장치.
  4. 제3항에 있어서, 상기 직선(g1,g2,g3)은 다음 구성법칙, 즉, g1은, X 방향에 인접하여, 비트 라인(3)의 접촉부와 K3사이의 접속단면의 중점 0( 0 는 좌표 0 (-2RSt: 0)를 가짐); X 방향에 인접하여, 비트 라인(2)의 접촉부와 K2사이 접속단면의 중점 Q(Q(-RSt;RBL)); 반지름 rQ= bB+ bSp의 Q 둘레의 원 KQ; 및 원 KQ내지 0 에 접하는 접선(이러한 접선은 보이는 비트 라인 단면의 통로축(중심선)들과의 관계에서, 상기 통로축과 거리 1/2 bB만큼 이격되어 평행하며, g2는, 중점 Z를 갖는 L3 a와 L2 c사이의 접속단면 z 와의 관계에서, Z 로부터 거리 1/2 bSp만큼 이격된 지점에서 z 에 수직이며, 그리고 g3는, +x 방향에서 4RSt만큼 g1을 이동시켜 형성되는 구성법칙을 만족시키는 것을 특징으로 하는 집적회로의 비트 라인 장치.
  5. 제4항에 있어서, 상기 직선(g1,g2,g3)은 다음 조건 즉,
    gj= aj+ bjj = 1, 2, 3 여기서
    a1= (RBLsqr(RBL 2+ RSt 2-(BB+ bSp)2) - RSt(BB+ BSp))/
    (RStsqr(RBL 2+ RSt 2-(BB+ bSp)2) - RBL(bB+ bSp))
    b1= bB/(2sqr(1+a1 2)) + 2a1RSt+ bba1 2/(2sqr(1+a1 2))
    a2= -(RSt-xKL)/(RBL-yKL)
    b2= RBL/2 - bSp/2sqr(1+a2 2)) - RSta2/2 -
    - bSpa2 2/(2sqr(1+a2 2))
    a3= a1
    b3=b1- 4RSta1
    을 만족시키는 것을 특징으로 하는 집적회로의 비트 라인 장치.
  6. 제1항 또는 제2항에 있어서, 상기 접촉부(10,20,30,40,50)의 크기 및 기하학적 배치가 주어질 때, 상기 비트 라인 에지는 세그멘트에서 적어도 세개의 서로 다른 기울기를 갖는 직선(g2,g4-g10)을 나타내는 것을 특징으로 하는 집적회로의 비트 라인 장치.
  7. 제6항에 있어서, 상기 직선(g4내지 g10)은 접속단면(m, n, o, p, q, r, s)에 대해 직각이며, 상기 접속단면은 그 중점에서 (n+1)번째 비트 라인 인접접촉부에 비트 라인의 접촉부를 접속시키거나 서로 마주보는 그 모서리 점에서 n번째 비트 라인의 인접 접촉부에 비트 라인의 접촉부를 접속시키는 것을 특징으로 하는 집적회로의 비트 라인 장치.
KR1019920023025A 1991-12-02 1992-12-02 집적 회로의 비트 라인 장치 KR100279485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4139719A DE4139719C1 (ko) 1991-12-02 1991-12-02
DEP4139719.3 1991-12-02

Publications (2)

Publication Number Publication Date
KR930014952A KR930014952A (ko) 1993-07-23
KR100279485B1 true KR100279485B1 (ko) 2001-03-02

Family

ID=6446093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023025A KR100279485B1 (ko) 1991-12-02 1992-12-02 집적 회로의 비트 라인 장치

Country Status (8)

Country Link
US (1) US5315542A (ko)
EP (1) EP0545256B1 (ko)
JP (1) JP3304146B2 (ko)
KR (1) KR100279485B1 (ko)
AT (1) ATE158113T1 (ko)
DE (2) DE4139719C1 (ko)
HK (1) HK1000947A1 (ko)
TW (1) TW226484B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5864181A (en) 1993-09-15 1999-01-26 Micron Technology, Inc. Bi-level digit line architecture for high density DRAMs
JP2638487B2 (ja) * 1994-06-30 1997-08-06 日本電気株式会社 半導体記憶装置
TW318281B (ko) * 1994-08-30 1997-10-21 Mitsubishi Electric Corp
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US5864496A (en) * 1997-09-29 1999-01-26 Siemens Aktiengesellschaft High density semiconductor memory having diagonal bit lines and dual word lines
TW417290B (en) * 1998-06-26 2001-01-01 Texas Instruments Inc Relaxed layout for storage nodes for dynamic random access memories
US6249451B1 (en) 1999-02-08 2001-06-19 Kabushiki Kaisha Toshiba Data line connections with twisting scheme technical field
US6282113B1 (en) * 1999-09-29 2001-08-28 International Business Machines Corporation Four F-squared gapless dual layer bitline DRAM array architecture
JP4936582B2 (ja) * 2000-07-28 2012-05-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US9553048B1 (en) * 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0399531A1 (en) * 1989-05-23 1990-11-28 Kabushiki Kaisha Toshiba Semiconductor memory device
EP0428247A2 (en) * 1989-08-19 1991-05-22 Fujitsu Limited Semiconductor memory device with improved contact layout

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760858B2 (ja) * 1984-10-26 1995-06-28 三菱電機株式会社 半導体メモリ装置
JPH01278065A (ja) * 1988-04-28 1989-11-08 Hitachi Ltd 半導体記憶装置
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0399531A1 (en) * 1989-05-23 1990-11-28 Kabushiki Kaisha Toshiba Semiconductor memory device
EP0428247A2 (en) * 1989-08-19 1991-05-22 Fujitsu Limited Semiconductor memory device with improved contact layout

Also Published As

Publication number Publication date
ATE158113T1 (de) 1997-09-15
TW226484B (ko) 1994-07-11
JPH05243527A (ja) 1993-09-21
KR930014952A (ko) 1993-07-23
EP0545256B1 (de) 1997-09-10
EP0545256A1 (de) 1993-06-09
DE59208890D1 (de) 1997-10-16
HK1000947A1 (en) 1998-05-08
JP3304146B2 (ja) 2002-07-22
US5315542A (en) 1994-05-24
DE4139719C1 (ko) 1993-04-08

Similar Documents

Publication Publication Date Title
KR100279485B1 (ko) 집적 회로의 비트 라인 장치
JP3129836B2 (ja) Ｖｌｓｉ回路の導体路配置
US6026010A (en) Semiconductor memory device with bit line contact areas and storage capacitor contact areas
KR20000057720A (ko) 접촉부 및 깊은 트렌치 패터닝 방법
KR102309566B1 (ko) 반도체 소자
KR100435412B1 (ko) 반도체 장치 및 그 제조 방법
KR960000719B1 (ko) 세미커스텀 반도체 집적회로의 매크로셀 설계법
US20040256149A1 (en) Symmetric electrical connection system
KR20020063112A (ko) 정적 메모리 셀 및 메모리 어레이
US6057225A (en) Semiconductor integrated circuit device having fundamental cells and method of manufacturing the semiconductor integrated circuit device using the fundamental cells
US5654563A (en) Microelectronic integrated circuit including triangular semiconductor "or"g
KR100541127B1 (ko) 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치
KR100275021B1 (ko) 부분단일주사전자선노출마스크및부분단일주사전자선노출패턴을형성하는방법
US20200104012A1 (en) Touch display panel, method of manufacturing touch display panel, and display apparatus
KR100287826B1 (ko) 반도체 메모리 장치
EP0780901A2 (en) DRAM cell array layout
KR100286113B1 (ko) 정적램
EP4195262A1 (en) Semiconductor structure
US4695922A (en) Constant ratio, size insensitive, capacitor structure
KR100399891B1 (ko) 서브워드라인 드라이버
KR100237628B1 (ko) 반도체소자
JPS61207057A (ja) 半導体集積装置の製造方法
US20190181153A1 (en) Digital blocks with electrically insulated and orthogonal polysilicon layers
CN116632021A (zh) 一种小像元ccd结构
KR950004550A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee