JPH05243430A - 冷却構造体及びチツプパツケージモジユール - Google Patents
冷却構造体及びチツプパツケージモジユールInfo
- Publication number
- JPH05243430A JPH05243430A JP4110704A JP11070492A JPH05243430A JP H05243430 A JPH05243430 A JP H05243430A JP 4110704 A JP4110704 A JP 4110704A JP 11070492 A JP11070492 A JP 11070492A JP H05243430 A JPH05243430 A JP H05243430A
- Authority
- JP
- Japan
- Prior art keywords
- cooling structure
- current
- heat
- chip
- supply level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001816 cooling Methods 0.000 title claims abstract description 85
- 238000012546 transfer Methods 0.000 claims abstract description 47
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 18
- 230000005693 optoelectronics Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 8
- 239000000835 fiber Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005293 physical law Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 235000002754 Acer pseudoplatanus Nutrition 0.000 description 1
- 240000004731 Acer pseudoplatanus Species 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 235000006485 Platanus occidentalis Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
- H01S5/0071—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping for beam steering, e.g. using a mirror outside the cavity to change the beam direction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/02365—Fixing laser chips on mounts by clamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Details Of Measuring And Other Instruments (AREA)
Abstract
(57)【要約】
【目的】本発明は電子素子が形成されるチツプ内の活性
層及び熱シンク間に熱を直接伝達する冷却構造体を提案
する。 【構成】本発明の冷却構造体30は、絶縁層471によ
つて部分的に覆われてその後熱伝達構造部48に覆われ
た金属構造部43、44、45及び絶縁スペーサ46
1、462、463、464及び又は絶縁層をもつ電流
/電圧供給レベル34から構成される。熱伝達ブリツジ
251を熱伝達構造部48に熱接続することにより、本
発明の冷却構造体及び熱シンク間に熱流量を提供する。
層及び熱シンク間に熱を直接伝達する冷却構造体を提案
する。 【構成】本発明の冷却構造体30は、絶縁層471によ
つて部分的に覆われてその後熱伝達構造部48に覆われ
た金属構造部43、44、45及び絶縁スペーサ46
1、462、463、464及び又は絶縁層をもつ電流
/電圧供給レベル34から構成される。熱伝達ブリツジ
251を熱伝達構造部48に熱接続することにより、本
発明の冷却構造体及び熱シンク間に熱流量を提供する。
Description
【0001】
【産業上の利用分野】本発明は冷却構造体及びチツプパ
ツケージモジユールに関し、特に光電子装置における半
導体装置について、熱が活性表面から本発明の冷却構造
体を介して熱シンクに直接伝わるように熱発生素子が配
置された活性面の頂部に形成された冷却構造体に適用し
て好適なものである。
ツケージモジユールに関し、特に光電子装置における半
導体装置について、熱が活性表面から本発明の冷却構造
体を介して熱シンクに直接伝わるように熱発生素子が配
置された活性面の頂部に形成された冷却構造体に適用し
て好適なものである。
【0002】
【従来の技術】今日、広範囲に亘つて使用されている高
密度集積回路の利点を十分に実現させる場合に主要な障
害となつているのは、パツケージング技術である。回路
の接続、回路の冷却及び回路のハウジングをパツケージ
ングと言う。電子回路及び光電子回路の集積度は急速に
高くなつている。今日非常に多くのトランジスタ、コン
デンサ、抵抗及び他の素子をチツプ上に集積することが
できる。光電子装置の面積についても似たような傾向が
ある。
密度集積回路の利点を十分に実現させる場合に主要な障
害となつているのは、パツケージング技術である。回路
の接続、回路の冷却及び回路のハウジングをパツケージ
ングと言う。電子回路及び光電子回路の集積度は急速に
高くなつている。今日非常に多くのトランジスタ、コン
デンサ、抵抗及び他の素子をチツプ上に集積することが
できる。光電子装置の面積についても似たような傾向が
ある。
【0003】集積度が向上するに従つて集積回路の熱の
発生が一段と問題になつて来ている。消費電力密度及び
これと関係があるこれらの回路の熱発生問題が増大して
来ている。電子素子及び光電子素子の性能はその温度に
よつて影響され、温度を安定させることは動作の信頼生
にとつて基本的に重要な事項である。同様に半導体及び
半導体素子を過熱させると当該素子を破壊する結果にな
る。回路の密度を高める技術開発が個々の回路の消費電
力を削減する技術開発より早いという事実は、熱エネル
ギーの消散を増大させる必要があるということを意味
し、従つて集積回路を均等に効果的に冷却することが一
段と重要になつてくる。
発生が一段と問題になつて来ている。消費電力密度及び
これと関係があるこれらの回路の熱発生問題が増大して
来ている。電子素子及び光電子素子の性能はその温度に
よつて影響され、温度を安定させることは動作の信頼生
にとつて基本的に重要な事項である。同様に半導体及び
半導体素子を過熱させると当該素子を破壊する結果にな
る。回路の密度を高める技術開発が個々の回路の消費電
力を削減する技術開発より早いという事実は、熱エネル
ギーの消散を増大させる必要があるということを意味
し、従つて集積回路を均等に効果的に冷却することが一
段と重要になつてくる。
【0004】基本的に集積回路を冷却する方法には従来
2つの異なる方法がある。第1の方法は、熱は熱傾斜に
沿つて本体の高温部分から本体の低温部分に伝導すると
いう物理的法則(以下の熱力学概念)に基づいた熱伝導
として知られている。熱源から熱を除去する第2の方法
は、熱源から熱源を通る冷却流体に熱を伝導する対流を
用いる。流体冷却システムは非常に大きく、しかも当該
流体の循環に必要な自動駆動ポンプは問題を生じ易く、
電磁妨害を引き起こすおそれがある。
2つの異なる方法がある。第1の方法は、熱は熱傾斜に
沿つて本体の高温部分から本体の低温部分に伝導すると
いう物理的法則(以下の熱力学概念)に基づいた熱伝導
として知られている。熱源から熱を除去する第2の方法
は、熱源から熱源を通る冷却流体に熱を伝導する対流を
用いる。流体冷却システムは非常に大きく、しかも当該
流体の循環に必要な自動駆動ポンプは問題を生じ易く、
電磁妨害を引き起こすおそれがある。
【0005】一段と信頼性が高く、小型で単純なのは上
述の第1の熱伝導に基づいた冷却構造体である。熱の伝
導原理に基づく異々の冷却構造体が従来の技術としてあ
る。図9はチツプパツケージモジユールの断面図であ
り、活性層111をもつ半導体チツプ101が基板12
上に固定されている。活性層111に配置された電子素
子はボンドワイヤ151を介してピン141に電気的に
接続されている。基板12上に実装されたチツプは、基
板12に固定される金属キヤツプ13によつて保護され
る。活性層111の電子素子が発生する熱は、矢印Qで
示すように、チツプ101及び基板12を介して金属キ
ヤツプ13に伝導する。図9に示すようにチツプ101
は、活性層111が上になるような向きに取り付けら
れ、かつ活性層に発生した熱がチツプ101及び基板1
2を介して熱シンク13に伝導するように実装される。
述の第1の熱伝導に基づいた冷却構造体である。熱の伝
導原理に基づく異々の冷却構造体が従来の技術としてあ
る。図9はチツプパツケージモジユールの断面図であ
り、活性層111をもつ半導体チツプ101が基板12
上に固定されている。活性層111に配置された電子素
子はボンドワイヤ151を介してピン141に電気的に
接続されている。基板12上に実装されたチツプは、基
板12に固定される金属キヤツプ13によつて保護され
る。活性層111の電子素子が発生する熱は、矢印Qで
示すように、チツプ101及び基板12を介して金属キ
ヤツプ13に伝導する。図9に示すようにチツプ101
は、活性層111が上になるような向きに取り付けら
れ、かつ活性層に発生した熱がチツプ101及び基板1
2を介して熱シンク13に伝導するように実装される。
【0006】他の冷却構造体を図10に示す。活性層1
12をもつ半導体チツプ102は、活性層112がその
下側になるようにはんだボール24により実装される。
活性層112の電子素子は伝導ライン23及び伝導構造
部21を介して金属ピン22に電気的に接続される。上
述の伝導構造部21は金属キヤツプ13に固定された基
板20内に配置される。基板20は無機樹脂、セラミツ
ク又は適正な誘電材料で構成され得る。図10のモジユ
ールの上部分は柔軟性のある熱ブリツジ251を含み、
この熱ブリツジ251は金属キヤツプ13からチツプ1
02の裏面まで延長している。熱流量Qはチツプ102
及び熱ブリツジ251を通つて金属キヤツプ13に伝導
する。この構造体において、活性層112は、図9の配
置とは対照的に基板20側に配設されるが、それにもか
かわらず熱は活性層112からチツプ102を介して熱
ブリツジ251に伝導し、その後熱シンク13に伝導す
る。
12をもつ半導体チツプ102は、活性層112がその
下側になるようにはんだボール24により実装される。
活性層112の電子素子は伝導ライン23及び伝導構造
部21を介して金属ピン22に電気的に接続される。上
述の伝導構造部21は金属キヤツプ13に固定された基
板20内に配置される。基板20は無機樹脂、セラミツ
ク又は適正な誘電材料で構成され得る。図10のモジユ
ールの上部分は柔軟性のある熱ブリツジ251を含み、
この熱ブリツジ251は金属キヤツプ13からチツプ1
02の裏面まで延長している。熱流量Qはチツプ102
及び熱ブリツジ251を通つて金属キヤツプ13に伝導
する。この構造体において、活性層112は、図9の配
置とは対照的に基板20側に配設されるが、それにもか
かわらず熱は活性層112からチツプ102を介して熱
ブリツジ251に伝導し、その後熱シンク13に伝導す
る。
【0007】図9及び図10に示す冷却構造体は、それ
ぞれ「マイクロエレクトロニクス・パツケージング・ハ
ンドブツク」及び1977年10月発行、「IBM・テクニカ
ル・デイスクロージヤ・ブレテイン」第20巻、第5号、
1768頁に述べられている。
ぞれ「マイクロエレクトロニクス・パツケージング・ハ
ンドブツク」及び1977年10月発行、「IBM・テクニカ
ル・デイスクロージヤ・ブレテイン」第20巻、第5号、
1768頁に述べられている。
【0008】上述の物理的法則に基づいた同様の従来の
冷却構造体が数多くある。例えば欧州特許出願第 97782
号、「IBM・テクニカル・デイスクロージヤ・ブレテ
イン」第27巻、第7B号、4413〜4415頁、1984年12月発行
及び「IBM・テクニカル・デイスクロージヤ・ブレテ
イン」第20巻、第8号、1978年1月発行がある。
冷却構造体が数多くある。例えば欧州特許出願第 97782
号、「IBM・テクニカル・デイスクロージヤ・ブレテ
イン」第27巻、第7B号、4413〜4415頁、1984年12月発行
及び「IBM・テクニカル・デイスクロージヤ・ブレテ
イン」第20巻、第8号、1978年1月発行がある。
【0009】
【発明が解決しようとする課題】高出力レーザダイオー
ドの接合部を下側にして、例えば上述の金属冷却構造体
のような熱シンクにレーザダイオードをはんだ付けする
ことによつて高出力レーザダイオードは冷却される。活
性素子は上述の熱シンクに直接熱結合される。このパツ
ケージング方法は、熱シンクを構造化するのに時間を必
要とし、かつ整合に費用がかかるという欠点を有する。
さらに光入力ポート及び光出力ポートを必要とする場合
には接合部を下側にできないという欠点がある。
ドの接合部を下側にして、例えば上述の金属冷却構造体
のような熱シンクにレーザダイオードをはんだ付けする
ことによつて高出力レーザダイオードは冷却される。活
性素子は上述の熱シンクに直接熱結合される。このパツ
ケージング方法は、熱シンクを構造化するのに時間を必
要とし、かつ整合に費用がかかるという欠点を有する。
さらに光入力ポート及び光出力ポートを必要とする場合
には接合部を下側にできないという欠点がある。
【0010】上述したすべての構造体及び他の構造体に
おける主要な欠点は、熱は熱源からチツプを介して伝導
し、基板又は熱ブリツジを介して除去されて行くことで
ある(上述の接合部を下側にしたレーザダイオードを除
いて)。活性層の熱発生素子及び熱シンク間の熱抵抗は
実質的にチツプの厚さによつて主に生じ、このチツプの
熱伝導率の劣悪が過熱状態を引き起こし、これらチツプ
の信頼性を低減させる。
おける主要な欠点は、熱は熱源からチツプを介して伝導
し、基板又は熱ブリツジを介して除去されて行くことで
ある(上述の接合部を下側にしたレーザダイオードを除
いて)。活性層の熱発生素子及び熱シンク間の熱抵抗は
実質的にチツプの厚さによつて主に生じ、このチツプの
熱伝導率の劣悪が過熱状態を引き起こし、これらチツプ
の信頼性を低減させる。
【0011】本発明の主要な目的は、電子チツプ又は光
電子チツプの活性層及び熱シンク間に熱を直接伝達する
冷却構造体を提供することである。
電子チツプの活性層及び熱シンク間に熱を直接伝達する
冷却構造体を提供することである。
【0012】本発明の他の主要な目的は、チツプの頂部
に冷却構造体を設けることにより、パツケージング問題
を削減することである。
に冷却構造体を設けることにより、パツケージング問題
を削減することである。
【0013】本発明の他の目的は、装置又はチツプを上
側で接合できるように光入力ポート及び光出力ポートを
もつ光電子装置又はチツプのための冷却構造体を提供す
ることである。
側で接合できるように光入力ポート及び光出力ポートを
もつ光電子装置又はチツプのための冷却構造体を提供す
ることである。
【0014】本発明のさらに他の目的は、例えばレー
ザ、ダイオード及びトランジスタのような単一で熱を発
生する素子を冷却する場合に用いることができる冷却構
造体を提供することである。
ザ、ダイオード及びトランジスタのような単一で熱を発
生する素子を冷却する場合に用いることができる冷却構
造体を提供することである。
【0015】本発明の他の目的は、本発明による冷却構
造体を含む電子チツプ又は光電子チツプに完全なパツケ
ージングモジユールを提供することである。
造体を含む電子チツプ又は光電子チツプに完全なパツケ
ージングモジユールを提供することである。
【0016】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体チツプ103の活性層11
3に形成された電子素子及び熱シンク13間に熱を伝達
する冷却構造体30において、活性層113に形成さ
れ、電子素子の電力供給ライン及び又は信号ラインとし
ての電流導体配線43、44、45並びに電流導体配線
43、44、45を電気的に分離する絶縁スペーサ46
1、462、463、464及び又は絶縁層から構成さ
れる電流/電圧供給レベル34と、電流/電圧供給レベ
ル34すなわち電流/電圧供給レベル34の選択された
部分を覆う絶縁層471と、絶縁層471の頂部及び電
流/電圧供給レベル34の露出部分に形成され、電流導
体配線43、44、45に熱接続され、その上部表面3
2が少なくとも1つの熱コンタクトエリアを提供する熱
伝達手段48と、熱コンタクトエリア32及び熱シンク
13間に熱接続を形成する少なくとも1つの熱ブリツジ
251とを具え、電流電圧/供給レベル34、絶縁層4
71、熱伝達手段48及び熱ブリツジ251は、電子素
子に発生する熱を冷却構造体30を介して熱シンク13
に伝達するために熱抵抗が低くなるように配列されるよ
うにする。
め本発明においては、半導体チツプ103の活性層11
3に形成された電子素子及び熱シンク13間に熱を伝達
する冷却構造体30において、活性層113に形成さ
れ、電子素子の電力供給ライン及び又は信号ラインとし
ての電流導体配線43、44、45並びに電流導体配線
43、44、45を電気的に分離する絶縁スペーサ46
1、462、463、464及び又は絶縁層から構成さ
れる電流/電圧供給レベル34と、電流/電圧供給レベ
ル34すなわち電流/電圧供給レベル34の選択された
部分を覆う絶縁層471と、絶縁層471の頂部及び電
流/電圧供給レベル34の露出部分に形成され、電流導
体配線43、44、45に熱接続され、その上部表面3
2が少なくとも1つの熱コンタクトエリアを提供する熱
伝達手段48と、熱コンタクトエリア32及び熱シンク
13間に熱接続を形成する少なくとも1つの熱ブリツジ
251とを具え、電流電圧/供給レベル34、絶縁層4
71、熱伝達手段48及び熱ブリツジ251は、電子素
子に発生する熱を冷却構造体30を介して熱シンク13
に伝達するために熱抵抗が低くなるように配列されるよ
うにする。
【0017】
【作用】本発明はこれらの目的に適合するように周知の
冷却構造体及び半導体パツケージの他の欠陥を改善す
る。かかる目的は、本発明の冷却構造体においては、冷
却構造体を活性層の頂部に直接形成することによつて実
現させる。冷却構造体は、活性層において発生した熱が
当該冷却構造体を介して熱シンクに伝わるように配列さ
れた電流/電圧供給レベル、絶縁層及び熱伝達構造体を
含む。冷却構造体それ自体は電気的導体レベルとして部
分的に動作し得る。
冷却構造体及び半導体パツケージの他の欠陥を改善す
る。かかる目的は、本発明の冷却構造体においては、冷
却構造体を活性層の頂部に直接形成することによつて実
現させる。冷却構造体は、活性層において発生した熱が
当該冷却構造体を介して熱シンクに伝わるように配列さ
れた電流/電圧供給レベル、絶縁層及び熱伝達構造体を
含む。冷却構造体それ自体は電気的導体レベルとして部
分的に動作し得る。
【0018】本発明の冷却構造体によつて得られる主要
な利点は、当該冷却構造体の熱抵抗が非常に小さいので
チツプ及び装置を効果的に冷却することができる点であ
る。さらに強力な熱源を選択して冷却することができ、
その結果活性層及び活性層の下の基板の温度を全体的に
均等にする。
な利点は、当該冷却構造体の熱抵抗が非常に小さいので
チツプ及び装置を効果的に冷却することができる点であ
る。さらに強力な熱源を選択して冷却することができ、
その結果活性層及び活性層の下の基板の温度を全体的に
均等にする。
【0019】他の利点は、隣接する電子素子間の相互熱
結合を削減することにより電子素子の動作の信頼性が一
段と高まることである。さらに単一の素子を熱分離する
必要がある場合、本発明の冷却構造体は熱障害を統合す
ることができる。他方個々の素子間を熱結合する必要が
ある場合、本発明により特定のブリツジを統合すること
ができる。
結合を削減することにより電子素子の動作の信頼性が一
段と高まることである。さらに単一の素子を熱分離する
必要がある場合、本発明の冷却構造体は熱障害を統合す
ることができる。他方個々の素子間を熱結合する必要が
ある場合、本発明により特定のブリツジを統合すること
ができる。
【0020】本発明のさらに他の利点は、接合部を上側
にした光電子チツプ又は光電子装置(例えばレーザを放
射する表面)を外部フアイバ、レンズ又はミラーに容易
に接続することができることである。チツプエリア内に
表面に放射入力−出力ポートを有するLSLI(大規模
レーザ集積化)をパツケージすることができる。
にした光電子チツプ又は光電子装置(例えばレーザを放
射する表面)を外部フアイバ、レンズ又はミラーに容易
に接続することができることである。チツプエリア内に
表面に放射入力−出力ポートを有するLSLI(大規模
レーザ集積化)をパツケージすることができる。
【0021】他の利点は、熱伝達構造体を熱シンクとし
て用いることによつて外部に設けた熱シンクを用いずに
単一の電子素子又は光電子素子を冷却することができる
ことである。
て用いることによつて外部に設けた熱シンクを用いずに
単一の電子素子又は光電子素子を冷却することができる
ことである。
【0022】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【0023】図1は本発明の説明に供する冷却構造体の
断面図である。図のように本発明の冷却構造体30は、
チツプ実装パツドすなわち基板31上に実装された活性
層113をもつチツプ103の頂部に形成される。この
基板31は金属キヤツプ13に固定される。熱発生電子
素子をもつ活性層113の頂部に配列された冷却構造体
30は、例えば電子入出力ポートとして用いられるボン
デイングパツド88及び平坦な上部表面32をもつ電子
コンタクトエリア、すなわち当該明細書においては熱コ
ンタクトエリアを有する。当該モジユールは熱コンタク
トエリア32及び熱シンクとして用いられる金属キヤツ
プ13に熱接続された熱伝達ブリツジ251を含む。図
1に示すようにチツプは、ボンドワイヤ151を介して
上述のモジユール内の基板31に固定されたピン141
に接続される。
断面図である。図のように本発明の冷却構造体30は、
チツプ実装パツドすなわち基板31上に実装された活性
層113をもつチツプ103の頂部に形成される。この
基板31は金属キヤツプ13に固定される。熱発生電子
素子をもつ活性層113の頂部に配列された冷却構造体
30は、例えば電子入出力ポートとして用いられるボン
デイングパツド88及び平坦な上部表面32をもつ電子
コンタクトエリア、すなわち当該明細書においては熱コ
ンタクトエリアを有する。当該モジユールは熱コンタク
トエリア32及び熱シンクとして用いられる金属キヤツ
プ13に熱接続された熱伝達ブリツジ251を含む。図
1に示すようにチツプは、ボンドワイヤ151を介して
上述のモジユール内の基板31に固定されたピン141
に接続される。
【0024】活性層113の電子素子から発生される熱
はこれら熱源から本発明の冷却構造体30及び熱ブリツ
ジ251に直接伝わる。実際上冷却構造体30はチツプ
103と比較して極めて薄く、主に金属材料から構成さ
れるので熱抵抗は小さい。図1の装置の詳細を図2に示
す。図2はp型すなわち半導体基板40及びn型にドー
プされた層41上に形成され、ゲート領域42並びにゲ
ートコンタクト44、ソースコンタクト43及びドレイ
ンコンタクト45を有するMESFET(金属半導体電
界効果トランジスタ)の断面図である。本発明の冷却構
造体30の一部であるこれらの金属コンタクト43、4
4及び45は絶縁スペーサ461〜464によつて分離
される。コンタクト及びスペーサは一体となつて非常に
平坦な表面を形成する。冷却構造体30のこの下方部分
を電流/電圧(c/v)供給レベル34とする。図2に
示すように電流/電圧供給レベル34を部分的に覆う絶
縁層471及び熱伝達構造部48から構成される熱伝達
レベル33はc/v供給レベル34の頂部に形成され
る。熱伝達構造部48が金属層である場合には、これを
図2に示すようにc/v供給レベル34の各部分を電気
的に相互に接続する際に用いることができる。この場合
熱伝達構造部48はドレインコンタクト45に接続され
る。ソースコンタクト43及びゲートコンタクト44は
この断面図には示されていないがボンデイングパツドに
電気的に接続される。MESFETの活性層113に発
生する熱は、c/v供給レベル34及び熱伝達レベル3
3を介して熱伝達ブリツジ251に伝導し、この熱伝達
ブリツジ251の一方は熱シンクに熱結合され、その他
方は熱伝達構造部48の熱コンタクトエリア32に熱結
合される。
はこれら熱源から本発明の冷却構造体30及び熱ブリツ
ジ251に直接伝わる。実際上冷却構造体30はチツプ
103と比較して極めて薄く、主に金属材料から構成さ
れるので熱抵抗は小さい。図1の装置の詳細を図2に示
す。図2はp型すなわち半導体基板40及びn型にドー
プされた層41上に形成され、ゲート領域42並びにゲ
ートコンタクト44、ソースコンタクト43及びドレイ
ンコンタクト45を有するMESFET(金属半導体電
界効果トランジスタ)の断面図である。本発明の冷却構
造体30の一部であるこれらの金属コンタクト43、4
4及び45は絶縁スペーサ461〜464によつて分離
される。コンタクト及びスペーサは一体となつて非常に
平坦な表面を形成する。冷却構造体30のこの下方部分
を電流/電圧(c/v)供給レベル34とする。図2に
示すように電流/電圧供給レベル34を部分的に覆う絶
縁層471及び熱伝達構造部48から構成される熱伝達
レベル33はc/v供給レベル34の頂部に形成され
る。熱伝達構造部48が金属層である場合には、これを
図2に示すようにc/v供給レベル34の各部分を電気
的に相互に接続する際に用いることができる。この場合
熱伝達構造部48はドレインコンタクト45に接続され
る。ソースコンタクト43及びゲートコンタクト44は
この断面図には示されていないがボンデイングパツドに
電気的に接続される。MESFETの活性層113に発
生する熱は、c/v供給レベル34及び熱伝達レベル3
3を介して熱伝達ブリツジ251に伝導し、この熱伝達
ブリツジ251の一方は熱シンクに熱結合され、その他
方は熱伝達構造部48の熱コンタクトエリア32に熱結
合される。
【0025】冷却すべきチツプ又は装置により本発明の
冷却構造体の構成を変えることができる。c/v供給レ
ベル34は、電子入出力ポートを必要とする各電子素子
の集積度が高まり、それに伴つて一段と複雑になつて来
ている。これら高集積度チツプは絶縁スペーサ及び絶縁
層によつて分離された異なる金属処理がなされた層から
なるc/v供給レベル34を必要とする。従来の異なる
形式の熱伝達ブリツジにはピストン、スタンプ、金属ホ
イル、熱グリース及びスプリング等があるが、熱シンク
として使用できるように熱伝達構造部を形成した場合、
単一の電子素子又は光電子素子を冷却するのに熱シンク
を外部に設ける必要がないことが考えられる。
冷却構造体の構成を変えることができる。c/v供給レ
ベル34は、電子入出力ポートを必要とする各電子素子
の集積度が高まり、それに伴つて一段と複雑になつて来
ている。これら高集積度チツプは絶縁スペーサ及び絶縁
層によつて分離された異なる金属処理がなされた層から
なるc/v供給レベル34を必要とする。従来の異なる
形式の熱伝達ブリツジにはピストン、スタンプ、金属ホ
イル、熱グリース及びスプリング等があるが、熱シンク
として使用できるように熱伝達構造部を形成した場合、
単一の電子素子又は光電子素子を冷却するのに熱シンク
を外部に設ける必要がないことが考えられる。
【0026】本発明の冷却構造体の一般的な製造プロセ
スを異なる実施例を用いて説明する。
スを異なる実施例を用いて説明する。
【0027】本発明の第1の実施例は半導体チツプの冷
却構造体である。第1の実施例は図1及び図2において
述べた冷却構造体と同様であり、これを図3に示す。図
2と同様に数多くの電子素子のうち1つのMESFET
だけを示す。当該MESFETはGaAsウエハの頂部
に成長し、ゲート領域42がn型にドープされたGaA
s層41内に形成される。ソースコンタクト51、ゲー
トコンタクト52及びドレインコンタクト53は電気め
つき処理によつてめつきベース501〜503上に形成
される。コンタクト51、52及び53並びにめつきベ
ース50は絶縁スペーサ465〜468によつて分離さ
れる。コンタクト51、52、53及びめつきベース5
01〜503並びに絶縁スペーサ465〜468から構
成されるc/v供給レベル34の上部表面を絶縁層47
2によつて部分的に覆うことにより、当該コンタクト及
び熱伝達構造部571間を短絡しないようにする。c/
v供給レベル34の被覆部分及び露出部分は、他のめつ
きベース561によつて覆われ、めつきベース561上
の熱伝達構造部571は電気めつきされる。c/v供給
レベル34及び絶縁層472を介してMESFETから
熱伝達構造部571に伝達された熱は、小型金属ピスト
ン58を通り冷却構造体の上部面321から除去され
る。
却構造体である。第1の実施例は図1及び図2において
述べた冷却構造体と同様であり、これを図3に示す。図
2と同様に数多くの電子素子のうち1つのMESFET
だけを示す。当該MESFETはGaAsウエハの頂部
に成長し、ゲート領域42がn型にドープされたGaA
s層41内に形成される。ソースコンタクト51、ゲー
トコンタクト52及びドレインコンタクト53は電気め
つき処理によつてめつきベース501〜503上に形成
される。コンタクト51、52及び53並びにめつきベ
ース50は絶縁スペーサ465〜468によつて分離さ
れる。コンタクト51、52、53及びめつきベース5
01〜503並びに絶縁スペーサ465〜468から構
成されるc/v供給レベル34の上部表面を絶縁層47
2によつて部分的に覆うことにより、当該コンタクト及
び熱伝達構造部571間を短絡しないようにする。c/
v供給レベル34の被覆部分及び露出部分は、他のめつ
きベース561によつて覆われ、めつきベース561上
の熱伝達構造部571は電気めつきされる。c/v供給
レベル34及び絶縁層472を介してMESFETから
熱伝達構造部571に伝達された熱は、小型金属ピスト
ン58を通り冷却構造体の上部面321から除去され
る。
【0028】第1の実施例との関連で述べた冷却構造体
30と同様の冷却構造体の製造プロセスについて以下に
簡単に述べる。MESFETのソース、ゲート及びドレ
インを金属処理してめつきベース501〜503として
用いる。従つてその頂部の金属は貴金属(例えば金)で
なければならない。次に例えば重合体材料からなる成形
物465〜468を製造する。成形物465〜468は
光学リソグラフイ、X線リソグラフイ又はeビームリソ
グラフイによつてパターン化されたホトレジスト又は3
重層のレジストシステムから構成される。電気めつき処
理の際にめつきベース501〜503を電圧ソースの1
つの極に接続し、電圧ソースの第2の極に接続された電
極をもつ電解槽にチツプを配置する。このような準備を
した後、パターン化された成形物465〜468を電着
による電解槽からの金属で充填し、金属構造部51、5
2及び53を形成する。次の処理の際にはこの例に示す
ようにチツプ10上に成形物465〜468を残したま
まにすることができる。電流/電圧供給レベル34を用
意し、次のステツプにおいて絶縁層472によつて電流
/電圧供給レベル34を連続的に覆う。適正な熱伝導を
提供するために、電圧/電流供給レベル34はベリリア
(Beryllia(BO))又はアルミニア(Aluminia(Al
2 O2 ))のような薄い誘電体でもよい。熱伝達構造部
571及びc/v供給レベル34間に電気的伝導を必要
する場所をエツチング処理の後のフオトリソグラフイマ
スクを用いて、c/v供給レベル34を覆つている絶縁
層472の一部を除去して設ける。その後他のめつきベ
ース561(例えば厚さ10〔nm〕のCr、厚さ 100〔n
m〕のAu)を表面上に蒸着する。このめつきベース5
61をフオトレジストマスク及びリフトオフ処理を用い
てパターン化してボンドパツドを開いたままにする(図
3に示せず)。次に重合体材料からなる他の成形物(図
示せず)を製造する。この成形物は厚さが数十〔μm〕
であり、上述のようなフオトレジスト層からなる。この
ステツプの後熱伝達構造部571をこの成形物において
電気めつきする。電気めつき処理の際に市販の溶液を用
いて、金のような熱を良く通す金属を堆積する。当該成
形物をチツプ上に残したままにすることもできるし又は
酸化プラズマを用いて除去することもできる。
30と同様の冷却構造体の製造プロセスについて以下に
簡単に述べる。MESFETのソース、ゲート及びドレ
インを金属処理してめつきベース501〜503として
用いる。従つてその頂部の金属は貴金属(例えば金)で
なければならない。次に例えば重合体材料からなる成形
物465〜468を製造する。成形物465〜468は
光学リソグラフイ、X線リソグラフイ又はeビームリソ
グラフイによつてパターン化されたホトレジスト又は3
重層のレジストシステムから構成される。電気めつき処
理の際にめつきベース501〜503を電圧ソースの1
つの極に接続し、電圧ソースの第2の極に接続された電
極をもつ電解槽にチツプを配置する。このような準備を
した後、パターン化された成形物465〜468を電着
による電解槽からの金属で充填し、金属構造部51、5
2及び53を形成する。次の処理の際にはこの例に示す
ようにチツプ10上に成形物465〜468を残したま
まにすることができる。電流/電圧供給レベル34を用
意し、次のステツプにおいて絶縁層472によつて電流
/電圧供給レベル34を連続的に覆う。適正な熱伝導を
提供するために、電圧/電流供給レベル34はベリリア
(Beryllia(BO))又はアルミニア(Aluminia(Al
2 O2 ))のような薄い誘電体でもよい。熱伝達構造部
571及びc/v供給レベル34間に電気的伝導を必要
する場所をエツチング処理の後のフオトリソグラフイマ
スクを用いて、c/v供給レベル34を覆つている絶縁
層472の一部を除去して設ける。その後他のめつきベ
ース561(例えば厚さ10〔nm〕のCr、厚さ 100〔n
m〕のAu)を表面上に蒸着する。このめつきベース5
61をフオトレジストマスク及びリフトオフ処理を用い
てパターン化してボンドパツドを開いたままにする(図
3に示せず)。次に重合体材料からなる他の成形物(図
示せず)を製造する。この成形物は厚さが数十〔μm〕
であり、上述のようなフオトレジスト層からなる。この
ステツプの後熱伝達構造部571をこの成形物において
電気めつきする。電気めつき処理の際に市販の溶液を用
いて、金のような熱を良く通す金属を堆積する。当該成
形物をチツプ上に残したままにすることもできるし又は
酸化プラズマを用いて除去することもできる。
【0029】電気的に強めに金属処理することによりそ
の電気抵抗を削減する。金属処理の抵抗が臨界でない場
合、金属処理されたコンタクト(501〜503)の頂
部に冷却構造体を直接形成することができる。金属構造
部51〜53及びめつきベース501〜503間の空所
が絶縁スペーサとして作用するようにスペーサ465〜
468を除去することができる。
の電気抵抗を削減する。金属処理の抵抗が臨界でない場
合、金属処理されたコンタクト(501〜503)の頂
部に冷却構造体を直接形成することができる。金属構造
部51〜53及びめつきベース501〜503間の空所
が絶縁スペーサとして作用するようにスペーサ465〜
468を除去することができる。
【0030】本発明の第2の実施例は集積された複数の
電子素子をもつ半導体チツプ10の冷却構造体30であ
り、これを図4に示す。図4の断面図は2つのMOSF
ET(金属酸化物電界効果トランジスタ)を示し、各M
OSFETはp型にドープされた基板60内に延長して
いるn+ にドープされたソース領域(611及び61
2)及びn+ にドープされたドレイン領域(621及び
622)を有する。チツプ10はSiO2 層65によつ
て部分的に覆われる。SiO2 層65の一部はゲート酸
化物631及び632を形成する。ゲート領域、ソース
領域及びドレイン領域はめつきベース641〜646及
び絶縁スペーサ661〜667によつて互いに反対に分
離された電気めつきされた金属構造部671〜676に
電気的に接続される。c/v供給レベル34のこの第1
の部分の頂部面は、2つのコンタクトウインドウ701
及び702を有する絶縁層68によつて部分的に覆われ
る。この絶縁層68は他のめつきベース69によつて部
分的に覆われる。金属構造部711及び712並びに絶
縁スペーサ72からなるc/v供給レベル34の第2の
部分はめつきベース69及び絶縁層68の頂部に形成さ
れる。金属構造部711は双方のMOSFETのソース
領域611及び612を正電圧源+VC に接続する。第
2のc/v供給レベル34の上部面は他の組合わせであ
る絶縁層473及びめつきベース562によつて覆わ
れ、絶縁層473及びめつきベース562上に熱伝達構
造部572が形成される。この実施例における熱伝達構
造部572は接地される。さらに熱伝達構造部572及
びめつきベース562はシールドを形成する。上述の冷
却構造体のアスペクト比(厚さと幅の比)は大きいの
で、電気めつき処理はこの冷却構造体には有利である。
電子素子をもつ半導体チツプ10の冷却構造体30であ
り、これを図4に示す。図4の断面図は2つのMOSF
ET(金属酸化物電界効果トランジスタ)を示し、各M
OSFETはp型にドープされた基板60内に延長して
いるn+ にドープされたソース領域(611及び61
2)及びn+ にドープされたドレイン領域(621及び
622)を有する。チツプ10はSiO2 層65によつ
て部分的に覆われる。SiO2 層65の一部はゲート酸
化物631及び632を形成する。ゲート領域、ソース
領域及びドレイン領域はめつきベース641〜646及
び絶縁スペーサ661〜667によつて互いに反対に分
離された電気めつきされた金属構造部671〜676に
電気的に接続される。c/v供給レベル34のこの第1
の部分の頂部面は、2つのコンタクトウインドウ701
及び702を有する絶縁層68によつて部分的に覆われ
る。この絶縁層68は他のめつきベース69によつて部
分的に覆われる。金属構造部711及び712並びに絶
縁スペーサ72からなるc/v供給レベル34の第2の
部分はめつきベース69及び絶縁層68の頂部に形成さ
れる。金属構造部711は双方のMOSFETのソース
領域611及び612を正電圧源+VC に接続する。第
2のc/v供給レベル34の上部面は他の組合わせであ
る絶縁層473及びめつきベース562によつて覆わ
れ、絶縁層473及びめつきベース562上に熱伝達構
造部572が形成される。この実施例における熱伝達構
造部572は接地される。さらに熱伝達構造部572及
びめつきベース562はシールドを形成する。上述の冷
却構造体のアスペクト比(厚さと幅の比)は大きいの
で、電気めつき処理はこの冷却構造体には有利である。
【0031】上述の冷却構造体の製造プロセスは第1の
実施例の製造プロセスと同様である。第1の実施例と第
2の実施例の主な相違は、c/v供給レベル34がチツ
プ10(例えば2つのMOSFET)の各素子に電気的
接続を供給するように部分的に電気的に接続され、かつ
配列された金属構造部のレベルを第1の実施例が1レベ
ルだけしかもたないのに対して第2の実施例は数レベル
もつていることである。従つてフオトリソグラフイステ
ツプ及び電気めつきステツプはこの特別な構成に適用さ
れなければならない。絶縁層68を蒸着した後、図4に
示すようにコンタクトウインドウ701及び702をエ
ツチングすることによつてこの構成を構造化することが
できる。この実施例における金属構造部671及び67
4並びに711の一部を次のレベルの金属構造部を用い
ることによつて電気的に相互に接続することができる。
実施例の製造プロセスと同様である。第1の実施例と第
2の実施例の主な相違は、c/v供給レベル34がチツ
プ10(例えば2つのMOSFET)の各素子に電気的
接続を供給するように部分的に電気的に接続され、かつ
配列された金属構造部のレベルを第1の実施例が1レベ
ルだけしかもたないのに対して第2の実施例は数レベル
もつていることである。従つてフオトリソグラフイステ
ツプ及び電気めつきステツプはこの特別な構成に適用さ
れなければならない。絶縁層68を蒸着した後、図4に
示すようにコンタクトウインドウ701及び702をエ
ツチングすることによつてこの構成を構造化することが
できる。この実施例における金属構造部671及び67
4並びに711の一部を次のレベルの金属構造部を用い
ることによつて電気的に相互に接続することができる。
【0032】また酸化物631、632及び65を金属
構造部のための絶縁スペーサとして用いることができ
る。ゲート酸化物631及び632は熱酸化物処理によ
つて形成され、一段と厚い酸化物65は従来の酸化物ス
テツプによつて形成され得る。
構造部のための絶縁スペーサとして用いることができ
る。ゲート酸化物631及び632は熱酸化物処理によ
つて形成され、一段と厚い酸化物65は従来の酸化物ス
テツプによつて形成され得る。
【0033】本発明の第3の実施例は複数の素子を集積
したチツプ10の冷却構造体30である。図5は図4の
MOSFETと同様の2つのMOSFETの断面図を示
す。ソース領域611及び612、ゲート酸化物層63
1及び632並びにドレイン領域621及び622は堆
積された金属層761〜766によつて部分的に覆われ
る。この金属層761〜766は例えばポリイミド又は
石英のような構造化された絶縁層771〜774によつ
て部分的に覆われる。第2の導電層781及び782は
絶縁層771〜774の一部を覆う。めつきベース56
3及び熱伝達構造部573の下にあるさらに構造化され
た絶縁層79は第2の導電層781及び782並びに絶
縁層771〜774の頂部に形成される。金属層の一部
はコンタクトホール703〜706を介して電気的に相
互に接続される。この実施例においては、ゲート酸化物
632は金属処理層765、第2の導電層782及びめ
つきベース563を介して熱伝達構造部573に接続さ
れる。
したチツプ10の冷却構造体30である。図5は図4の
MOSFETと同様の2つのMOSFETの断面図を示
す。ソース領域611及び612、ゲート酸化物層63
1及び632並びにドレイン領域621及び622は堆
積された金属層761〜766によつて部分的に覆われ
る。この金属層761〜766は例えばポリイミド又は
石英のような構造化された絶縁層771〜774によつ
て部分的に覆われる。第2の導電層781及び782は
絶縁層771〜774の一部を覆う。めつきベース56
3及び熱伝達構造部573の下にあるさらに構造化され
た絶縁層79は第2の導電層781及び782並びに絶
縁層771〜774の頂部に形成される。金属層の一部
はコンタクトホール703〜706を介して電気的に相
互に接続される。この実施例においては、ゲート酸化物
632は金属処理層765、第2の導電層782及びめ
つきベース563を介して熱伝達構造部573に接続さ
れる。
【0034】本発明の第4の実施例を図6について示
す。n+ GaAs基板1000上に成長した単一のレー
ザ装置101の断面をこの図に示す。活性層1010は
それぞれn型及びp型にドープされたAlGaAsクラ
ツド層1020及び1030間に埋設され、垂直にエツ
チングされたレーザ面1040によつて限定される。電
流導体1050はAlGaAsクラツド層1020の頂
部に堆積され、絶縁層1060によつて覆われる。電流
導体1050はめつきベース1070、絶縁層1060
の頂部に形成された熱伝達構造部1080、熱ブリツジ
252及び金属キヤツプ13から電気的に絶縁される。
めつきベース1070上に成長した熱伝達構造部108
0を用いて活性層1010から熱を除去する。当該熱は
活性層から冷却構造体及び金属スプリング252を介し
て金属キヤツプ13に伝わる。金属キヤツプ13は、レ
ーザによつて放射されかつ45〔°〕の角度の金属ミラー
1090によつて反射されたレーザビーム80の光出力
ポートとして使用されるレンズのような透明な断面81
を有する。金属ミラー1090はめつきベース1070
上に電気的にめつきされる。第4の実施例はレーザチツ
プ冷却及びパツケージングを改善するのに重要である。
ダイオードレーザをパツケージングする従来の方法は、
活性層に発生する熱がダイオードレーザからなる厚い基
板を介して伝わるように熱シンクにこの接合したダイオ
ードレーザを実装する。本発明の第4の実施例は冷却構
造体30及び接合されたレーザ101を実装することが
できるパツケージングモジユールを表し、冷却構造体3
0を介して熱を効果的かつ均等に上方に伝達することが
できる。異なる傾度及び方向の金属ミラー109を用い
ることができ、同様の冷却構造体を用いてレーザアレイ
及び光電子回路を冷却することができる。
す。n+ GaAs基板1000上に成長した単一のレー
ザ装置101の断面をこの図に示す。活性層1010は
それぞれn型及びp型にドープされたAlGaAsクラ
ツド層1020及び1030間に埋設され、垂直にエツ
チングされたレーザ面1040によつて限定される。電
流導体1050はAlGaAsクラツド層1020の頂
部に堆積され、絶縁層1060によつて覆われる。電流
導体1050はめつきベース1070、絶縁層1060
の頂部に形成された熱伝達構造部1080、熱ブリツジ
252及び金属キヤツプ13から電気的に絶縁される。
めつきベース1070上に成長した熱伝達構造部108
0を用いて活性層1010から熱を除去する。当該熱は
活性層から冷却構造体及び金属スプリング252を介し
て金属キヤツプ13に伝わる。金属キヤツプ13は、レ
ーザによつて放射されかつ45〔°〕の角度の金属ミラー
1090によつて反射されたレーザビーム80の光出力
ポートとして使用されるレンズのような透明な断面81
を有する。金属ミラー1090はめつきベース1070
上に電気的にめつきされる。第4の実施例はレーザチツ
プ冷却及びパツケージングを改善するのに重要である。
ダイオードレーザをパツケージングする従来の方法は、
活性層に発生する熱がダイオードレーザからなる厚い基
板を介して伝わるように熱シンクにこの接合したダイオ
ードレーザを実装する。本発明の第4の実施例は冷却構
造体30及び接合されたレーザ101を実装することが
できるパツケージングモジユールを表し、冷却構造体3
0を介して熱を効果的かつ均等に上方に伝達することが
できる。異なる傾度及び方向の金属ミラー109を用い
ることができ、同様の冷却構造体を用いてレーザアレイ
及び光電子回路を冷却することができる。
【0035】本発明の第5の実施例をLSLIチツプ
(大規模レーザ集積)の概略を示す図7に示し、このL
SLIチツプはウエハ上に種々の形状をもつミラーを有
する。さらに入出力ポートのような2つのフアイバが当
該チツプに接続される。本発明の冷却構造体は同一チツ
プ上にレーザ、光検出器及び光学的構成部分を集積する
ことができ、これらの構成部分は上方にある効果的な熱
伝達と結合する光入出力ポートを必要とする。図7は、
レーザダイオード83及び光ダイオード(ミラーダイオ
ード)84のように、基板93上に集積された複数の光
電子素子を拡大して示す。さらに異なる光入出力ポート
を示す。端が傾斜している入力フアイバ86は光ダイオ
ード84に結合され、レーザダイオード(図示せず)は
出力フアイバ87を介してレーザビームを放射する。ミ
ラー851を用いて光92を光ダイオード84内に結合
し、他のミラー852は当該装置のレーザダイオード8
3によつて放射されたレーザビーム91を反射する。ボ
ンデイングパツド88は、ボンドワイヤ152がパツド
88及びチツプ実装構造部90に固定された金属ピン1
42間に接続され得るように基板93に配置される。上
述のLSLIチツプの冷却システムはチツプ上に集積さ
れた装置上に形成されるパターン化された熱伝達構造部
82から構成される。図7において熱伝達ブリツジ及び
熱シンクは示されていない。
(大規模レーザ集積)の概略を示す図7に示し、このL
SLIチツプはウエハ上に種々の形状をもつミラーを有
する。さらに入出力ポートのような2つのフアイバが当
該チツプに接続される。本発明の冷却構造体は同一チツ
プ上にレーザ、光検出器及び光学的構成部分を集積する
ことができ、これらの構成部分は上方にある効果的な熱
伝達と結合する光入出力ポートを必要とする。図7は、
レーザダイオード83及び光ダイオード(ミラーダイオ
ード)84のように、基板93上に集積された複数の光
電子素子を拡大して示す。さらに異なる光入出力ポート
を示す。端が傾斜している入力フアイバ86は光ダイオ
ード84に結合され、レーザダイオード(図示せず)は
出力フアイバ87を介してレーザビームを放射する。ミ
ラー851を用いて光92を光ダイオード84内に結合
し、他のミラー852は当該装置のレーザダイオード8
3によつて放射されたレーザビーム91を反射する。ボ
ンデイングパツド88は、ボンドワイヤ152がパツド
88及びチツプ実装構造部90に固定された金属ピン1
42間に接続され得るように基板93に配置される。上
述のLSLIチツプの冷却システムはチツプ上に集積さ
れた装置上に形成されるパターン化された熱伝達構造部
82から構成される。図7において熱伝達ブリツジ及び
熱シンクは示されていない。
【0036】図8は第5の実施例の一部であるレーザダ
イオード83を詳細に示す。金属層96はレーザダイオ
ード83の上部面及びエツチングされたミラー面104
0を有するレーザダイオード83の側壁を覆う。レーザ
ダイオード83は、金属層96が上述の側壁に直接形成
されないように誘電体不活性層(例えばAl2 O3 )に
よつて部分的に覆われる。金属層96はボンデイングパ
ツド88に接続される。めつきベース97の頂部に成長
した熱伝達構造部82はボンデイングパツド88に電気
的に接続される。レーザコンタクトすなわち金属層96
及び熱伝達構造部82間を電気的に接続する必要がない
場合は、図6に示すようにレーザコンタクト及び熱伝達
構造部82間に絶縁層を形成することができる。
イオード83を詳細に示す。金属層96はレーザダイオ
ード83の上部面及びエツチングされたミラー面104
0を有するレーザダイオード83の側壁を覆う。レーザ
ダイオード83は、金属層96が上述の側壁に直接形成
されないように誘電体不活性層(例えばAl2 O3 )に
よつて部分的に覆われる。金属層96はボンデイングパ
ツド88に接続される。めつきベース97の頂部に成長
した熱伝達構造部82はボンデイングパツド88に電気
的に接続される。レーザコンタクトすなわち金属層96
及び熱伝達構造部82間を電気的に接続する必要がない
場合は、図6に示すようにレーザコンタクト及び熱伝達
構造部82間に絶縁層を形成することができる。
【0037】上述の実施例は本発明の数多くの異なる適
用を表す。条件次第では上述の実施例の種々ものが考え
られる。異なる材料又は製造技術を選択し及び又は上述
の実施例を他に適用した場合、これは本発明のさらに他
の実施例となる。熱抵抗が低いすなわち極く僅かな抵抗
の材料を用い、かつ層の厚さを最小限にすることにより
冷却構造体を最適化することができる。
用を表す。条件次第では上述の実施例の種々ものが考え
られる。異なる材料又は製造技術を選択し及び又は上述
の実施例を他に適用した場合、これは本発明のさらに他
の実施例となる。熱抵抗が低いすなわち極く僅かな抵抗
の材料を用い、かつ層の厚さを最小限にすることにより
冷却構造体を最適化することができる。
【0038】異なる量の熱を発生する熱源を1つのチツ
プ上に集積し冷却しなければならない場合、異なる熱抵
抗を有する一段と厚い部分及び一段と薄い部分を冷却構
造体に形成することによつて当該冷却構造体をこの状態
に適合させることが考えられる。冷却構造体に集積され
た熱ブリツジを介して1つのチツプ上に単一の装置を熱
結合し、熱障壁を用いて1つのチツプ上にある装置を熱
分離するのは新たな有用な特徴である。
プ上に集積し冷却しなければならない場合、異なる熱抵
抗を有する一段と厚い部分及び一段と薄い部分を冷却構
造体に形成することによつて当該冷却構造体をこの状態
に適合させることが考えられる。冷却構造体に集積され
た熱ブリツジを介して1つのチツプ上に単一の装置を熱
結合し、熱障壁を用いて1つのチツプ上にある装置を熱
分離するのは新たな有用な特徴である。
【0039】当該冷却構造体はSMD(装置を実装され
た表面)技術に適用することができる。
た表面)技術に適用することができる。
【0040】
【発明の効果】上述のように本発明によれば、チツプの
活性層及び熱シンク間に熱を直接伝達する金属材料から
構成される冷却構造体を活性層の頂部に形成してチツプ
を効果的に冷却することにより、電子素子の相互熱結合
を削減でき、これによつて素子の動作の信頼性を簡易か
つ確実に高めることができる。
活性層及び熱シンク間に熱を直接伝達する金属材料から
構成される冷却構造体を活性層の頂部に形成してチツプ
を効果的に冷却することにより、電子素子の相互熱結合
を削減でき、これによつて素子の動作の信頼性を簡易か
つ確実に高めることができる。
【図1】図1は本発明の原理の説明に供する本発明のチ
ツプパツケージモジユールの断面図である。
ツプパツケージモジユールの断面図である。
【図2】図2は図1に示すモジユールの冷却構造体をさ
らに詳細に示す断面図である。
らに詳細に示す断面図である。
【図3】図3は本発明の冷却構造体の第1の実施例を統
合するMOSFETを示す断面図である。
合するMOSFETを示す断面図である。
【図4】図4は本発明の冷却構造体の第2の実施例を統
合するMOSFETを示す断面図である。
合するMOSFETを示す断面図である。
【図5】図5は本発明の冷却構造体の第3の実施例を統
合するMOSFETを示す断面図である。
合するMOSFETを示す断面図である。
【図6】図6は本発明の冷却構造体の第4の実施例を統
合する角度45〔°〕のミラーをもつダイオードレーザの
断面図である。
合する角度45〔°〕のミラーをもつダイオードレーザの
断面図である。
【図7】図7は本発明の冷却構造体の第5の実施例を統
合する異なる入出力ポートをもつLSLIの斜視図であ
る。
合する異なる入出力ポートをもつLSLIの斜視図であ
る。
【図8】図8はレーザのコンタクト金属処理を示す図7
の一部を示す斜視図である。
の一部を示す斜視図である。
【図9】図9は従来のチツプパツケージモジユールの断
面図である。
面図である。
【図10】図10は他の従来のチツプパツケージモジユ
ールの断面図である。
ールの断面図である。
10、101、102、103……半導体チツプ、11
1、112、113、1010……活性層、12、2
0、31、93……基板、13……金属キヤツプ、14
1、142、22、……金属ピン、151、152……
ボンドワイヤ、21……伝導構造部、23……伝導ライ
ン、24……はんだボール、251……熱伝達ブリツ
ジ、30……冷却構造体、32……熱コンタクトエリ
ア、321……上部表面、33……熱伝達レベル、34
……電流/電圧(c/v)供給レベル、40、60……
p型ドープ基板、41……n型ドープ層、42……ゲー
ト領域、43、51……ソースコンタクト、44、52
……ゲートコンタクト、45、53……ドレインコンタ
クト、461〜464、661〜666、72……絶縁
スペーサ、465〜468……成形物、471〜47
3、68、771〜774、79、106……絶縁層、
48、571〜573、82、1080……熱伝達構造
部、501〜503、561〜563、641〜64
6、69、1070……めつきベース、ソース領域……
611、612、621、622……n型ドープドレイ
ン領域、631、632……ゲート酸化物、65……S
iO2 層、671〜676、711、712……電気め
つき金属構造部、701、702……コンタクトウイン
ドウ、703〜706……コンタクトホール、761〜
766……金属層、781、782……導体層、80、
91……レーザビーム、81……透過断面、83……レ
ーザダイオード、84……光ダイオード、851、85
2……ミラー、86……入力フアイバ、87……出力フ
アイバ、88……ボンデイングパツド、90……チツプ
実装構造、92……光、1000……n+ GaAs基
板、1020、1030……p型ドープAlGaAsク
ラツド層、1040……レーザ面、1050……電流導
体、1090……金属ミラー。
1、112、113、1010……活性層、12、2
0、31、93……基板、13……金属キヤツプ、14
1、142、22、……金属ピン、151、152……
ボンドワイヤ、21……伝導構造部、23……伝導ライ
ン、24……はんだボール、251……熱伝達ブリツ
ジ、30……冷却構造体、32……熱コンタクトエリ
ア、321……上部表面、33……熱伝達レベル、34
……電流/電圧(c/v)供給レベル、40、60……
p型ドープ基板、41……n型ドープ層、42……ゲー
ト領域、43、51……ソースコンタクト、44、52
……ゲートコンタクト、45、53……ドレインコンタ
クト、461〜464、661〜666、72……絶縁
スペーサ、465〜468……成形物、471〜47
3、68、771〜774、79、106……絶縁層、
48、571〜573、82、1080……熱伝達構造
部、501〜503、561〜563、641〜64
6、69、1070……めつきベース、ソース領域……
611、612、621、622……n型ドープドレイ
ン領域、631、632……ゲート酸化物、65……S
iO2 層、671〜676、711、712……電気め
つき金属構造部、701、702……コンタクトウイン
ドウ、703〜706……コンタクトホール、761〜
766……金属層、781、782……導体層、80、
91……レーザビーム、81……透過断面、83……レ
ーザダイオード、84……光ダイオード、851、85
2……ミラー、86……入力フアイバ、87……出力フ
アイバ、88……ボンデイングパツド、90……チツプ
実装構造、92……光、1000……n+ GaAs基
板、1020、1030……p型ドープAlGaAsク
ラツド層、1040……レーザ面、1050……電流導
体、1090……金属ミラー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウンゲル・ペーター スイス国、タルヴイル ツエーハー8800、 ゾネベルグシユトラツセ 40番地 (72)発明者 フエテイゲル・ペーター スイス国、ラングナウ・アム・アルビス ツエーハー8135、ラングムースシユトラツ セ 33番地 (72)発明者 フオーゲリ・オツトー アメリカ合衆国、カリフオルニア州95037、 モルガン・ヒル、シカモア・アベニユー 13465番地
Claims (8)
- 【請求項1】半導体チツプの活性層に形成された電子素
子及び熱シンク間に熱を伝達する冷却構造体において、 上記活性層に形成され、上記電子素子の電力供給ライン
及び又は信号ラインとしての電流導体配線並びに上記電
流導体配線を電気的に分離する絶縁スペーサ及び又は絶
縁層から構成される電流/電圧供給レベルと、 上記電流/電圧供給レベルすなわち電流/電圧供給レベ
ルの選択された部分を覆う絶縁層と、 上記絶縁層の頂部及び上記電流/電圧供給レベルの露出
部分に形成され、上記電流導体配線に熱接続され、その
上部表面が少なくとも1つの熱コンタクトエリアを提供
する熱伝達手段と、 上記熱コンタクトエリア及び上記熱シンク間に熱接続を
形成する少なくとも1つの熱ブリツジとを具え、 上記電流/電圧供給レベル、上記絶縁層、上記熱伝達手
段及び上記熱ブリツジは、上記電子素子に発生する熱を
上記冷却構造体を介して上記熱シンクに伝達するために
熱抵抗が低くなるように配列されることを特徴とする冷
却構造体。 - 【請求項2】上記電流/電圧供給レベルの上記電流導体
配線は、電流導体配線を電流/電圧コネクタに接続する
ボンデイングパツドを有することを特徴とする請求項1
に記載の冷却構造体。 - 【請求項3】上記電流導体配線は2つ又は2つ以上の金
属層からなることを特徴とする請求項1に記載の冷却構
造体。 - 【請求項4】上記電流導体配線は上記活性層の頂部に形
成されためつきベース及び上記めつきベースの頂部に電
気めつきされた金属構造部から構成されることを特徴と
する請求項1に記載の冷却構造体。 - 【請求項5】上記電流導体配線は金属堆積によつて上記
活性層の頂部に形成されることを特徴とする請求項1に
記載の冷却構造体。 - 【請求項6】上記電流/電圧供給レベルの頂部面はほぼ
平面であることを特徴とする請求項1に記載の冷却構造
体。 - 【請求項7】選択された電子素子又は光電子素子にアク
セスし、かつ光入出力ポートとして用いられるウインド
ウを有するように形成されることを特徴とする請求項1
に記載の冷却構造体。 - 【請求項8】電子装置又は光電子装置のためのチツプパ
ツケージモジユールは、金属コネクタが固定され、チツ
プが実装され、熱シンクとして金属キヤツプを用いる基
板から構成され、上記チツプの頂部に形成された冷却構
造体は、 上記活性層に形成され、上記電子素子の電力供給ライン
及び又は信号ラインとしての電流導体配線並びに上記電
流導体配線を電気的に分離する絶縁スペーサ及び又は絶
縁層から構成される電流/電圧供給レベルと、 上記電流/電圧供給レベル又は電流/電圧レベルの選択
された部分を覆う絶縁層と、 上記絶縁層の頂部及び上記電流/電圧供給レベルの露出
部分に形成され、上記電流導体配線に熱接続され、その
頂部面が少なくとも1つの熱コンタクトエリアを提供す
る熱伝達手段と、 上記熱コンタクトエリア及び上記熱シンク間に熱接続を
形成する少なくとも1つの熱ブリツジとを具え、 上記チツプの頂部に形成された上記冷却構造体が上記チ
ツプ及び上記熱シンク間に熱を直接伝達するように配列
されることを特徴とするチツプパツケージモジユール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP91810342A EP0512186A1 (en) | 1991-05-03 | 1991-05-03 | Cooling structures and package modules for semiconductors |
CH91810342.5 | 1991-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05243430A true JPH05243430A (ja) | 1993-09-21 |
JPH0715958B2 JPH0715958B2 (ja) | 1995-02-22 |
Family
ID=8208845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4110704A Expired - Fee Related JPH0715958B2 (ja) | 1991-05-03 | 1992-04-03 | 冷却構造体及びチツプパツケージモジユール |
Country Status (4)
Country | Link |
---|---|
US (2) | US5287001A (ja) |
EP (1) | EP0512186A1 (ja) |
JP (1) | JPH0715958B2 (ja) |
CA (1) | CA2065980A1 (ja) |
Families Citing this family (111)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5410449A (en) * | 1993-05-24 | 1995-04-25 | Delco Electronics Corp. | Heatsink conductor solder pad |
KR970005712B1 (ko) * | 1994-01-11 | 1997-04-19 | 삼성전자 주식회사 | 고 열방출용 반도체 패키지 |
US5500540A (en) * | 1994-04-15 | 1996-03-19 | Photonics Research Incorporated | Wafer scale optoelectronic package |
JP3415326B2 (ja) * | 1995-04-28 | 2003-06-09 | 株式会社デンソー | 車両用発電機の出力制御装置 |
US5696405A (en) * | 1995-10-13 | 1997-12-09 | Lucent Technologies Inc. | Microelectronic package with device cooling |
JP3957803B2 (ja) * | 1996-02-22 | 2007-08-15 | キヤノン株式会社 | 光電変換装置 |
US5930117A (en) * | 1996-05-07 | 1999-07-27 | Sheldahl, Inc. | Heat sink structure comprising a microarray of thermal metal heat channels or vias in a polymeric or film layer |
US5777384A (en) * | 1996-10-11 | 1998-07-07 | Motorola, Inc. | Tunable semiconductor device |
US5895972A (en) | 1996-12-31 | 1999-04-20 | Intel Corporation | Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug |
US7067406B2 (en) * | 1997-03-31 | 2006-06-27 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
US6222254B1 (en) * | 1997-03-31 | 2001-04-24 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
US5923086A (en) * | 1997-05-14 | 1999-07-13 | Intel Corporation | Apparatus for cooling a semiconductor die |
JPH10335579A (ja) * | 1997-05-27 | 1998-12-18 | Toshiba Corp | 大電力半導体モジュール装置 |
DE69841624D1 (de) * | 1997-06-17 | 2010-06-02 | Seiko Epson Corp | Tintenstrahlaufzeichnungskopf |
US6049469A (en) * | 1997-08-20 | 2000-04-11 | Dell Usa, L.P. | Combination electromagnetic shield and heat spreader |
US20020028390A1 (en) * | 1997-09-22 | 2002-03-07 | Mohammad A. Mazed | Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures |
US6570247B1 (en) | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
EP0948047A3 (en) * | 1998-03-20 | 1999-12-22 | Caesar Technology Inc. | Electronic component cooling arrangement |
US6284574B1 (en) | 1999-01-04 | 2001-09-04 | International Business Machines Corporation | Method of producing heat dissipating structure for semiconductor devices |
US6055158A (en) * | 1999-03-16 | 2000-04-25 | Framatome Connectors Interlock, Inc. | Electronic component heat sink assembly |
US6243508B1 (en) * | 1999-06-01 | 2001-06-05 | Picolight Incorporated | Electro-opto-mechanical assembly for coupling a light source or receiver to an optical waveguide |
KR100876927B1 (ko) * | 2001-06-01 | 2009-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 열처리장치 및 열처리방법 |
US6870246B1 (en) * | 2001-08-31 | 2005-03-22 | Rambus Inc. | Method and apparatus for providing an integrated circuit cover |
GB0124220D0 (en) * | 2001-10-09 | 2001-11-28 | Denselight Semiconductors Pte | Thermal circuit |
US6614659B2 (en) * | 2001-12-07 | 2003-09-02 | Delphi Technologies, Inc. | De-mountable, solderless in-line lead module package with interface |
US7841944B2 (en) | 2002-08-06 | 2010-11-30 | Igt | Gaming device having a three dimensional display device |
US8715058B2 (en) | 2002-08-06 | 2014-05-06 | Igt | Reel and video combination machine |
US20050153775A1 (en) * | 2004-01-12 | 2005-07-14 | Griswold Chauncey W. | Multiple-state display for a gaming apparatus |
US6673998B1 (en) * | 2003-01-02 | 2004-01-06 | Accton Technology Corporation | Electromagnetic shielding device with heat-dissipating capability |
US6894908B1 (en) * | 2003-03-28 | 2005-05-17 | Intel Corporation | Bridge clip with bimetallic leaf and method |
TWI234257B (en) * | 2003-06-30 | 2005-06-11 | Advanced Semiconductor Eng | Heat sink structure and chip package structure thereof |
JP3991941B2 (ja) * | 2003-07-17 | 2007-10-17 | 船井電機株式会社 | 多素子保持構造 |
US7086458B2 (en) * | 2003-07-29 | 2006-08-08 | Uniwill Computer Corp. | Heat sink structure with flexible heat dissipation pad |
US7857700B2 (en) | 2003-09-12 | 2010-12-28 | Igt | Three-dimensional autostereoscopic image display for a gaming apparatus |
EP1517166B1 (en) | 2003-09-15 | 2015-10-21 | Nuvotronics, LLC | Device package and methods for the fabrication and testing thereof |
US9564004B2 (en) | 2003-10-20 | 2017-02-07 | Igt | Closed-loop system for providing additional event participation to electronic video game customers |
TWI244173B (en) * | 2003-11-12 | 2005-11-21 | Optimum Care Int Tech Inc | Semiconductor chip package structure |
TWI268526B (en) * | 2003-12-05 | 2006-12-11 | Au Optronics Corp | Plasma display |
US7309284B2 (en) | 2004-01-12 | 2007-12-18 | Igt | Method for using a light valve to reduce the visibility of an object within a gaming apparatus |
US20050151243A1 (en) * | 2004-01-12 | 2005-07-14 | Mok Lawrence S. | Semiconductor chip heat transfer |
TWI256192B (en) * | 2004-04-15 | 2006-06-01 | Acbel Polytech Inc | Power adapter with heat sink device |
US7361985B2 (en) * | 2004-10-27 | 2008-04-22 | Freescale Semiconductor, Inc. | Thermally enhanced molded package for semiconductors |
US7488252B2 (en) | 2004-11-05 | 2009-02-10 | Igt | Single source visual image display distribution on a gaming machine |
US9613491B2 (en) | 2004-12-16 | 2017-04-04 | Igt | Video gaming device having a system and method for completing wagers and purchases during the cash out process |
US7914368B2 (en) | 2005-08-05 | 2011-03-29 | Jay Chun | Methods and systems for playing baccarat jackpot with an option for insurance betting |
US20060166726A1 (en) | 2005-01-24 | 2006-07-27 | Jay Chun | Methods and systems for playing baccarat jackpot |
US8308559B2 (en) | 2007-05-07 | 2012-11-13 | Jay Chun | Paradise box gaming system |
US8210920B2 (en) | 2005-01-24 | 2012-07-03 | Jay Chun | Methods and systems for playing baccarat jackpot |
US8920238B2 (en) | 2005-01-24 | 2014-12-30 | Jay Chun | Gaming center allowing switching between games based upon historical results |
US7922587B2 (en) | 2005-01-24 | 2011-04-12 | Jay Chun | Betting terminal and system |
US9940778B2 (en) | 2005-01-24 | 2018-04-10 | Igt | System for monitoring and playing a plurality of live casino table games |
US7560309B1 (en) * | 2005-07-26 | 2009-07-14 | Marvell International Ltd. | Drop-in heat sink and exposed die-back for molded flip die package |
US7878910B2 (en) | 2005-09-13 | 2011-02-01 | Igt | Gaming machine with scanning 3-D display system |
US20070090533A1 (en) * | 2005-10-24 | 2007-04-26 | Texas Instruments Incorporated | Closed loop thermally enhanced flip chip BGA |
EP1958302B1 (en) * | 2005-12-06 | 2019-02-20 | Google LLC | Passive phase control in an external cavity laser |
US20080080160A1 (en) * | 2005-12-16 | 2008-04-03 | Laird Technologies, Inc. | Emi shielding assemblies |
US7262369B1 (en) | 2006-03-09 | 2007-08-28 | Laird Technologies, Inc. | Combined board level EMI shielding and thermal management |
US7623360B2 (en) * | 2006-03-09 | 2009-11-24 | Laird Technologies, Inc. | EMI shielding and thermal management assemblies including frames and covers with multi-position latching |
US7317618B2 (en) * | 2006-03-09 | 2008-01-08 | Laird Technologies, Inc. | Combined board level shielding and thermal management |
US7463496B2 (en) * | 2006-03-09 | 2008-12-09 | Laird Technologies, Inc. | Low-profile board level EMI shielding and thermal management apparatus and spring clips for use therewith |
US8512139B2 (en) | 2006-04-13 | 2013-08-20 | Igt | Multi-layer display 3D server based portals |
US8968077B2 (en) | 2006-04-13 | 2015-03-03 | Idt | Methods and systems for interfacing with a third-party application |
US10026255B2 (en) | 2006-04-13 | 2018-07-17 | Igt | Presentation of remotely-hosted and locally rendered content for gaming systems |
US9028329B2 (en) | 2006-04-13 | 2015-05-12 | Igt | Integrating remotely-hosted and locally rendered content on a gaming device |
US8777737B2 (en) | 2006-04-13 | 2014-07-15 | Igt | Method and apparatus for integrating remotely-hosted and locally rendered content on a gaming device |
US8784196B2 (en) | 2006-04-13 | 2014-07-22 | Igt | Remote content management and resource sharing on a gaming machine and method of implementing same |
US8992304B2 (en) | 2006-04-13 | 2015-03-31 | Igt | Methods and systems for tracking an event of an externally controlled interface |
US7628021B2 (en) * | 2006-06-12 | 2009-12-08 | Texas Instruments Incorporated | Solid state heat pump |
US20080124840A1 (en) * | 2006-07-31 | 2008-05-29 | Su Michael Z | Electrical Insulating Layer for Metallic Thermal Interface Material |
US20090156303A1 (en) | 2006-11-10 | 2009-06-18 | Igt | Bonusing Architectures in a Gaming Environment |
US9311774B2 (en) | 2006-11-10 | 2016-04-12 | Igt | Gaming machine with externally controlled content display |
US8360847B2 (en) | 2006-11-13 | 2013-01-29 | Igt | Multimedia emulation of physical reel hardware in processor-based gaming machines |
US8199068B2 (en) | 2006-11-13 | 2012-06-12 | Igt | Single plane spanning mode across independently driven displays |
US8727855B2 (en) | 2006-11-13 | 2014-05-20 | Igt | Three-dimensional paylines for gaming machines |
US8210922B2 (en) | 2006-11-13 | 2012-07-03 | Igt | Separable game graphics on a gaming machine |
US8142273B2 (en) | 2006-11-13 | 2012-03-27 | Igt | Presentation of wheels on gaming machines having multi-layer displays |
US8192281B2 (en) | 2006-11-13 | 2012-06-05 | Igt | Simulated reel imperfections |
US8357033B2 (en) | 2006-11-13 | 2013-01-22 | Igt | Realistic video reels |
US8259765B2 (en) * | 2006-12-06 | 2012-09-04 | Google Inc. | Passive phase control in an external cavity laser |
US9292996B2 (en) | 2006-12-19 | 2016-03-22 | Igt | Distributed side wagering methods and systems |
US7995344B2 (en) * | 2007-01-09 | 2011-08-09 | Lockheed Martin Corporation | High performance large tolerance heat sink |
EP1990830A1 (de) * | 2007-04-12 | 2008-11-12 | Siemens Aktiengesellschaft | Halbleitermodul |
US8616953B2 (en) | 2007-08-31 | 2013-12-31 | Igt | Reel symbol resizing for reel based gaming machines |
US8115700B2 (en) | 2007-09-20 | 2012-02-14 | Igt | Auto-blanking screen for devices having multi-layer displays |
US8012010B2 (en) | 2007-09-21 | 2011-09-06 | Igt | Reel blur for gaming machines having simulated rotating reels |
US8758144B2 (en) | 2007-10-23 | 2014-06-24 | Igt | Separable backlighting system |
US8210944B2 (en) | 2007-10-29 | 2012-07-03 | Igt | Gaming system having display device with changeable wheel |
US7965514B2 (en) | 2009-06-05 | 2011-06-21 | Laird Technologies, Inc. | Assemblies and methods for dissipating heat from handheld electronic devices |
US8477499B2 (en) | 2009-06-05 | 2013-07-02 | Laird Technologies, Inc. | Assemblies and methods for dissipating heat from handheld electronic devices |
US8425316B2 (en) | 2010-08-03 | 2013-04-23 | Igt | Methods and systems for improving play of a bonus game on a gaming machine and improving security within a gaming establishment |
US8257110B2 (en) * | 2010-10-07 | 2012-09-04 | Tsmc Solid State Lighting Ltd. | Light emitting diode light bar module with electrical connectors formed by injection molding |
US8298081B1 (en) | 2011-06-16 | 2012-10-30 | Igt | Gaming system, gaming device and method for providing multiple display event indicators |
US8760868B2 (en) * | 2011-08-30 | 2014-06-24 | Apple Inc. | Electronic device enclosures and heatsink structures with thermal management features |
US9524609B2 (en) | 2011-09-30 | 2016-12-20 | Igt | Gaming system, gaming device and method for utilizing mobile devices at a gaming establishment |
US9466173B2 (en) | 2011-09-30 | 2016-10-11 | Igt | System and method for remote rendering of content on an electronic gaming machine |
US8605114B2 (en) | 2012-02-17 | 2013-12-10 | Igt | Gaming system having reduced appearance of parallax artifacts on display devices including multiple display screens |
CN103547111B (zh) * | 2012-07-09 | 2016-08-10 | 光宝电子(广州)有限公司 | 平面式散热结构及电子装置 |
US9129469B2 (en) | 2012-09-11 | 2015-09-08 | Igt | Player driven game download to a gaming machine |
AU2013327323B2 (en) | 2012-10-02 | 2017-03-30 | Igt | System and method for providing remote wagering games in live table game system |
US8821239B1 (en) | 2013-07-22 | 2014-09-02 | Novel Tech International Limited | Gaming table system allowing player choices and multiple outcomes thereby for a single game |
US8684830B1 (en) | 2013-09-03 | 2014-04-01 | Novel Tech International Limited | Individually paced table game tournaments |
US9595159B2 (en) | 2013-10-01 | 2017-03-14 | Igt | System and method for multi-game, multi-play of live dealer games |
US9916735B2 (en) | 2015-07-22 | 2018-03-13 | Igt | Remote gaming cash voucher printing system |
US10055930B2 (en) | 2015-08-11 | 2018-08-21 | Igt | Gaming system and method for placing and redeeming sports bets |
US20180005916A1 (en) * | 2016-06-30 | 2018-01-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
CN106785218A (zh) * | 2017-01-19 | 2017-05-31 | 清华大学深圳研究生院 | 热管理结构及使用该热管理结构的无人机 |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
JP7016054B2 (ja) * | 2018-01-12 | 2022-02-04 | パナソニックIpマネジメント株式会社 | 電源装置、前照灯、及び移動体 |
US10901161B2 (en) | 2018-09-14 | 2021-01-26 | Toyota Motor Engineering & Manufacturing North America, Inc. | Optical power transfer devices with an embedded active cooling chip |
US11876345B2 (en) * | 2020-09-08 | 2024-01-16 | Hewlett Packard Enterprise Development Lp | Thermal management for hybrid lasers |
CN113113523B (zh) * | 2021-03-25 | 2022-09-09 | 深圳市华星光电半导体显示技术有限公司 | 固晶机 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3896544A (en) * | 1973-01-15 | 1975-07-29 | Essex International Inc | Method of making resilient electrical contact assembly for semiconductor devices |
JPS5828755B2 (ja) * | 1978-03-22 | 1983-06-17 | 三菱電機株式会社 | 半導体装置 |
JPS5665903A (en) * | 1979-11-02 | 1981-06-04 | Hitachi Ltd | Production of scroll |
DE3200724C1 (de) * | 1982-01-13 | 1983-08-11 | B. Braun Melsungen Ag, 3508 Melsungen | Spuelvorrichtung fuer einen Katheter |
US4479140A (en) * | 1982-06-28 | 1984-10-23 | International Business Machines Corporation | Thermal conduction element for conducting heat from semiconductor devices to a cold plate |
JPS59114885A (ja) * | 1982-12-21 | 1984-07-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH069912B2 (ja) * | 1985-06-03 | 1994-02-09 | 旭化成工業株式会社 | 防錆シ−ト |
JPS6218895A (ja) * | 1985-07-18 | 1987-01-27 | Fujitsu Ltd | 多元情報集線方式 |
JPS6222952A (ja) * | 1985-07-19 | 1987-01-31 | Matsushita Seiko Co Ltd | 防火ダンパ− |
JPS62194652A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Ltd | 半導体装置 |
US4829403A (en) * | 1987-01-20 | 1989-05-09 | Harding Ade Yemi S K | Packaging arrangement for energy dissipating devices |
JPS63186453A (ja) * | 1987-01-29 | 1988-08-02 | Nec Corp | Lsi |
JPS63250847A (ja) * | 1987-04-08 | 1988-10-18 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US4827376A (en) * | 1987-10-05 | 1989-05-02 | Olin Corporation | Heat dissipating interconnect tape for use in tape automated bonding |
US5108955A (en) * | 1988-10-27 | 1992-04-28 | Citizen Watch Co., Ltd. | Method of making a resin encapsulated pin grid array with integral heatsink |
JPH0382063A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体素子の放熱板への取付け方法 |
US5291064A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing |
-
1991
- 1991-05-03 EP EP91810342A patent/EP0512186A1/en not_active Withdrawn
-
1992
- 1992-04-03 JP JP4110704A patent/JPH0715958B2/ja not_active Expired - Fee Related
- 1992-04-14 CA CA002065980A patent/CA2065980A1/en not_active Abandoned
- 1992-04-24 US US07/874,246 patent/US5287001A/en not_active Expired - Lifetime
-
1993
- 1993-08-09 US US08/103,363 patent/US5376587A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0715958B2 (ja) | 1995-02-22 |
US5376587A (en) | 1994-12-27 |
EP0512186A1 (en) | 1992-11-11 |
CA2065980A1 (en) | 1992-11-04 |
US5287001A (en) | 1994-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05243430A (ja) | 冷却構造体及びチツプパツケージモジユール | |
US5051865A (en) | Multi-layer semiconductor device | |
CA1257402A (en) | Multiple chip interconnection system and package | |
US4620215A (en) | Integrated circuit packaging systems with double surface heat dissipation | |
US4122479A (en) | Optoelectronic device having control circuit for light emitting element and circuit for light receiving element integrated in a semiconductor body | |
US4700273A (en) | Circuit assembly with semiconductor expansion matched thermal path | |
CN100381846C (zh) | 光传输线和多芯光波导的保持器 | |
US8368206B2 (en) | Heat radiation package and semiconductor device | |
US7208819B2 (en) | Power module package having improved heat dissipating capability | |
US7161190B2 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
US5616517A (en) | Flip chip high power monolithic integrated circuit thermal bumps and fabrication method | |
US4199777A (en) | Semiconductor device and a method of manufacturing the same | |
KR100581643B1 (ko) | 반도체 릴레이 장치 및 배선 기판 제조 방법 | |
JPH0758258A (ja) | 改良された放熱能力を有する半導体デバイス | |
JPH04105572U (ja) | レーザ装置 | |
CN116097439A (zh) | 半导体装置 | |
JP3208579B2 (ja) | 3次元光電子集積回路装置 | |
JPH104219A (ja) | ペルチェ素子 | |
JPS6329561A (ja) | 冷却手段付き電子デバイス | |
JPS61212045A (ja) | 半導体装置 | |
JPH05114665A (ja) | 放熱性基板 | |
JP2601640B2 (ja) | 電気的導体構造を作成する方法と大規模集積回路 | |
JPH042154A (ja) | 半導体装置の実装方法 | |
KR940006786B1 (ko) | 반도체 방열장치의 제조방법 | |
JPH0571139B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |