JPS63186453A - Ｌｓｉ - Google Patents

Ｌｓｉ

Info

Publication number
JPS63186453A
JPS63186453A JP62018895A JP1889587A JPS63186453A JP S63186453 A JPS63186453 A JP S63186453A JP 62018895 A JP62018895 A JP 62018895A JP 1889587 A JP1889587 A JP 1889587A JP S63186453 A JPS63186453 A JP S63186453A
Authority
JP
Japan
Prior art keywords
cap
lsi
lsi chip
contact segment
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62018895A
Other languages
English (en)
Inventor
Masakatsu Higake
樋掛　昌勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62018895A priority Critical patent/JPS63186453A/ja
Publication of JPS63186453A publication Critical patent/JPS63186453A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はシームウェルドのセラミックパッケージを使用
するＬＳＩに関する。
［従来の技術］ ＬＳＩはパッケージにＬＳＩチップを搭載し、該ＬＳＩ
チップをキャップにて封止してなる構造をしており、Ｌ
ＳＩチップの駆動により発熱するため、ＬＳＩチップを
冷却する必要がある。
従来、この種のＬＳＩ冷却方法は、ＬＳＩチップからパ
ッケージへの熱伝導と、キャップへの熱輻射とにより行
われていた。
［発明が解決しようとする問題点］ 上述した従来の冷却方法は、キャップへの熱伝導が輻射
により行われているため、熱伝導効率が低く、冷却効果
が不十分となる欠点がある。
本発明の目的は十分な冷却効果を有するＬＳＩを提供す
ることにある。
［問題点を解決するための手段］ 本発明はパッケージに搭載したＬＳＩチップをキャップ
にて封止してなるＬＳＩにおいて、前記ＬＳＩチップ上
に形成されたアルミ層とキャップとの間を熱伝導率の高
い接触片にて結合させたことを特徴とするＬＳＩである
。
［実施例］ 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図でおる。
第１図に示すように、セラミックパッケージ１上にＬＳ
Ｉチップ２が搭載されている。ＬＳＩチップ２を封止す
るキャップ４の中央部には熱伝導用接触片３が固定され
ており、シームウェルドによリキャツプ３が密封状態に
なると、接触片３はＬＳＩチップ２の中央部に位置しカ
バ一層で覆われていないアルミ層７に接触する。接触片
３は熱伝導率の高い金属又はセラミックで形成されてお
り、ＬＳＩチップ２で発生した熱は接触片３を経由して
キャップ４へ伝導される。キャップ４は広い放熱面積を
有しているため、良好な放熱板として機能する。尚、図
中、５はポンディングワイヤ、６は端子、８はバット用
アルミ層でおる。
［発明の効果］ 以上説明したように本発明はＬＳＩチップに形成された
アルミ層とキャップとの間を熱伝導性物質の接触片で結
合することにより、ＬＳＩチップの冷却効果を高める効
果がある。
【図面の簡単な説明】 第１図は本発明の一実施例を示す縦断面図である。 １・・・セラミックパッケージ ２・・・ＬＳＩチップ　　３・・・接触片４・・・キャ
ップ　　　　５・・・ボンディングワイヤ６・・・端子
　　　　　　７・・・アルミ層８・・・アルミ層（バッ
ト）

Claims (1)

    【特許請求の範囲】
  1. （１）パッケージに搭載したＬＳＩチップをキャップに
    て封止してなるＬＳＩにおいて、前記ＬＳＩチップ上に
    形成されたアルミ層とキャップとの間を熱伝導率の高い
    接触片にて結合させたことを特徴とするＬＳＩ。
JP62018895A 1987-01-29 1987-01-29 Ｌｓｉ Pending JPS63186453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62018895A JPS63186453A (ja) 1987-01-29 1987-01-29 Ｌｓｉ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62018895A JPS63186453A (ja) 1987-01-29 1987-01-29 Ｌｓｉ

Publications (1)

Publication Number Publication Date
JPS63186453A true JPS63186453A (ja) 1988-08-02

Family

ID=11984306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62018895A Pending JPS63186453A (ja) 1987-01-29 1987-01-29 Ｌｓｉ

Country Status (1)

Country Link
JP (1) JPS63186453A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629432A (ja) * 1992-07-09 1994-02-04 Nec Corp 半導体装置
JPH06177288A (ja) * 1992-12-03 1994-06-24 Nec Corp 半導体装置
US5376587A (en) * 1991-05-03 1994-12-27 International Business Machines Corporation Method for making cooling structures for directly cooling an active layer of a semiconductor chip
JPH07254668A (ja) * 1994-01-11 1995-10-03 Samsung Electron Co Ltd 高熱放出用の半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376587A (en) * 1991-05-03 1994-12-27 International Business Machines Corporation Method for making cooling structures for directly cooling an active layer of a semiconductor chip
JPH0629432A (ja) * 1992-07-09 1994-02-04 Nec Corp 半導体装置
JPH06177288A (ja) * 1992-12-03 1994-06-24 Nec Corp 半導体装置
JPH07254668A (ja) * 1994-01-11 1995-10-03 Samsung Electron Co Ltd 高熱放出用の半導体パッケージ

Similar Documents

Publication Publication Date Title
KR100364681B1 (ko) 고출력반도체장치용밀폐패키지
JP2002110893A (ja) 半導体装置
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JP4765853B2 (ja) 半導体装置の製造方法
JPH02114658A (ja) 半導体装置
JPS59130449A (ja) 絶縁型半導体素子用リードフレーム
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP2001274177A (ja) 半導体装置及びその製造方法
JPS63186453A (ja) Ｌｓｉ
US3532944A (en) Semiconductor devices having soldered joints
JPS60137042A (ja) 樹脂封止形半導体装置
JP2950468B2 (ja) 半導体装置
JPH0252425B2 (ja)
JP2019102519A (ja) 半導体装置
JPS6130742B2 (ja)
JPH11307696A (ja) パワー半導体装置及びその製造方法
JP3522975B2 (ja) 半導体装置
JPH1065072A (ja) 放熱電極構造
JPH02240953A (ja) 半導体装置
JPS5927551A (ja) 半導体装置
JPS58221385A (ja) 熱サイホン型ヒ−トパイプ
JPH09260557A (ja) 半導体装置およびその製造方法
JPH039334Y2 (ja)
KR100239673B1 (ko) 리드선의 터미널 접합을 위한 전기적 저항용접기
JPH0448768A (ja) 半導体装置及びその製造方法