JP3208579B2 - ３次元光電子集積回路装置 - Google Patents
３次元光電子集積回路装置Info
- Publication number
- JP3208579B2 JP3208579B2 JP24644991A JP24644991A JP3208579B2 JP 3208579 B2 JP3208579 B2 JP 3208579B2 JP 24644991 A JP24644991 A JP 24644991A JP 24644991 A JP24644991 A JP 24644991A JP 3208579 B2 JP3208579 B2 JP 3208579B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- optoelectronic integrated
- heat dissipation
- dissipation plate
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、光素子と電子素子を半
導体基板上に集積し、３次元化した３次元光電子集積回
路装置（ＯＥＩＣ）に関する。
導体基板上に集積し、３次元化した３次元光電子集積回
路装置（ＯＥＩＣ）に関する。
【０００２】
【従来の技術】ワークステーション、パーソナルコンピ
ューター等のシステム機器の高性能化や小型化が将来に
向けて要求されている。これに呼応してシステム機器内
で使用されるＬＳＩやＩＣの高速化、高集積化、低消費
電力化の研究開発が盛んに行われている。
ューター等のシステム機器の高性能化や小型化が将来に
向けて要求されている。これに呼応してシステム機器内
で使用されるＬＳＩやＩＣの高速化、高集積化、低消費
電力化の研究開発が盛んに行われている。
【０００３】現状の半導体集積回路を用いたＬＳＩで
は、その基板上に形成される微細な素子間の接続に、金
属等の物質を所要のパターンにした電気的な配線を用い
ている。しかし、このような電気的配線を用いている限
り、信号伝送の超高速化には問題があり、チップの高密
度実装に伴い、信号の伝送歪みや伝送ロス、或いは相互
干渉などが顕在化する。
は、その基板上に形成される微細な素子間の接続に、金
属等の物質を所要のパターンにした電気的な配線を用い
ている。しかし、このような電気的配線を用いている限
り、信号伝送の超高速化には問題があり、チップの高密
度実装に伴い、信号の伝送歪みや伝送ロス、或いは相互
干渉などが顕在化する。
【０００４】ところで、光で信号伝送を行う光電子集積
回路では、このような超高速化や高密度化に伴う問題が
発生しない。すなわち、配線の浮遊容量やインダクタン
スの低減等を図ることができる光電子集積回路では、デ
バイスの超高速化を容易に進めることができる。また、
時間的な多重伝送を行う際には、光電子集積回路を用い
ることで、低消費電力化も可能である。
回路では、このような超高速化や高密度化に伴う問題が
発生しない。すなわち、配線の浮遊容量やインダクタン
スの低減等を図ることができる光電子集積回路では、デ
バイスの超高速化を容易に進めることができる。また、
時間的な多重伝送を行う際には、光電子集積回路を用い
ることで、低消費電力化も可能である。
【０００５】
【発明が解決しようとする課題】超高速化と共に高密度
な実装を実現するためには、基板の主面と垂直な方向に
基板を集積させる３次元化が有力な手段である。図５
は、それぞれＯＥＩＣを形成したｎ枚の基板ＯＥ１，Ｏ
Ｅ２，…ＯＥｎを積層したＬＳＩチップの概念を示す。
これら各基板間では、光によって信号の伝達がなされ
る。
な実装を実現するためには、基板の主面と垂直な方向に
基板を集積させる３次元化が有力な手段である。図５
は、それぞれＯＥＩＣを形成したｎ枚の基板ＯＥ１，Ｏ
Ｅ２，…ＯＥｎを積層したＬＳＩチップの概念を示す。
これら各基板間では、光によって信号の伝達がなされ
る。
【０００６】基板を単に主面と垂直な方向に集積化した
のみでは、単位体積当たりの発熱量の影響によって発光
素子や受光素子の特性が劣化し、発光や受光効率が劣化
する。
のみでは、単位体積当たりの発熱量の影響によって発光
素子や受光素子の特性が劣化し、発光や受光効率が劣化
する。
【０００７】そこで、本発明は、上述の技術的な課題に
鑑み、基板同士を３次元化した場合の発熱の問題を解決
するような３次元光電子集積回路装置の提供を目的とす
る。
鑑み、基板同士を３次元化した場合の発熱の問題を解決
するような３次元光電子集積回路装置の提供を目的とす
る。
【０００８】
【課題を解決するための手段】上述の技術的な課題を解
決するために、本発明の３次元光電子集積回路装置は、
それぞれ集積回路を有する基板を積層させ、それら基板
間で光を用いて相互に信号伝達する３次元光電子集積回
路装置において、各基板間に、電源供給用の配線を設け
た放熱用板を介在させたものである。
決するために、本発明の３次元光電子集積回路装置は、
それぞれ集積回路を有する基板を積層させ、それら基板
間で光を用いて相互に信号伝達する３次元光電子集積回
路装置において、各基板間に、電源供給用の配線を設け
た放熱用板を介在させたものである。
【０００９】この介在させる放熱用板は、熱伝導率が良
い材質であれば良く、例えば、アルミナ、シリコーンカ
ーバイドの如きセラミック、銅やアルミニュームの如き
金属、シリコンやゲルマニュームの如き半導体、ガラス
エポキシ樹脂の如きプラスチック等が挙げられる。
い材質であれば良く、例えば、アルミナ、シリコーンカ
ーバイドの如きセラミック、銅やアルミニュームの如き
金属、シリコンやゲルマニュームの如き半導体、ガラス
エポキシ樹脂の如きプラスチック等が挙げられる。
【００１０】この放熱用板には、基板間における光信号
伝達のための透孔が形成される。この透孔は、単数又は
複数個形成され、発光素子と受光素子の位置に対応した
光接続線路上の領域に形成される。この透孔の途中に
は、光の結合損失を低減するためのマイクロレンズを形
成できる。
伝達のための透孔が形成される。この透孔は、単数又は
複数個形成され、発光素子と受光素子の位置に対応した
光接続線路上の領域に形成される。この透孔の途中に
は、光の結合損失を低減するためのマイクロレンズを形
成できる。
【００１１】さらに、この放熱用板には、電源供給のた
めの配線が設けられる。この配線は、放熱用板の両面に
マイクロストリップライン状に形成してもよく、片面だ
けにコプレナーライン状に形成してもよい。その配線
は、例えばメッキ、蒸着等の手法により膜付けされた配
線層をパターニングして形成される。この配線と光電子
集積回路基板の接触は、例えば透孔を利用したり、直接
配線同士を接触させたりすることで行われる。
めの配線が設けられる。この配線は、放熱用板の両面に
マイクロストリップライン状に形成してもよく、片面だ
けにコプレナーライン状に形成してもよい。その配線
は、例えばメッキ、蒸着等の手法により膜付けされた配
線層をパターニングして形成される。この配線と光電子
集積回路基板の接触は、例えば透孔を利用したり、直接
配線同士を接触させたりすることで行われる。
【００１２】放熱用板の放熱効果を高めるため、溝、孔
等を形成したり、一部を曲折したりして、その表面積を
増加させることも可能である。
等を形成したり、一部を曲折したりして、その表面積を
増加させることも可能である。
【００１３】
【作用】基板間に放熱用板を介在させることで、光電子
集積回路を有する基板で発生する熱が該放熱用板を介し
て逃げることになり、光電子集積回路が高温にされずに
済む。
集積回路を有する基板で発生する熱が該放熱用板を介し
て逃げることになり、光電子集積回路が高温にされずに
済む。
【００１４】
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
説明する。
【００１５】図１は、本実施例の３次元化ＯＥＩＣの斜
視図である。受光素子や発光素子をその駆動用トランジ
スタやその他の回路と共に形成した光電子集積回路基板
ＯＥ１，…が、その基板の主面と垂直な方向に積層され
ており、これら光電子集積回路基板の基板間には、それ
ぞれ放熱用板ＨＳ１，…，ＨＳ５，…が介在する。放熱
用板ＨＳ１，…，ＨＳ５，…と光電子集積回路基板ＯＥ
１，…は、それぞれ面同士で十分に接触し、その面接触
によって、光電子集積回路基板ＯＥ１，…で発生した熱
が放熱用板ＨＳ１，…，ＨＳ５，…を介して逃げること
になる。光電子集積回路基板ＯＥ１，…や放熱用板ＨＳ
１，…，ＨＳ５，…は、それぞれ矩形状とされている
が、これに限定されず他の形状例えばウェハー等の形状
でもよい。
視図である。受光素子や発光素子をその駆動用トランジ
スタやその他の回路と共に形成した光電子集積回路基板
ＯＥ１，…が、その基板の主面と垂直な方向に積層され
ており、これら光電子集積回路基板の基板間には、それ
ぞれ放熱用板ＨＳ１，…，ＨＳ５，…が介在する。放熱
用板ＨＳ１，…，ＨＳ５，…と光電子集積回路基板ＯＥ
１，…は、それぞれ面同士で十分に接触し、その面接触
によって、光電子集積回路基板ＯＥ１，…で発生した熱
が放熱用板ＨＳ１，…，ＨＳ５，…を介して逃げること
になる。光電子集積回路基板ＯＥ１，…や放熱用板ＨＳ
１，…，ＨＳ５，…は、それぞれ矩形状とされている
が、これに限定されず他の形状例えばウェハー等の形状
でもよい。
【００１６】図２は、放熱用板ＨＳの構造を示す斜視図
である。この放熱用板ＨＳは、その光伝送路となる部分
に、複数の信号光透過孔１０が設けられている。本実施
例では、光電子集積回路基板ＯＥにおいて、ライン状に
発光素子及び受光素子が配列されることから、前記信号
光透過孔１０もこれら素子に対応してライン状に配設さ
れる。それぞれ信号光透過孔１０は、放熱用板ＨＳの表
面と裏面を貫通するように形成されており、信号光を透
過するのに十分な径を有する。
である。この放熱用板ＨＳは、その光伝送路となる部分
に、複数の信号光透過孔１０が設けられている。本実施
例では、光電子集積回路基板ＯＥにおいて、ライン状に
発光素子及び受光素子が配列されることから、前記信号
光透過孔１０もこれら素子に対応してライン状に配設さ
れる。それぞれ信号光透過孔１０は、放熱用板ＨＳの表
面と裏面を貫通するように形成されており、信号光を透
過するのに十分な径を有する。
【００１７】さらに、放熱用板ＨＳの端部には、放熱効
果を増大させるための放熱フィン１１が形成されてお
り、この放熱フィン１１によって効率の良い放熱が実現
される。
果を増大させるための放熱フィン１１が形成されてお
り、この放熱フィン１１によって効率の良い放熱が実現
される。
【００１８】放熱用板ＨＳの表面及び裏面には、電圧供
給用の配線パターン１２，１３が形成される。これら配
線パターン１２，１３は、接触する光電子集積回路基板
ＯＥに電源電圧ＶＤＤや接地電圧ＧＮＤの如き電圧を供
給するための電圧供給路として機能する。配線パターン
１２，１３は、例えば、放熱用板ＨＳの表面及び裏面に
蒸着等により全面に形成した金属膜をリソグラフィ技術
によりパターニングして形成される。このように放熱用
板ＨＳに配線パターン１２，１３を形成することで、光
電子集積回路ＯＥにおける電源線の引き回しを最小限に
抑えることができ、信号線との間の容量低減から、電子
回路の高速化を図ることができる。
給用の配線パターン１２，１３が形成される。これら配
線パターン１２，１３は、接触する光電子集積回路基板
ＯＥに電源電圧ＶＤＤや接地電圧ＧＮＤの如き電圧を供
給するための電圧供給路として機能する。配線パターン
１２，１３は、例えば、放熱用板ＨＳの表面及び裏面に
蒸着等により全面に形成した金属膜をリソグラフィ技術
によりパターニングして形成される。このように放熱用
板ＨＳに配線パターン１２，１３を形成することで、光
電子集積回路ＯＥにおける電源線の引き回しを最小限に
抑えることができ、信号線との間の容量低減から、電子
回路の高速化を図ることができる。
【００１９】また、放熱用板ＨＳ上では、比較的幅広な
配線パターンを得ることができるため、電源線のインピ
ーダンスを下げて、レギュレーションの向上を図ること
ができる。その結果、安定した高速動作が実現され、電
源電圧の変動による誤動作も未然に防止されることにな
る。さらに、金属膜を加工した配線パターン１２，１３
を経路とする放熱もその効率が良い。
配線パターンを得ることができるため、電源線のインピ
ーダンスを下げて、レギュレーションの向上を図ること
ができる。その結果、安定した高速動作が実現され、電
源電圧の変動による誤動作も未然に防止されることにな
る。さらに、金属膜を加工した配線パターン１２，１３
を経路とする放熱もその効率が良い。
【００２０】図３は、一対の光電子集積回路基板ＯＥ
ａ，ＯＥｂの間に前述の放熱用板ＨＳが介在する様子を
示す分解図である。光電子集積回路基板ＯＥａの発光素
子アレイ１４と光電子集積回路基板ＯＥｂの受光素子ア
レイ１５の間が、信号光路となるが、この信号光路にお
いて放熱用板ＨＳには信号光透過孔１０が形成されてお
り、この信号光透過孔１０を信号光が透過して、２つの
光電子集積回路基板ＯＥａ，ＯＥｂの間では、信号の伝
達が行われる。例えば、信号光透過孔１０にマイクロレ
ンズ等を形成した場合では、その光線の集束機能から伝
達ロスを低減し安定した高速動作が実現される。発光素
子アレイ１４には、例えばレーザーやＬＥＤ等が配列さ
れ、受光素子アレイ１５には、フォトダイオード等が配
列される。また、光電子集積回路基板上の他の領域に
は、これらの駆動トランジスタやその他の信号処理用回
路が集積して形成される。
ａ，ＯＥｂの間に前述の放熱用板ＨＳが介在する様子を
示す分解図である。光電子集積回路基板ＯＥａの発光素
子アレイ１４と光電子集積回路基板ＯＥｂの受光素子ア
レイ１５の間が、信号光路となるが、この信号光路にお
いて放熱用板ＨＳには信号光透過孔１０が形成されてお
り、この信号光透過孔１０を信号光が透過して、２つの
光電子集積回路基板ＯＥａ，ＯＥｂの間では、信号の伝
達が行われる。例えば、信号光透過孔１０にマイクロレ
ンズ等を形成した場合では、その光線の集束機能から伝
達ロスを低減し安定した高速動作が実現される。発光素
子アレイ１４には、例えばレーザーやＬＥＤ等が配列さ
れ、受光素子アレイ１５には、フォトダイオード等が配
列される。また、光電子集積回路基板上の他の領域に
は、これらの駆動トランジスタやその他の信号処理用回
路が集積して形成される。
【００２１】図４は、本実施例の３次元化ＯＥＩＣの放
熱用板ＨＳと光電子集積回路基板ＯＥの接触部分の拡大
断面図である。放熱用板ＨＳの表面３０には、電源線パ
ターン２１と、接地線パターン２２が形成されており、
空隙部２３によって、これらは互いに独立したパターン
とされている。
熱用板ＨＳと光電子集積回路基板ＯＥの接触部分の拡大
断面図である。放熱用板ＨＳの表面３０には、電源線パ
ターン２１と、接地線パターン２２が形成されており、
空隙部２３によって、これらは互いに独立したパターン
とされている。
【００２２】光電子集積回路基板ＯＥの裏面２５ｂから
表面２５ａに貫通する透孔２４が形成されており、この
透孔２４を介して電気的な接続がなされる。透孔２４
は、裏面２５ｂ側でその径が広くされ、且つ表面２５ａ
側でその径が狭くされ、裏面から見ておよそすり鉢状で
ある。この透孔２４には、裏面２５ｂ側から金属膜２６
が被着されており、この金属膜２６が透孔２４の斜面３
１に沿って裏面２５ｂから表面２５ａに亘り連続するこ
とから、該金属膜２６が配線の一部となって電圧の供給
がなされることになる。金属膜２６は表面２５ａの部分
で、パターニングされた電源線パターン２８に接続す
る。金属膜２６は透孔２４の裏面２５ｂで、放熱用板Ｏ
Ｅ上の電源線パターン２１と半田層２７を介して接続す
るため、結局光電子集積回路基板ＯＥの表面２５ａの電
源線パターン２８と、放熱用板ＨＳの電源線パターン２
１は導通することになる。
表面２５ａに貫通する透孔２４が形成されており、この
透孔２４を介して電気的な接続がなされる。透孔２４
は、裏面２５ｂ側でその径が広くされ、且つ表面２５ａ
側でその径が狭くされ、裏面から見ておよそすり鉢状で
ある。この透孔２４には、裏面２５ｂ側から金属膜２６
が被着されており、この金属膜２６が透孔２４の斜面３
１に沿って裏面２５ｂから表面２５ａに亘り連続するこ
とから、該金属膜２６が配線の一部となって電圧の供給
がなされることになる。金属膜２６は表面２５ａの部分
で、パターニングされた電源線パターン２８に接続す
る。金属膜２６は透孔２４の裏面２５ｂで、放熱用板Ｏ
Ｅ上の電源線パターン２１と半田層２７を介して接続す
るため、結局光電子集積回路基板ＯＥの表面２５ａの電
源線パターン２８と、放熱用板ＨＳの電源線パターン２
１は導通することになる。
【００２３】放熱用板ＨＳの表面３０には、前記電源線
パターン２１の他に、接地線パターン２２が形成されて
おり、この接地線パターン２２も半田層２７を介して光
電子集積回路基板ＯＥの裏面２５ｂの接地線パターン３
２に接触する。このため半田層２７を介して放熱用板Ｈ
Ｓと光電子集積回路基板ＯＥは広範囲に接触することに
なり、その結果、非常に効率の高い放熱効果が得られる
ことになる。
パターン２１の他に、接地線パターン２２が形成されて
おり、この接地線パターン２２も半田層２７を介して光
電子集積回路基板ＯＥの裏面２５ｂの接地線パターン３
２に接触する。このため半田層２７を介して放熱用板Ｈ
Ｓと光電子集積回路基板ＯＥは広範囲に接触することに
なり、その結果、非常に効率の高い放熱効果が得られる
ことになる。
【００２４】なお、本実施例では、半田層２７を用いて
電気的な接続をなすように構成したが、光電子集積回路
基板と放熱用板の両方を直接接触させて、電気的な接続
をなすように構成することもできる。
電気的な接続をなすように構成したが、光電子集積回路
基板と放熱用板の両方を直接接触させて、電気的な接続
をなすように構成することもできる。
【００２５】
【発明の効果】本発明の３次元光電子集積回路装置で
は、積層される光電子集積回路基板の間に放熱用板が介
在するため、光電子集積回路基板で発生した熱が放熱用
板を介して放出されることになる。このため光電子集積
回路基板の高温度化を未然に防止することができ、安定
した信号伝達が行われ、大規模な３次元集積化が実現で
きることになる。
は、積層される光電子集積回路基板の間に放熱用板が介
在するため、光電子集積回路基板で発生した熱が放熱用
板を介して放出されることになる。このため光電子集積
回路基板の高温度化を未然に防止することができ、安定
した信号伝達が行われ、大規模な３次元集積化が実現で
きることになる。
【００２６】さらに、放熱用板に電源供給用の配線を設
けることにより、光電子集積回路基板側の配線引き回し
の負担を軽減することができ、配線容量の低減やインピ
ーダンスの低減から高速化が容易となる。また、そのイ
ンピーダンスの低減から回路動作も安定し、配線パター
ン同士の接触から放熱効果も高めることができる。
けることにより、光電子集積回路基板側の配線引き回し
の負担を軽減することができ、配線容量の低減やインピ
ーダンスの低減から高速化が容易となる。また、そのイ
ンピーダンスの低減から回路動作も安定し、配線パター
ン同士の接触から放熱効果も高めることができる。
【図１】本発明の３次元光電子集積回路装置の一例を模
式的に示す斜視図である。
式的に示す斜視図である。
【図２】図１に示す装置に用いられる放熱用板を模式的
に示す斜視図である。
に示す斜視図である。
【図３】図１に示す装置に用いられる放熱用板と一対の
光電子集積回路基板を分解して示す模式的な斜視図であ
る。
光電子集積回路基板を分解して示す模式的な斜視図であ
る。
【図４】図１に示す装置に用いられる放熱用板と光電子
集積回路基板の接触部分を示す断面図である。
集積回路基板の接触部分を示す断面図である。
【図５】従来の一般的な３次元光電子集積回路装置の一
例の模式的な斜視図である。
例の模式的な斜視図である。
ＨＳ 放熱用板、 ＯＥ 光電子集積回路基板、 １０
信号光透過孔、 １１ 放熱フィン、 １２，１３
配線パターン、 ２１，２８ 電源線パターン、 ２
２，３２ 接地線パターン、 ２３ 空隙部、 ２４
透孔、 ２６ 金属膜、 ２７ 半田層
信号光透過孔、 １１ 放熱フィン、 １２，１３
配線パターン、 ２１，２８ 電源線パターン、 ２
２，３２ 接地線パターン、 ２３ 空隙部、 ２４
透孔、 ２６ 金属膜、 ２７ 半田層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/12 H01L 27/15
Claims (1)
- 【請求項１】 それぞれ光電子集積回路を有する基板を
積層させ、それら基板間で光を用いて相互に信号伝達す
る３次元光電子集積回路装置において、 各基板間に、電源供給用の配線を設けた放熱用板を介在
させたことを特徴とする３次元光電子集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24644991A JP3208579B2 (ja) | 1991-09-02 | 1991-09-02 | ３次元光電子集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24644991A JP3208579B2 (ja) | 1991-09-02 | 1991-09-02 | ３次元光電子集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563178A JPH0563178A (ja) | 1993-03-12 |
| JP3208579B2 true JP3208579B2 (ja) | 2001-09-17 |
Family
ID=17148610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24644991A Expired - Fee Related JP3208579B2 (ja) | 1991-09-02 | 1991-09-02 | ３次元光電子集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208579B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001051994A (ja) | 1999-08-06 | 2001-02-23 | Omron Corp | 名刺作成装置 |
| DE102006010145A1 (de) * | 2006-01-27 | 2007-08-09 | Erbe Elektromedizin Gmbh | Optokopplervorrichtung und Verfahren zur Fertigung dessen |
| JP5056833B2 (ja) * | 2009-11-24 | 2012-10-24 | 富士通株式会社 | 光電子集積回路及び光電子集積回路装置 |
-
1991
- 1991-09-02 JP JP24644991A patent/JP3208579B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563178A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586007A (en) | Circuit board having improved thermal radiation | |
| US5982630A (en) | Printed circuit board that provides improved thermal dissipation | |
| US5587882A (en) | Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate | |
| JP3147087B2 (ja) | 積層型半導体装置放熱構造 | |
| US5430611A (en) | Spring-biased heat sink assembly for a plurality of integrated circuits on a substrate | |
| US6580611B1 (en) | Dual-sided heat removal system | |
| US5761044A (en) | Semiconductor module for microprocessor | |
| US5130768A (en) | Compact, high-density packaging apparatus for high performance semiconductor devices | |
| JPH09116057A (ja) | 半導体装置のパワー放散を改良する装置 | |
| JP2005064384A (ja) | インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク | |
| CN114035282B (zh) | 一种光模块 | |
| US5198887A (en) | Semiconductor chip carrier | |
| JP3208579B2 (ja) | ３次元光電子集積回路装置 | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| JPS6188547A (ja) | 半導体装置 | |
| JPH06268109A (ja) | 半導体チップおよびこの半導体チップを組み込んだ電子装置 | |
| JPH10226107A (ja) | 光プリントヘッド | |
| JPS6250981B2 (ja) | ||
| JPH11330708A (ja) | 多層配線基板 | |
| JP2007188934A (ja) | マルチチップモジュール | |
| JP2004221248A (ja) | 半導体装置 | |
| JP3207248B2 (ja) | 半導体装置 | |
| JPH1093250A (ja) | プリント配線板の放熱構造 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP2006135202A (ja) | 電子機器の放熱構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |