JPH05243322A - 光半導体素子及びその製造方法 - Google Patents

光半導体素子及びその製造方法

Info

Publication number
JPH05243322A
JPH05243322A JP4078778A JP7877892A JPH05243322A JP H05243322 A JPH05243322 A JP H05243322A JP 4078778 A JP4078778 A JP 4078778A JP 7877892 A JP7877892 A JP 7877892A JP H05243322 A JPH05243322 A JP H05243322A
Authority
JP
Japan
Prior art keywords
silicon dioxide
film
pad
optical semiconductor
dioxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4078778A
Other languages
English (en)
Other versions
JP2608006B2 (ja
Inventor
Hideaki Tanaka
英明 田中
Masatoshi Suzuki
正敏 鈴木
Yuichi Matsushima
裕一 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP4078778A priority Critical patent/JP2608006B2/ja
Publication of JPH05243322A publication Critical patent/JPH05243322A/ja
Application granted granted Critical
Publication of JP2608006B2 publication Critical patent/JP2608006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【目的】パッドの静電容量を減少させるためにワイヤボ
ンディング用のパッドの下に介在する二酸化珪素膜にク
ラックや剥離の問題が生ぜず、耐久性があり、信頼性の
高く、かつ遮断周波数が10GHz以上である超高速の
光半導体素子及びその製造方法を実現する。 【構成】ワイヤに合わせて小さく作られたワイヤボンデ
ィング用のパッド10の下にパッドと同程度の大きさの
二酸化珪素膜12をさらに積層する事により、パッドと
対向する電極の距離を広げ、かつ比誘電率を小さくし、
半導体素子の静電容量が低減される。二酸化珪素膜の下
に形成されている窒化珪素膜6を二酸化珪素膜が部分的
にのみ覆うので、二酸化珪素膜と窒化珪素膜の線膨張係
数の違いによって生じる大部分の応力は解放され、クラ
ックや剥離は発生しない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は超高速で動作する光半導
体素子及びその製造方法に関する。
【0002】
【従来の技術】10Gbps以上の伝送速度で動作する
半導体素子は、少なくとも遮断周波数が10GHz以上
なければならない。高周波回路のインピーダンス整合を
とるため50Ωで系を構成して、遮断周波数を10GH
z以上にするためには、半導体素子の静電容量は、0.
64pF以下にしなければならない。この条件はCR時
定数から計算したものである。また、この静電容量に
は、半導体素子へワイヤボンディングを行うためのパッ
ドの容量も含まれる。
【0003】図13は、従来の光変調素子を示す。n型
InP基板1の上に、InGaAsP変調導波路層2、
p型InP層3、および、p型InGaAsPコンタク
ト層4が積層されており、これらの層2,3,4はメサ
状に形成され、その両側には半絶縁性InP5が配置さ
れている。保護用の窒化珪素膜6が半絶縁性InP5の
表面を覆い、p側電極7およびn側電極8がそれぞれp
型InGaAsPコンタクト層4とn型InP基板1に
接するように形成されている。p側電極7にワイヤボン
ディングを行うための金属のパッド10が、p側電極7
に接して窒化珪素膜6の上に形成されている。
【0004】このような光変調素子においては、例えば
半絶縁性InP5の膜厚が2. 25μm、窒化珪素膜膜
6の膜厚が0. 1μm、パッド10が100μmφの場
合、パッド10の静電容量は0. 37pFとなる。一
方、動作電圧及び光の挿入損失について最適な設計を行
うと、InGaAsP変調導波路層2の厚さは0. 25
μm程度、横幅2. 5μm程度、素子長は200〜30
0μmとなる。本発明者らが実測したところによると、
このときパッド10の静電容量を除いたp側電極7とn
側電極8との間の静電容量は、素子長100μm当り、
0. 27pFである。従って、素子の静電容量は0. 9
1pF〜1. 18pFとなり、遮断周波数は10GHz
未満となる。遮断周波数が10GHz以上を達成するた
めには、パッド10の静電容量を減らすか、またはパッ
ド10の静電容量を除いたp側電極7とn側電極8との
間の静電容量を減らさなければならない。パッド10の
静電容量を除いたp側電極7とn側電極8との間の静電
容量を減らすためには素子長を短くすれば良いが、動作
電圧は素子長に反比例するので、動作電圧が高くなると
いう犠牲が生じる。よってパッド10の静電容量を減ら
す方法が選択される。
【0005】従って、パッド10の静電容量を低減させ
る為に、比誘電率が8程度の窒化珪素に比べ、比誘電率
が4. 5と小さい二酸化珪素を窒化珪素膜6の代わりに
用い、さらにその膜厚を厚くする手段が取られている。
この場合に、二酸化珪素膜の厚さを1. 5μmとすると
パッドの容量は0. 14pFとなり、185μm以下の
素子長であれば10GHz以上の遮断周波数が得られ、
かつ動作電圧の増加は非常に小さい。
【0006】
【発明が解決しようとする課題】しかし、二酸化珪素膜
の線膨張係数が5×10-7-1であり、InPのそれは
4. 5×10-6-1であるので、二酸化珪素膜とInP
とでは一桁も線膨張係数が異なる。二酸化珪素膜を形成
する工程やその後の電極を設ける工程で熱が加わるの
で、線膨張係数の違いから、二酸化珪素膜とInPの界
面、及び二酸化珪素膜に内部応力が生じる。二酸化珪素
膜の膜厚が薄い場合には内部応力が生じるだけである
が、通常は膜厚が1μmを越えると、内部応力が大きく
成り過ぎて、クラックや膜の剥離として外に現れる。そ
のため従来技術のように、保護用の窒化珪素膜6の代わ
りに、膜厚が1μmを超える二酸化珪素膜を用いるのは
困難であった。
【0007】本発明は、このような二酸化珪素膜のクラ
ックや剥離の問題を解決するためになされたもので、耐
久性があり、信頼性の高く、かつ遮断周波数が10GH
z以上である超高速の光半導体素子及びその製造方法を
実現することを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に、本発明の光半導体素子は、メサを形成した光半導体
素子において、該メサの両側に形成される半導体の上部
に積層される窒化珪素膜の上に島状に二酸化珪素膜が積
層され、ワイヤボンディング用のパッドが該二酸化珪素
膜上に積層され、かつ該メサの上部に配置された電極と
該パッドが接していることにより構成されるか、また
は、メサを形成した光半導体素子において、該メサの両
側に形成される半導体の上部に積層される窒化珪素膜の
上に島状で二酸化珪素膜が積層され、ワイヤボンディン
グ用のパッドが該二酸化珪素膜上に積層され、かつ該メ
サの上部に配置された電極と該パッドが金属線路によっ
て電気的に接続されていることにより構成される。ここ
で、島状に形成される二酸化珪素膜の膜厚は、該光半導
体素子の遮断周波数が10GHz以上となるパット容量
の条件を満足し、かつクラックや剥離の発生がない値に
選択される。また、本発明の光半導体素子の製造方法
は、半導体素子を形成するために、化合物半導体表面に
窒化珪素膜を積層する第1の工程と、前記窒化珪素膜上
に有機シリカノオルガノゲルを塗布する第2の工程と、
前記有機シリカノオルガノゲルを加熱して硬化する第3
の工程と、該有機シリカノオルガノゲルを島状に残して
エッチングする第4の工程と、該有機シリカノオルガノ
ゲルを加熱して島状の二酸化珪素膜に変える第5の工程
と、該窒化珪素膜を除去する第6の工程と、二酸化珪素
上にワイヤボンディング用のパッドを形成する第7の工
程とを含み、前記島状の二酸化珪素膜の膜厚は、該光半
導体素子の遮断周波数が10GHz以上となる前記パッ
ドの容量の条件を満足しかつクラックや剥離の発生がな
い値に形成されている。
【0009】
【作用】ワイヤに合わせて小さく作られたワイヤボンデ
ィング用のパッドの下にパッドと同程度の大きさの二酸
化珪素膜をさらに積層する事により、パッドと対向する
電極の距離を広げ、かつ比誘電率を小さくし、半導体素
子の静電容量が低減される。二酸化珪素膜の下に形成さ
れている窒化珪素膜を二酸化珪素膜が部分的にのみ覆う
ので、二酸化珪素膜と窒化珪素膜の線膨張係数の違いに
よって生じる大部分の応力は解放され、クラックや剥離
は発生しない。また、窒化珪素膜とInPは、線膨張係
数が同等なのでクラックや剥離の発生がない。
【0010】
【実施例】次に、具体的に半導体素子の実施例を示す。
図1は、本発明の第1の実施例の光変調素子の構成を示
す。n型InP基板1の上に、厚さが0. 25μm、横
幅が2. 5μmのInGaAsP変調導波路層2、厚さ
が2μmのp型InP層3、および厚さが0. 1μmの
p型InGaAsPコンタクト層4が積層されており、
これらの層2,3,4はメサ状に形成され、その両側に
は半絶縁性InP5が配置されている。厚さが0. 1μ
mの保護用の窒化珪素膜6が半絶縁性InP5の表面を
覆い、p側電極7及びn側電極8がそれぞれp型InG
aAsPコンタクト層4とn型InP基板1に接するよ
うに形成されている。窒化珪素膜6の上に島状の厚さが
1.6μmの厚い二酸化珪素膜12が積層され、ワイヤ
ボンディングを行うための金属のパッド10がp側電極
7に接しかつ二酸化珪素膜12の上に形成されている。
【0011】金属パッド10は、素子の静電容量を小さ
くするために、ワイヤボンディングが可能な最小限の面
積となるような形状がよい。現状のワイヤボンディング
の技術では、一般的な50〜60μmφのワイヤのワイ
ヤボンディングを行うためには、パッド10は少なくと
も100μmφ程度の円形もしくはその類似形状が選択
される。
【0012】二酸化珪素膜12は、二酸化珪素が、比誘
電率が小さく、水分を通さない、窒化珪素との密着性が
よいという理由で選択される。また、従来例では素子の
保護と静電容量の低減を兼ねていたが、ここでは静電容
量を小さくするのが主な目的であるので、さらに比誘電
率が小さい二酸化珪素、例えば比誘電率が3.2のもの
を用いることができる。上記の特性を有する二酸化珪素
を主成分とした膜、例えば炭素を少量含んだ膜で二酸化
珪素膜12を置き換えても良い。二酸化珪素膜12の形
状は、内部応力をできるだけ解放するために、パッド1
0をその上に積層できるだけの最小限の面積となる形状
が良い。現状の積層技術では、100μmφ程度の円形
もしくはその類似形状のパッド10の積層の場合は、
1. 5倍程度の150μmφ程度の円形もしくはその類
似形状が選択される。なお、本明細書で、島状と記して
いるのは、200μmφ程度以下の円形もしくはその類
似形状を意味している。
【0013】半絶縁性InP5の保護に使われる窒化珪
素膜6は、窒化珪素が、二酸化珪素との密着性がよ
い、半絶縁性InP5と密着性がよい、半絶縁性I
nP5と線膨張係数がほぼ等しい、水分を通さない、
という理由で選択される。
【0014】本実施例においては、パッド10の下は比
誘電率が小さくかつ膜厚が厚い二酸化珪素膜12である
ため、パッド10の静電容量を非常に小さくすることが
できる。例えばパッド10が100μmφとし、半絶縁
性InP5の厚さが2. 25μm、窒化珪素膜6の厚さ
が0. 1μm、二酸化珪素膜12の厚さが1. 0μmの
場合、パッド10の静電容量は0. 14pFとなる。こ
のとき素子長が185μm以下にすれば遮断周波数10
GHz以上を達成することができる。素子長が同じでも
さらに二酸化珪素膜12の膜厚を厚くすれば遮断周波数
が伸びる。また、窒化珪素膜6と二酸化珪素膜12の線
膨張係数の違いによる応力が発生しても、島状に二酸化
珪素膜12が形成されているため、応力が解放されて膜
厚が厚いのにもかかわらず二酸化珪素膜12にクラック
が入らない。また、窒化珪素膜6と半絶縁性InP5の
線膨張係数が近いため、両者の密着性が良く、窒化珪素
膜6と二酸化珪素膜12の密着性も元来良いため素子の
耐久性・信頼性が優れた素子となる。
【0015】二酸化珪素膜12の厚さの選択範囲は、1
μm〜10μm程度である。この下限は光半導体素子の
遮断周波数が10GHz以上となるパッドの静電容量の
条件を満足するという本発明の降下を発揮し始める値で
あり、この上限は応力によるクラックが発生しないため
の値である。
【0016】図2は、本発明の第2の実施例の光変調素
子の構成を示す。第1の実施例と異なる点は、金属線路
9によって、p側電極7と、二酸化珪素膜12の上に積
層されたワイヤボンディングを行うための金属のパッド
10とが電気的に接続されている点である。
【0017】図3〜図12は、図1に示した光変調素子
を製造する場合の工程を示す。次に、図面の番号に従っ
て説明する。 (a)まず、図3のようにn型InP基板1上に光半導
体導波路を形成するInGaAsP変調導波路層2、p
型InP層3及びp型InGaAsPコンタクト層4を
気相成長法や液相成長法などによって順次エピタキシャ
ル成長する。 (b)次に、p型InGaAsPコンタクト層4の表面
に例えば二酸化珪素膜11を熱CVD法またはプラズマ
CVD法により形成し、これをエッチングマスクとして
図4のようにp型InGaAsPコンタクト層4、p型
InP層3、InGaAsP変調導波路層2をメサ状に
エッチングする。 (c)図5のように気相成長法で半絶縁性InP5を二
酸化珪素膜11で覆われていない領域だけを選択的に結
晶成長する。 (d)二酸化珪素膜11を除去した後、ウエハの表面全
体に窒化珪素膜6を図6のように例えばプラズマCVD
法により堆積する。ここまでは従来の製造方法と同じで
ある。 (e)さらに実施例の特徴として400℃以上で加熱す
ることにより二酸化珪素12に変わるメチルエトキシシ
ラン、テトラエトキシシラン、メチルトリメトキシシラ
ン及びテトラメトキシシランのうち少なくとも1種類以
上の組み合わせを含む有機シリカノオルガノゲル(以下
有機SOGと略す)12を、窒化珪素膜6で覆われた表
面にスピンコーティング法により図7のように厚く塗布
する。有機SOG12と窒化珪素膜6とのエッチング比
が大きくかつ有機SOG12にクラックが入らない条件
で有機SOG12を加熱して硬化させる。この加熱は、
例えば150℃で1時間行う。 (f)フォトリソグラフィにより図8のようにボンディ
ングパッドの下になる部分だけフォトレジスト13を残
す。 (g)弗酸と弗化アンモニウムの混合液で有機SOG1
2をフォトレジストで覆われていない領域だけエッチン
グによって図9のように除去する。このとき窒化珪素膜
6は適当な条件下において堆積を行うと弗酸と弗化アン
モニウムの混合液によってほとんどエッチングされない
ので有機SOG12が島状に残る。 (h)フォトレジスト13を図10のように除去し、例
えば400℃で1時間有機SOG12を加熱して二酸化
珪素膜12に変える。 (i)p型InGaAsPコンタクト層4の上部だけを
窒化珪素膜6をエッチングによって図11のように除去
する。 (j)最後に、p側電極7、n側電極8、及び二酸化珪
素膜12上にワイヤボンディング用のパッド10を図1
2のように形成する。
【0018】以上の説明では化合物半導体としてInG
aAsP系の材料を例に本発明を示したが、AlGaA
sなどのほかの材料にも同様に適用することができる。
【0019】
【発明の効果】本発明を適用して、実際にパッドの下に
島状で膜厚が1. 5μmある二酸化珪素膜が形成された
光変調素子を作製することができ、クラックや剥離は全
く生じなかった。従って、信頼度及び耐久性の高く、か
つ遮断周波数10GHz以上を達成できる光半導体素子
を提供することができる。従って、将来の広帯域ISD
Nにおける超高速の伝送及び情報処理用の光半導体素子
に使用され、その効果は極めて大きい。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す斜視図である。
【図2】本発明の第2の実施例を示す斜視図である。
【図3】本発明の製造方法を説明するための断面図であ
る。
【図4】本発明の製造方法を説明するための斜視図であ
る。
【図5】本発明の製造方法を説明するための斜視図であ
る。
【図6】本発明の製造方法を説明するための断面図であ
る。
【図7】本発明の製造方法を説明するための断面図であ
る。
【図8】本発明の製造方法を説明するための斜視図であ
る。
【図9】本発明の製造方法を説明するための斜視図であ
る。
【図10】本発明の製造方法を説明するための斜視図で
ある。
【図11】本発明の製造方法を説明するための斜視図で
ある。
【図12】本発明の製造方法を説明するための斜視図で
ある。
【図13】従来の光半導体素子の例を示す斜視図であ
る。
【符号の説明】
1 n型InP基板 2 InGaAsP変調導波路層 3 p型InP層 4 p型InGaAsPコンタクト層4 5 半絶縁性InP 6 窒化珪素膜 7 p側電極 8 n側電極 9 金属線路 11 二酸化珪素膜 12 二酸化珪素膜または有機シリカノオルガノゲル
(有機SOG) 13 フォトレジスト 10 パッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 メサを形成した光半導体素子において、 該メサの両側に形成される半導体の上部に積層される窒
    化珪素膜の上に島状に二酸化珪素膜又は二酸化珪素を主
    成分とする膜が積層され、ワイヤボンディング用のパッ
    ドが該二酸化珪素膜上に積層され、かつ該メサの上部に
    配置された電極と該パッドが相接しているように構成さ
    れ、前記島状に形成された二酸化珪素膜の膜厚は、該光
    半導体素子の遮断周波数が10GHz以上となる前記パ
    ッドの容量の条件を満足しかつクラックや剥離の発生が
    ない値に選択されていることを特徴とする光半導体素
    子。
  2. 【請求項2】 メサを形成した光半導体素子において、 該メサの両側に形成される半導体の上部に積層される窒
    化珪素膜の上に島状に二酸化珪素膜又は二酸化珪素を主
    成分とする膜が積層され、ワイヤボンディング用のパッ
    ドが該二酸化珪素膜上に積層され、かつ該メサの上部に
    配置された電極と該パッドが金属線路によって電気的に
    相互接続されているように構成され、前記島状に形成さ
    れた二酸化珪素膜の膜厚は、該光半導体素子の遮断周波
    数が10GHz以上となる前記パッドの容量の条件を満
    足しかつクラックや剥離の発生がない値に選択されてい
    ることを特徴とする光半導体素子。
  3. 【請求項3】 光半導体素子を形成するために、 化合物半導体の表面に窒化珪素膜を積層する工程と前記
    窒化珪素膜上に有機シリカノオルガノゲルを塗布する工
    程と前記有機シリカノオルガノゲルを加熱して硬化する
    工程と該有機シリカノオルガノゲルを島状に残してエッ
    チングする工程と該有機シリカノオルガノゲルを加熱し
    て島状の二酸化珪素膜に変える工程と該窒化珪素を除去
    する工程と前記二酸化珪素上にワイヤボンディング用の
    パッドを形成する工程とを含み、前記島状の二酸化珪素
    膜の膜厚は、該光半導体素子の遮断周波数が10GHz
    以上となる前記パッドの容量の条件を満足しかつクラッ
    クや剥離の発生がない値に形成されている光半導体素子
    の製造方法。
  4. 【請求項4】 前記化合物半導体がInP及びInGa
    AsP半導体で構成されることを特徴とする請求項3に
    記載の光半導体素子の製造方法。
  5. 【請求項5】 前記有機シリカノオルガノゲルにメチル
    エトキシシラン、テトラエトキシシラン、メチルトリメ
    トキシシラン及びテトラメトキシシランのうち少なくと
    も1種類以上の組み合わせを含むことを特徴とする請求
    項3に記載の光半導体素子の製造方法。
JP4078778A 1992-03-02 1992-03-02 光半導体素子及びその製造方法 Expired - Fee Related JP2608006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4078778A JP2608006B2 (ja) 1992-03-02 1992-03-02 光半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4078778A JP2608006B2 (ja) 1992-03-02 1992-03-02 光半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05243322A true JPH05243322A (ja) 1993-09-21
JP2608006B2 JP2608006B2 (ja) 1997-05-07

Family

ID=13671358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4078778A Expired - Fee Related JP2608006B2 (ja) 1992-03-02 1992-03-02 光半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2608006B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434537A3 (en) * 2004-05-18 2016-09-28 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434537A3 (en) * 2004-05-18 2016-09-28 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate

Also Published As

Publication number Publication date
JP2608006B2 (ja) 1997-05-07

Similar Documents

Publication Publication Date Title
US20080197377A1 (en) Photonic semiconductor device and manufacturing method
US4073054A (en) Method of fabricating semiconductor device
KR980012597A (ko) 용량장치, 반도체 장치 및 그의 제조방법
JP2002164622A (ja) 半導体光素子
US6282009B1 (en) Light modulator and method of manufacturing the light modulator
JPH03166734A (ja) ヘテロ接合バイポーラトランジスタ
JP2608006B2 (ja) 光半導体素子及びその製造方法
KR100203307B1 (ko) 레이저 다이오드의 제조방법
US20100003778A1 (en) Method of manufacturing semiconductor laser
CN110335818B (zh) 一种异质结双极晶体管结构及制造方法
JP3710686B2 (ja) 電気光学素子
JP2013044803A (ja) 光半導体素子の製造方法
KR0162510B1 (ko) 반도체 장치 및 그 제조방법
JPS59208885A (ja) 半導体レ−ザ素子の製造方法
JPH05102615A (ja) 半導体装置およびその製造方法
JP2004253602A (ja) 光導波路素子およびその製造方法
US11251143B2 (en) Semiconductor device and method of manufacturing the same
JPS59121989A (ja) 半導体レ−ザ
CN115210976A (zh) 半导体装置以及半导体装置的制造方法
JP2001044217A (ja) 化合物半導体装置およびその製造方法
JPS6118874B2 (ja)
JPH0220085A (ja) 半導体レーザ装置
JPH02106085A (ja) 半導体レーザ素子
JP2002343951A (ja) 化合物半導体装置
JPH0716074B2 (ja) 半導体レーザ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees