JPH05243083A - セラミック電子部品の銅端子電極形成方法 - Google Patents
セラミック電子部品の銅端子電極形成方法Info
- Publication number
- JPH05243083A JPH05243083A JP7856092A JP7856092A JPH05243083A JP H05243083 A JPH05243083 A JP H05243083A JP 7856092 A JP7856092 A JP 7856092A JP 7856092 A JP7856092 A JP 7856092A JP H05243083 A JPH05243083 A JP H05243083A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- baking
- terminal electrode
- electronic component
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 銅端子電極を焼付け炉を用いて焼付ける際、
電子部品の特性の劣化を防ぎつつ、焼付けられた端子電
極の収縮率の増大、ひいては半田耐熱性の劣化を生じな
い銅端子電極の形成方法を提供する。 【構成】 セラミック電子部品の端面に銅端子電極を焼
付け炉を用いて焼付ける際、炉内の温度が 600℃から焼
付け温度 900℃を経て 600℃に降下するまでの焼結温度
区間（図１の区間Ｂ）における焼付けをＮ2 雰囲気中Ｏ
2 が20ないし90ppm 添加された雰囲気下で行う。
電子部品の特性の劣化を防ぎつつ、焼付けられた端子電
極の収縮率の増大、ひいては半田耐熱性の劣化を生じな
い銅端子電極の形成方法を提供する。 【構成】 セラミック電子部品の端面に銅端子電極を焼
付け炉を用いて焼付ける際、炉内の温度が 600℃から焼
付け温度 900℃を経て 600℃に降下するまでの焼結温度
区間（図１の区間Ｂ）における焼付けをＮ2 雰囲気中Ｏ
2 が20ないし90ppm 添加された雰囲気下で行う。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック電子部品の
銅端子電極形成方法に関する。
銅端子電極形成方法に関する。
【０００２】
【従来の技術】セラミック電子部品、たとえば積層セラ
ミックコンデンサの構成は、薄い誘電体層を挟んで容量
を取得するための内部電極が交互に対向しており、その
内部電極末端部は、直接半田付け可能な外部端子電極に
接続されている。
ミックコンデンサの構成は、薄い誘電体層を挟んで容量
を取得するための内部電極が交互に対向しており、その
内部電極末端部は、直接半田付け可能な外部端子電極に
接続されている。
【０００３】この外部端子電極の形成は、内部電極と同
様に金属粉末、たとえばＡｇ粉末に、有機バインダおよ
びセラミックスとの接着強度を向上させるための無機添
加物を少量加えてペースト化したものを、内部電極が露
出している両端面に塗布して焼付けすることにより行
う。さらに半田くわれを防止するために、ベースとなる
金属電極の上にＮｉ系メッキを施し、通常さらに半田付
けを良好にするために、Ｓｎ／Ｐｂ系メッキが施されて
いる。
様に金属粉末、たとえばＡｇ粉末に、有機バインダおよ
びセラミックスとの接着強度を向上させるための無機添
加物を少量加えてペースト化したものを、内部電極が露
出している両端面に塗布して焼付けすることにより行
う。さらに半田くわれを防止するために、ベースとなる
金属電極の上にＮｉ系メッキを施し、通常さらに半田付
けを良好にするために、Ｓｎ／Ｐｂ系メッキが施されて
いる。
【０００４】このようなコンデンサ部品素体にＣｕを主
成分としたペーストを用いて外部端子電極を焼付けする
ことが知られているが、この焼付けは通常以下のように
行われている。
成分としたペーストを用いて外部端子電極を焼付けする
ことが知られているが、この焼付けは通常以下のように
行われている。
【０００５】すなわち、焼付けは焼付け温度（ 900℃前
後）のＮ2 雰囲気中で行い、電子部品を炉に装入してか
ら搬出するまでの時間すなわち炉内保持時間は通常30〜
120分である。また、ペーストのバインダを効率よく分
解するために設けられる 400℃から 600℃付近までの温
度区間では、Ｎ2 雰囲気にＯ2 を添加してＯ2 数10％の
雰囲気にして焼付ける場合がある。
後）のＮ2 雰囲気中で行い、電子部品を炉に装入してか
ら搬出するまでの時間すなわち炉内保持時間は通常30〜
120分である。また、ペーストのバインダを効率よく分
解するために設けられる 400℃から 600℃付近までの温
度区間では、Ｎ2 雰囲気にＯ2 を添加してＯ2 数10％の
雰囲気にして焼付ける場合がある。
【０００６】
【発明が解決しようとする課題】従来技術においては大
量に焼付けを行うと、 400〜600 ℃付近までの温度に保
持される脱バインダ区間を数10ppm のＯ2 を含む雰囲気
として行う焼付けでは脱バインダがまだ十分ではなく、
それに続く焼結区間においてもまだバインダが相当量残
留しており、その結果、 （１）電極の焼結が始まり進行するガラスフリットの融
点（たとえば 600℃）以上の温度区間においても脱バイ
ンダが行われ、この区間における酸素分圧が大きく低下
する。 （２）銅粒子が還元され、ガラスフリットとの濡れ性が
悪くなる。 （３）ガラスフリットが粒子間に流れないため、端子電
極の収縮率が大きくなる。たとえば、図２は炉内保持時
間60分中、焼付け温度 900℃、同キープ時間10分の条件
で焼付けを行った際の炉内雰囲気（酸素濃度）と銅ペー
スト収縮率の関係を示したグラフであるが、酸素濃度が
数10ppm 以下になると収縮率が急激に増大する。 （４）収縮率が大きいと残留応力が残るので、半田耐熱
性が劣化する。などの課題があった。
量に焼付けを行うと、 400〜600 ℃付近までの温度に保
持される脱バインダ区間を数10ppm のＯ2 を含む雰囲気
として行う焼付けでは脱バインダがまだ十分ではなく、
それに続く焼結区間においてもまだバインダが相当量残
留しており、その結果、 （１）電極の焼結が始まり進行するガラスフリットの融
点（たとえば 600℃）以上の温度区間においても脱バイ
ンダが行われ、この区間における酸素分圧が大きく低下
する。 （２）銅粒子が還元され、ガラスフリットとの濡れ性が
悪くなる。 （３）ガラスフリットが粒子間に流れないため、端子電
極の収縮率が大きくなる。たとえば、図２は炉内保持時
間60分中、焼付け温度 900℃、同キープ時間10分の条件
で焼付けを行った際の炉内雰囲気（酸素濃度）と銅ペー
スト収縮率の関係を示したグラフであるが、酸素濃度が
数10ppm 以下になると収縮率が急激に増大する。 （４）収縮率が大きいと残留応力が残るので、半田耐熱
性が劣化する。などの課題があった。
【０００７】したがって本発明の目的は、セラミック電
子部品素体の端面に銅端子電極を、焼付け炉を用いて焼
付け形成する際、取得容量、誘電損失などの電子部品の
特性の劣化を抑制するとともに、焼付けられた端子電極
の収縮率の増大、すなわち半田耐熱性の劣化を生じない
銅端子電極の形成方法を提供することにある。
子部品素体の端面に銅端子電極を、焼付け炉を用いて焼
付け形成する際、取得容量、誘電損失などの電子部品の
特性の劣化を抑制するとともに、焼付けられた端子電極
の収縮率の増大、すなわち半田耐熱性の劣化を生じない
銅端子電極の形成方法を提供することにある。
【０００８】
【課題を解決するための手段】すなわち、本発明は、銅
粉末に有機バインダおよび無機添加物を加えてペースト
化した端子電極用銅ペーストを用いて、内部電極端末が
露出したセラミック電子部品素体の端面に銅端子電極を
焼付け形成する方法であって、素体装入から炉温がガラ
スフリットの融点に達するまでの主として昇温脱バイン
ダを目的とする第１温度区間、ガラスフリットの融点か
らさらに昇温した後焼付け温度に一定時間保持を経てガ
ラスフリットの融点に降下するまでの主として焼結を目
的とする第２温度区間および炉温が前記ガラスフリット
の融点から降下し該素体が取出されるまでの主として冷
却を目的とする第３温度区間の各温度区間を形成できる
焼付け炉を用いて焼付けすることからなり、上記第２温
度区間における焼付けが、Ｎ2 雰囲気中Ｏ2 濃度20ない
し90ppm の雰囲気下で行われるようにすることを特徴と
するセラミック電子部品の銅端子電極形成方法を提供す
るものである。
粉末に有機バインダおよび無機添加物を加えてペースト
化した端子電極用銅ペーストを用いて、内部電極端末が
露出したセラミック電子部品素体の端面に銅端子電極を
焼付け形成する方法であって、素体装入から炉温がガラ
スフリットの融点に達するまでの主として昇温脱バイン
ダを目的とする第１温度区間、ガラスフリットの融点か
らさらに昇温した後焼付け温度に一定時間保持を経てガ
ラスフリットの融点に降下するまでの主として焼結を目
的とする第２温度区間および炉温が前記ガラスフリット
の融点から降下し該素体が取出されるまでの主として冷
却を目的とする第３温度区間の各温度区間を形成できる
焼付け炉を用いて焼付けすることからなり、上記第２温
度区間における焼付けが、Ｎ2 雰囲気中Ｏ2 濃度20ない
し90ppm の雰囲気下で行われるようにすることを特徴と
するセラミック電子部品の銅端子電極形成方法を提供す
るものである。
【０００９】
【作用】図１は外部電極端子焼付け用炉における標準的
な炉内保持時間と加熱温度との関係を示したダイヤグラ
ムであり、電子部品装入時からガラスフリットの融点
（たとえば 600℃）に達するまでの温度区間Ａ（すなわ
ち昇温脱バインダ区間）、600℃から焼付け温度 900℃
を経てガラスフリットの融点（たとえば 600℃）に降下
するまでの温度区間Ｂ（すなわち焼結区間）および炉温
が 600℃から降下して電子部品が取出されるまでの温度
区間Ｃ（すなわち冷却区間）があり、本発明の方法では
上記温度区間ＢにおけるＮ2 雰囲気中のＯ2 濃度を20〜
90ppm に調整することによって、脱バインダ区間で脱バ
インダされきらなかったバインダも、焼結区間に添加さ
れたＯ2 によって速やかに脱バインダされ、またＣｕ粒
子表面が若干酸化されるので、粒子とガラスフリットと
の濡れが良くなり、ガラスが粒子間に流れて粒子を濡ら
し、端子電極の収縮率が従来よりも小さくなるという作
用がある。
な炉内保持時間と加熱温度との関係を示したダイヤグラ
ムであり、電子部品装入時からガラスフリットの融点
（たとえば 600℃）に達するまでの温度区間Ａ（すなわ
ち昇温脱バインダ区間）、600℃から焼付け温度 900℃
を経てガラスフリットの融点（たとえば 600℃）に降下
するまでの温度区間Ｂ（すなわち焼結区間）および炉温
が 600℃から降下して電子部品が取出されるまでの温度
区間Ｃ（すなわち冷却区間）があり、本発明の方法では
上記温度区間ＢにおけるＮ2 雰囲気中のＯ2 濃度を20〜
90ppm に調整することによって、脱バインダ区間で脱バ
インダされきらなかったバインダも、焼結区間に添加さ
れたＯ2 によって速やかに脱バインダされ、またＣｕ粒
子表面が若干酸化されるので、粒子とガラスフリットと
の濡れが良くなり、ガラスが粒子間に流れて粒子を濡ら
し、端子電極の収縮率が従来よりも小さくなるという作
用がある。
【００１０】
【実施例１〜４】積層チップコンデンサ素子の作製に当
たっては、ＢａＴｉＯ3 を主成分とする非還元性誘電体
粉末と有機バインダ、分散剤および溶剤を混合しスラリ
ー化して複数枚のグリーンシートを作製し、次いでＡｇ
粉末と有機バインダを混練してつくられた内部電極印刷
用ペーストをこれらのグリーンシート上に印刷した後、
各シートを積層圧着して得られた積層体を裁断してチッ
プ素子とした。次いでチップ素子を焼成後、外部電極端
子用Ｃｕペーストを塗布した。
たっては、ＢａＴｉＯ3 を主成分とする非還元性誘電体
粉末と有機バインダ、分散剤および溶剤を混合しスラリ
ー化して複数枚のグリーンシートを作製し、次いでＡｇ
粉末と有機バインダを混練してつくられた内部電極印刷
用ペーストをこれらのグリーンシート上に印刷した後、
各シートを積層圧着して得られた積層体を裁断してチッ
プ素子とした。次いでチップ素子を焼成後、外部電極端
子用Ｃｕペーストを塗布した。
【００１１】次に、炉内保持時間60分（うち焼結温度 9
00℃のキープ時間10分）の条件で外部電極の焼付けを行
った。チップの大きさは 3.2×2.5 mm、取得容量は 1.0
μＦであった。焼付けの際の前記炉内各温度区間におけ
る酸素濃度を表１に挙げたように調整した。
00℃のキープ時間10分）の条件で外部電極の焼付けを行
った。チップの大きさは 3.2×2.5 mm、取得容量は 1.0
μＦであった。焼付けの際の前記炉内各温度区間におけ
る酸素濃度を表１に挙げたように調整した。
【００１２】焼付けの後、チップにメッキ前の前処理と
して、回転バレルの中に研磨材などと一緒に入れて行う
バレル仕上げを行ってからＮｉメッキおよび半田メッキ
を施した。
して、回転バレルの中に研磨材などと一緒に入れて行う
バレル仕上げを行ってからＮｉメッキおよび半田メッキ
を施した。
【００１３】焼付けを終わった試料について、取得容
量、誘電損失およびクラック発生個数を調べ、結果を表
１に示した。
量、誘電損失およびクラック発生個数を調べ、結果を表
１に示した。
【００１４】なお、半田耐熱性の測定試験は、ロジン25
％残部アルコールからなるフラックスを用い、半田温度
270℃± 5℃、浸漬時間 5秒とし、試験数は１ロット20
個について試験を行い、外観でのクラック発生数によっ
て評価し、結果を表１に示した。
％残部アルコールからなるフラックスを用い、半田温度
270℃± 5℃、浸漬時間 5秒とし、試験数は１ロット20
個について試験を行い、外観でのクラック発生数によっ
て評価し、結果を表１に示した。
【００１５】
【比較例１〜４】外部電極端子の焼付けを行うに際し、
前記各温度区間におけるＯ2 濃度について、実施例に用
いられた温度区間Ｂ(600℃から焼付け温度 900℃を経て
600℃に降下するまで）をＯ2 濃度20〜90ppm の範囲と
しないで焼付けを行った以外は、実施例の要領に従って
チップ素子を作製して外部電極端子を焼付け、その取得
容量やクラック発生数などを調べ、同じく表１に結果を
示した。
前記各温度区間におけるＯ2 濃度について、実施例に用
いられた温度区間Ｂ(600℃から焼付け温度 900℃を経て
600℃に降下するまで）をＯ2 濃度20〜90ppm の範囲と
しないで焼付けを行った以外は、実施例の要領に従って
チップ素子を作製して外部電極端子を焼付け、その取得
容量やクラック発生数などを調べ、同じく表１に結果を
示した。
【００１６】
【表１】
【００１７】表１の結果からわかるように、温度区間Ｂ
(600℃〜キープ温度〜 600℃）の所にＯ2 を20〜90ppm
添加したものが取得容量、誘電損失、半田耐熱性とも満
足する。上記温度区間ＢのＯ2 濃度が20ppm 未満である
とクラックが多発し、90ppmを超えるとＣｕ粒子が内部
まで酸化されて、容量が取れなかったり、誘電損失が大
きくなったりする。
(600℃〜キープ温度〜 600℃）の所にＯ2 を20〜90ppm
添加したものが取得容量、誘電損失、半田耐熱性とも満
足する。上記温度区間ＢのＯ2 濃度が20ppm 未満である
とクラックが多発し、90ppmを超えるとＣｕ粒子が内部
まで酸化されて、容量が取れなかったり、誘電損失が大
きくなったりする。
【００１８】
【発明の効果】以上説明したように、本発明の方法によ
れば、焼結温度区間に20〜90ppm のＯ2 が添加された雰
囲気となるので、端子電極の収縮率が増大して半田耐熱
性を悪化させることがなく、取得容量、誘電損失ともに
満足する製品が得られる。
れば、焼結温度区間に20〜90ppm のＯ2 が添加された雰
囲気となるので、端子電極の収縮率が増大して半田耐熱
性を悪化させることがなく、取得容量、誘電損失ともに
満足する製品が得られる。
【図１】外部電極端子焼付け用炉における標準的な炉内
保持時間と加熱温度との関係を示す温度−時間ダイアグ
ラムである。
保持時間と加熱温度との関係を示す温度−時間ダイアグ
ラムである。
【図２】焼結温度区間における炉内雰囲気（酸素濃度）
と外部電極端子用Ｃｕペーストの収縮率（％）との関係
を示すグラフである。
と外部電極端子用Ｃｕペーストの収縮率（％）との関係
を示すグラフである。
Ａ 電子部品装入時から 600℃に達するまでの温度区
間 Ｂ 600 ℃から焼付け温度 900℃を経て 600℃に降下
するまでの温度区間 Ｃ 炉温が 600℃から降下して電子部品が取出される
までの温度区間
間 Ｂ 600 ℃から焼付け温度 900℃を経て 600℃に降下
するまでの温度区間 Ｃ 炉温が 600℃から降下して電子部品が取出される
までの温度区間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 俊哉 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内
Claims (1)
- 【請求項１】 銅粉末に有機バインダおよび無機添加物
を加えてペースト化した端子電極用銅ペーストを用い
て、内部電極端末が露出したセラミック電子部品素体の
端面に銅端子電極を焼付け形成する方法であって、素体
装入から炉温がガラスフリットの融点に達するまでの主
として昇温脱バインダを目的とする第１温度区間、ガラ
スフリットの融点から焼付け温度に一定時間保持を経て
ガラスフリットの融点に降下するまでの主として焼結を
目的とする第２温度区間および炉温が前記ガラスフリッ
トの融点から降下し該素体が取出されるまでの主として
冷却を目的とする第３温度区間の各温度区間を形成でき
る焼付け炉を用いて焼付けすることからなり、上記第２
温度区間における焼付けが、Ｎ2 雰囲気中Ｏ2 濃度20な
いし90ppm の雰囲気下で行われるようにすることを特徴
とするセラミック電子部品の銅端子電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856092A JPH05243083A (ja) | 1992-02-28 | 1992-02-28 | セラミック電子部品の銅端子電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856092A JPH05243083A (ja) | 1992-02-28 | 1992-02-28 | セラミック電子部品の銅端子電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243083A true JPH05243083A (ja) | 1993-09-21 |
Family
ID=13665294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7856092A Withdrawn JPH05243083A (ja) | 1992-02-28 | 1992-02-28 | セラミック電子部品の銅端子電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059758A (ja) * | 2001-08-10 | 2003-02-28 | Nec Tokin Corp | 積層セラミックコンデンサの製造方法 |
-
1992
- 1992-02-28 JP JP7856092A patent/JPH05243083A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059758A (ja) * | 2001-08-10 | 2003-02-28 | Nec Tokin Corp | 積層セラミックコンデンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6729003B2 (en) | Process for producing a ceramic electronic component | |
| KR101952843B1 (ko) | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 | |
| KR100556561B1 (ko) | 적층형 세라믹 전자 부품의 제조방법 | |
| JP2943380B2 (ja) | 積層セラミックコンデンサとその製造方法 | |
| WO2001033589A1 (fr) | Composant electronique ceramique multicouche | |
| US20160225526A1 (en) | Laminated ceramic electronic component | |
| JP2012004189A (ja) | 積層セラミックコンデンサ | |
| JP4574246B2 (ja) | チップ型電子部品およびその製法 | |
| JPH11243029A (ja) | 端子用導電性ペーストおよび積層セラミックコンデンサ | |
| JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH06112085A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| US11823840B2 (en) | Ceramic electronic device | |
| JP2003318060A (ja) | 積層型電子部品の製法 | |
| JPH05243083A (ja) | セラミック電子部品の銅端子電極形成方法 | |
| JP2003243249A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP3716746B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH0348415A (ja) | ペースト組成物および積層セラミックコンデンサの製造方法 | |
| KR20190019117A (ko) | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 | |
| JP3253028B2 (ja) | 積層セラミックコンデンサの外部電極形成方法 | |
| JP4178258B2 (ja) | 外部電極の焼付け方法 | |
| JPH07106187A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3142013B2 (ja) | 積層型電子部品 | |
| JPH1187167A (ja) | 端子電極用ペーストおよびそれを用いたセラミック電子部品とその製造方法 | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JP2002298643A (ja) | 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |