JPH05235761A - Ａ／ｄ変換回路とａ／ｄ変換方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成によりランダム雑音を低減したＡ
／Ｄ変換回路とＡ／Ｄ変換方法を提供する。 【構成】 アナログ／ディジタル変換周波数に対して高
い周波数によりサンプリングされたアナログ信号又はそ
のサンプリングに対応して変換されたディジタル信号を
加算平均化してディジタル出力信号を得る。 【効果】 比較的簡単な構成からなる信号の加算平均化
回路によりオーバーサンプリングされたアナログ値又は
ディジタル値に含まれるランダム雑音を除去することが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、Ａ／Ｄ（アナログ／
ディジタル）変換回路とＡ／Ｄ変換方法に関し、雑音低
減機能を持つものに利用して有効な技術に関する。

【０００２】

【従来の技術】Ａ／Ｄ変換回路における雑音低減回路と
しては、差動方式が良く知られている。また、Ａ／Ｄ変
換を伴う回路においては、オーバーサンプリングＡ／Ｄ
変換技術により、ディジタルフィルタによって雑音低減
を行う方式がある。このような雑音低減回路技術に関し
ては、例えば、共立出版社発行『ＶＬＳＩのためのアナ
ログ技術』がある。

【０００３】

【発明が解決しようとする課題】上記前者の差動方式に
あっては、回路規模が増大してしまうという欠点があ
る。また、後者にあっては、回路規模が増大するばかり
か動作クロックが増大して消費電力も大きくしてしまう
という問題がある。

【０００４】この発明の目的は、簡単な構成によりラン
ダム雑音を低減させたＡ／Ｄ変換回路とＡ／Ｄ変換方法
を提供することにある。この発明の前記ならびにそのほ
かの目的と新規な特徴は、本明細書の記述および添付図
面から明らかになるであろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、アナログ／ディジタル変換
周波数に対して高い周波数によりサンプリングされたア
ナログ信号又はそのサンプリングに対応して変換された
ディジタル信号を加算平均化してディジタル出力信号を
得る。

【０００６】

【作用】上記した手段によれば、比較的簡単な構成から
なる加算平均化回路によりオーバーサンプリングされた
アナログ値又はディジタル値に含まれるランダム雑音を
除去することができる。

【０００７】

【実施例】図１には、この発明に係るＡ／Ｄ変換方法の
一実施例の動作概念図が示されている。アナログ入力信
号は、入力点であるフィルタ回路に入力端子に供給され
る。このフィルタ回路により、不要な周波数成分が除去
される。しかし、フィルタ回路の出力点ａにおける信号
波形を拡大して示すと、理想値に対して実線で示すよう
なランダム雑音が重畳されている。そのため、サンプリ
ングタイミングとの関係で理想値に対する差分が雑音成
分としてそのままディジタル変換されてしまい、信号対
雑音比を劣化させてしまう。

【０００８】この実施例では、このようなランダム雑音
を除去するために、Ａ／Ｄ変換周波数に対して高い周波
数によりサンプリング動作を行う。このようなサンプリ
ング動作により上記のような雑音に対応した複数の入力
信号を保持する。すなわち、オーバーサンプリング動作
によって得られる複数からなるサンプリング値は、理想
値に対して大きいものと小さいものとがランダムに組み
合わされたものとなる。これらのサンプリング値を加算
平均化処理することより、その出力ａ’点では理想値に
対して大きいサンプリング値に含まれる雑音成分と小さ
いサンプリング値に含まれる雑音成分とが相殺されて理
想値に近いサンプリング信号を得ることができる。この
ようにして形成された加算平均信号をＡ／Ｄ変換器に供
給してディジタル信号を得る。これにより、理想値に近
いディジタル信号を得ること、言い換えるならば、ラン
ダム雑音を実質的に排除したディジタル信号を得ること
ができる。

【０００９】図２には、この発明に係るサンプリング回
路の一実施例の回路図が示されている。この実施例は、
スイッチドキャパシタ回路によりサンプリング機能と加
算平均機能とが合わせ持つようにされる。フィルタ回路
の出力信号Ｖ（ｔ）は、アナログサンプリング値にラン
ダム雑音が重畳されたものである。キャパシタＣ１〜Ｃ
４の容量値は等しく設定される。

【００１０】フィルタ回路の出力信号Ｖ（ｔ）は、切り
換えスイッチＳ１１〜Ｓ４１の接点Ａ側に供給される。
スイッチＳ１１〜Ｓ４１の他方の接点Ｂは回路の接地電
位点に接続されている。このような切り換えスイッチＳ
１１〜Ｓ４１の固定側はキャパシタＣ１〜Ｃ４の一方の
電極に接続される。これらのキャパシタＣ１〜Ｃ４の他
方の電極は、切り換えスイッチＳ１２〜Ｓ４２の固定側
に接続される。スイッチＳ１２〜Ｓ４２の接点Ｃ側は共
通化されて、出力側の切り換えスイッチＳ５１の接点Ａ
側に接続される。スイッチＳ１２〜Ｓ４２の接点Ｄ側は
共通化されて回路の接地電位点に接続される。

【００１１】上記切り換えスイッチＳ５１の固定側は出
力キャパシタＣ５の一方の電極に接続され、その接点Ｂ
側は回路の接地電位点に接続される。出力キャパシタＣ
５の他方の電極は、切り換えスイッチＳ５２の固定側に
接続される。このスイッチＳ５２の接点Ｃ側は出力端子
とされ、接点Ｄ側は回路の接地電位点に接続される。上
記の各スイッチＳ１１〜Ｓ５２は、回路が半導体集積回
路により形成される場合、ＣＭＯＳスイッチ回路により
構成される。また、キャパシタＣ１〜Ｃ５は、ＭＯＳ容
量により構成される。

【００１２】図３には、上記スイッチドキャパシタ回路
の動作の一例を説明するためのタイミング図が示されて
いる。初期状態では各スイッチＳ１１〜Ｓ５２は、図２
に示したような状態に置かれる。すなわち、各キャパシ
タＣ１〜Ｃ５は、その両電極に回路の接地電位が与えら
れることによりリセット状態に置かれる。

【００１３】時刻ｔ１においてスイッチＳ１１が接点Ａ
側にされる。キャパシタＣ１には、そのときのアナログ
入力信号Ｖ（ｔ１）に対応した信号電荷Ｑ１が取り込ま
れる。この信号電荷Ｑ１は、Ｑ１＝Ｖ（ｔ１）・Ｃ１と
なる。このような信号電荷Ｑ１の取り込みが終了によ
り、スイッチＳ１２が接点Ｃ側に切り換えられた後にス
イッチＳ１１が接点Ｂ側に切り換えられる。これによ
り、出力側の信号ＶＸは、極性が逆転した電圧信号にな
る。

【００１４】時刻ｔ２においてスイッチＳ２１が接点Ａ
側にされる。キャパシタＣ２には、そのときのアナログ
入力信号Ｖ（ｔ２）に対応した信号電荷Ｑ２が取り込ま
れる。この信号電荷Ｑ２は、Ｑ２＝Ｖ（ｔ２）・Ｃ２と
なる。このような信号電荷Ｑ２の取り込みが終了によ
り、スイッチＳ２２が接点Ｃ側に切り換えられた後にス
イッチＳ２１が接点Ｂ側に切り換えられる。これによ
り、出力側の信号ＶＸは、キャパシタＣ１とＣ２の保持
電荷の加算平均値に対応し、極性が反転された電圧信号
になる。

【００１５】時刻ｔ３においてスイッチＳ３１が接点Ａ
側にされる。キャパシタＣ３には、そのときのアナログ
入力信号Ｖ（ｔ３）に対応した信号電荷Ｑ３が取り込ま
れる。この信号電荷Ｑ３は、Ｑ３＝Ｖ（ｔ３）・Ｃ３と
なる。このような信号電荷Ｑ３の取り込みが終了によ
り、スイッチＳ３２が接点Ｃ側に切り換えられた後にス
イッチＳ３１が接点Ｂ側に切り換えられる。これによ
り、出力側の信号ＶＸは、キャパシタＣ１、Ｃ２とＣ３
の保持電荷の加算平均値に対応し、極性が反転された電
圧信号になる。

【００１６】時刻ｔ４においてスイッチＳ４１が接点Ａ
側にされる。キャパシタＣ４には、そのときのアナログ
入力信号Ｖ（ｔ４）に対応した信号電荷Ｑ４が取り込ま
れる。この信号電荷Ｑ４は、Ｑ４＝Ｖ（ｔ４）・Ｃ４と
なる。このような信号電荷Ｑ４の取り込みが終了によ
り、スイッチＳ４２が接点Ｃ側に切り換えられた後にス
イッチＳ４１が接点Ｂ側に切り換えられる。これによ
り、出力側の信号ＶＸは、キャパシタＣ１、Ｃ２、Ｃ３
及びＣ４の保持電荷の加算平均値に対応し、極性が反転
された電圧信号になる。すなわち、最終出力電圧ＶＸ
は、次式（１）のように表される。 ＶＸ＝（Ｑ１＋Ｑ２＋Ｑ３＋Ｑ４）／４ ＝〔Ｖ（ｔ１）＋Ｖ（ｔ２）＋Ｖ（ｔ３）＋Ｖ（ｔ４）〕／４ …（１）

【００１７】上記のような加算平均値が得られるタイミ
ングでスイッチＳ５１は、接点Ａ側にされる。これによ
り、上記加算平均値ＶＸは、キャパシタＣ５に取り込ま
れる。ここで、キャパシタＣ５の容量値もキャパシタＣ
１〜Ｃ４と等しくすると、キャパシタＣ５に伝えられる
信号電圧ＶＸ’＝ＶＸ・４／５のようにされる。この信
号電圧ＶＸ’は、スイッチＳ５２が接点Ｃ側に切り換え
られ、スイッチＳ５１が接点Ｂ側に切り換えられること
により、極性がもとの状態に戻されて出力される。言い
換えるならば、このキャパシタＣ５の保持電圧がＡ／Ｄ
変換器に伝えられてディジタル信号に変換される。

【００１８】このようなスイッチトキャパシタ回路を用
いてサンプリング動作と加算平均動作を合わせて行うよ
うにすることにより、大幅な回路の簡素化が可能なる。
アナログのコーデック（ＣＯＤＥＣ）用半導体集積回路
装置を例にすると、差動方式に比べて約２０分の１の回
路増加だけでランダム雑音の除去を行うことができるも
のとなる。

【００１９】図４には、ディジタル方式により加算平均
値を求める場合の一実施例のＡ／Ｄ変換方法の波形図が
示されている。同図で点線で示した理想値に対してラン
ダム雑音が重畳されたアナログ入力信号は、それぞれの
サンプリング信号に対応してＡ／Ｄ変換されてディジタ
ル信号に変換される。このディジタル信号は、ディジタ
ル演算回路により前記のような加算平均処理されて理想
値に近いｎのような信号として出力される。

【００２０】このようなディジタル方式において、１回
目のディジタル変換出力に対して２回目以降のＡ／Ｄ変
換動作は、ランダム雑音成分の予測値に対応して求めら
れた範囲を最大とする相対値（差分）をＡ／Ｄ変換すれ
ばよい。これにより、実質的なＡ／Ｄ変換のビット数を
少なくできるとともに、加算平均値も、上記差分を加算
平均処理すればよいから回路規模を小さくできる。

【００２１】図５には、ディジタル方式により加算平均
値を求める場合の一実施例のブロック図が示されてい
る。この実施例では、サンプリング／ホールド回路を複
数個設けて、それぞれを時分割的に動作させてアナログ
信号を取り込み、それぞれに取り込まれたアナログ信号
をＡ／Ｄ変換器によりディジタル信号に変換し、ディジ
タル演算回路により構成された加算平均回路により加算
平均処理を行ってランダム雑音を除去した高品質の出力
信号を得るものである。このようなディジタル的な加算
平均処理によりランダム雑音を除去することにより、前
記実施例のようにアナログ／ディジタル変換周波数に対
して４倍のサンプリング周波数を用いた場合において
は、従来のようなディジタルフィルタを用いる場合に比
べて回路の動作周波数を１／３以下に抑えることができ
る。これにより、動作周波数に比例して消費電流が増大
するディジタル回路にあっては、消費電力を大幅に低減
できるものとなる。

【００２２】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） アナログ／ディジタル変換周波数に対して高い
周波数によりアナログ入力信号を複数からなるキャパシ
タに順次に取り込み、これら複数のキャパシタを並列接
続することよって得られた信号電圧をディジタル信号に
変換することにより、簡単を構成によりランダム雑音に
影響されない高品質のディジタル出力信号を得ることが
できるという効果が得られる。

【００２３】（２） アナログ／ディジタル変換周波数
に対して高い周波数により順次にアナログ入力信号をデ
ィジタル信号に変換するＡ／Ｄ変換部と、このＡ／Ｄ変
換部で形成されたディジタル信号を加算平均演算回路に
入力して、この加算平均演算回路を通してディジタル出
力信号を得ることより、簡単な構成によりランダム雑音
に影響されない高品質のディジタル出力信号を得ること
ができるという効果が得られる。

【００２４】（３） アナログ／ディジタル変換周波数
に対して高い周波数によりサンプリングされたアナログ
信号又はそのサンプリングに対応して変換されたディジ
タル信号を加算平均化してディジタル出力信号を形成す
る方法を用いることにより、簡単な構成により高品質の
ディジタル出力信号を得ることができるという効果が得
られる。

【００２５】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図３
において、スイッチＳ１１を接点Ａ側からＢ側に切り換
えると同時にスイッチＳ１２を接点Ｄ側からＣ側に切り
換えるようにするものであってもよい。このとき、タイ
ミングのずれ等によりスイッチＳ１１とＳ１２とが同時
に回路の接地電位の接点ＢとＤに接続される期間が生じ
ることにより、キャパシタＣ１の電荷の一部が失われな
いようにタイミング制御が必要である。このことは、他
のスイッチＳ１２とＳ２２〜Ｓ５１と５２においても同
様である。

【００２６】オーバーサンプリングの回数は、前記実施
例のように１回のディジタル変換出力タイミングに対し
て、前記のように４回の他に複数回であればよい。この
発明は、ランダム雑音の影響を排除できるＡ／Ｄ変換回
路及びＡ／Ｄ変換方法として広く利用できる。

【００２７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、アナログ／ディジタル変換
周波数に対して高い周波数によりサンプリングされたア
ナログ信号又はそのサンプリングに対応して変換された
ディジタル信号を加算平均化してディジタル出力信号を
得ることにより、比較的簡単な信号の加算平均化回路に
よりオーバーサンプリングされたアナログ値又はディジ
タル値に含まれるランダム雑音を除去することができ
る。

【図面の簡単な説明】

【図１】この発明に係るＡ／Ｄ変換方法の一実施例を示
す動作概念図である。

【図２】この発明に係るＡ／Ｄ変換回路に用いられるサ
ンプリング回路の一実施例を示す回路図である。

【図３】図２に示したサンプリング回路の動作の一例を
説明するためとのタイミング図である。

【図４】ディジタル方式により加算平均値を求める場合
のＡ／Ｄ変換方法を説明するための波形図である。

【図５】図４のディジタル方式に対応したＡ／Ｄ変換回
路の一実施例を示すブロック図である。

【符号の説明】

Ｓ１１〜Ｓ５２…スイッチ、Ｃ１〜Ｃ５…キャパシタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 アナログ／ディジタル変換周波数に対し
   て高い周波数によりアナログ入力信号を複数からなるキ
   ャパシタに順次に取り込み、これら複数のキャパシタを
   並列接続することよって得られた信号電圧をディジタル
   信号に変換することを特徴とするＡ／Ｄ変換回路。
2. 【請求項２】 アナログ／ディジタル変換周波数に対し
   て高い周波数により順次にアナログ入力信号をディジタ
   ル信号に変換するＡ／Ｄ変換部と、このＡ／Ｄ変換部で
   形成されたディジタル信号を加算平均演算回路に入力し
   て、この加算平均演算回路を通してディジタル出力信号
   を得ることを特徴とするＡ／Ｄ変換回路。
3. 【請求項３】 上記Ａ／Ｄ変換部は、アナログ／ディジ
   タル変換周波数に対して高い周波数により順次にアナロ
   グ信号を取り込む複数からなるサンプル／ホールド回路
   と、このサンプル／ホールド回路の保持信号を順次にデ
   ィジタル信号に変換する信号変換回路からなるものであ
   ることを特徴とする請求項２のＡ／Ｄ変換回路。
4. 【請求項４】 アナログ／ディジタル変換周波数に対し
   て高い周波数によりサンプリングされたアナログ信号又
   はそのサンプリングに対応して変換されたディジタル信
   号を加算平均化してディジタル出力信号を形成すること
   を特徴とするＡ／Ｄ変換方法。