JPH05227252A - シリアルデータ伝送システム - Google Patents
シリアルデータ伝送システムInfo
- Publication number
- JPH05227252A JPH05227252A JP4056891A JP5689192A JPH05227252A JP H05227252 A JPH05227252 A JP H05227252A JP 4056891 A JP4056891 A JP 4056891A JP 5689192 A JP5689192 A JP 5689192A JP H05227252 A JPH05227252 A JP H05227252A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- terminal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 子機にプログラムを必要とせず、そのため、
子機のプログラムの変更など不必要であり、しかも多く
のデータ線も不必要なシリアル伝送システムを提供する
こと。 【構成】 プログラムに応じて作動するプログラム作動
機を使用した親機１と、この親機１とデータ伝送する子
機２とを備え、この子機２は、上記親機１から伝送され
たシリアルデータをデータ入力端子１２で受信するシリ
アル受信回路と、この受信回路での受信に応じて上記親
機１にシリアルデータをデータ出力端子１３から送信す
る送信回路とを、備え、上記受信回路及び送信回路が、
それぞれ非プログラム作動機であるものである。
子機のプログラムの変更など不必要であり、しかも多く
のデータ線も不必要なシリアル伝送システムを提供する
こと。 【構成】 プログラムに応じて作動するプログラム作動
機を使用した親機１と、この親機１とデータ伝送する子
機２とを備え、この子機２は、上記親機１から伝送され
たシリアルデータをデータ入力端子１２で受信するシリ
アル受信回路と、この受信回路での受信に応じて上記親
機１にシリアルデータをデータ出力端子１３から送信す
る送信回路とを、備え、上記受信回路及び送信回路が、
それぞれ非プログラム作動機であるものである。
Description
【０００１】
【産業上の利用分野】この発明は、ホテル等のテレビ共
同聴視施設において、センター装置と端末装置との間で
データを伝送し、端末装置での親機と子機との間のシリ
アルなデータ伝送をするシリアルデータ伝送システムに
関する。
同聴視施設において、センター装置と端末装置との間で
データを伝送し、端末装置での親機と子機との間のシリ
アルなデータ伝送をするシリアルデータ伝送システムに
関する。
【０００２】
【従来の技術】従来のシリアルデータ伝送システムは、
図５に示すように親機１００、子機１０１ともにマイク
ロコンピュータを使用するものがあった。この場合、ク
ロック信号ＣＬＫに同期してデータＤＡＴＡをシリアル
でデータ伝送するので、パラレルのデータ伝送に比べ親
機１００と子機１０１との間のケーブル芯数を減らすこ
とができる。
図５に示すように親機１００、子機１０１ともにマイク
ロコンピュータを使用するものがあった。この場合、ク
ロック信号ＣＬＫに同期してデータＤＡＴＡをシリアル
でデータ伝送するので、パラレルのデータ伝送に比べ親
機１００と子機１０１との間のケーブル芯数を減らすこ
とができる。
【０００３】
【発明が解決しようとする課題】しかしながら、親機１
００と子機１０１ともに、マイクロコンピュータを使用
した場合、それぞれに対して、プログラムを作成する必
要があり、又、伝送速度等の変更などを行う場合は、親
機１００、子機１０１ともにプログラムを変更しなけれ
ばならないという課題があった。
００と子機１０１ともに、マイクロコンピュータを使用
した場合、それぞれに対して、プログラムを作成する必
要があり、又、伝送速度等の変更などを行う場合は、親
機１００、子機１０１ともにプログラムを変更しなけれ
ばならないという課題があった。
【０００４】本発明は、上記課題に鑑みてなされたもの
であり、子機にプログラムを必要とせず、そのため、子
機のプログラムの変更が不必要であり、しかも多くのデ
ータ線も不必要なシリアル伝送システムを提供すること
を目的としている。
であり、子機にプログラムを必要とせず、そのため、子
機のプログラムの変更が不必要であり、しかも多くのデ
ータ線も不必要なシリアル伝送システムを提供すること
を目的としている。
【０００５】
【課題を解決するための手段】本発明は、プログラムに
応じて作動するプログラム作動機を使用した親機と、こ
の親機とデータ伝送する子機とを備え、この子機は、上
記親機から伝送されたシリアルデータをデータ入力端子
で受信するシリアル受信回路と、この受信回路での受信
に応じて上記親機にシリアルデータをデータ出力端子か
ら送信する送信回路とを、備え、上記受信回路及び送信
回路が、それぞれ非プログラム作動機であるものであ
る。又、本発明は、上記受信回路が、シリアル入力パラ
レル出力の受信用シフトレジスタであり、上記送信回路
が、上記受信用シフトレジスタのパラレル出力を入力と
するパラレル入力シリアル出力の送信用シフトレジスタ
である。更に、本発明は、受信回路のシリアル入力パラ
レル出力の一部と送信回路のシリアル出力パラレル入力
との間に制御機器を設けたものである。
応じて作動するプログラム作動機を使用した親機と、こ
の親機とデータ伝送する子機とを備え、この子機は、上
記親機から伝送されたシリアルデータをデータ入力端子
で受信するシリアル受信回路と、この受信回路での受信
に応じて上記親機にシリアルデータをデータ出力端子か
ら送信する送信回路とを、備え、上記受信回路及び送信
回路が、それぞれ非プログラム作動機であるものであ
る。又、本発明は、上記受信回路が、シリアル入力パラ
レル出力の受信用シフトレジスタであり、上記送信回路
が、上記受信用シフトレジスタのパラレル出力を入力と
するパラレル入力シリアル出力の送信用シフトレジスタ
である。更に、本発明は、受信回路のシリアル入力パラ
レル出力の一部と送信回路のシリアル出力パラレル入力
との間に制御機器を設けたものである。
【０００６】
【作用】本発明では、プログラムに応じて作動するプロ
グラム作動機を使用した親機と、この親機とデータ伝送
する、非プログラム作動機を使用した子機とを備えてい
る。そして、子機側では、受信回路がシリアル入力パラ
レル出力の受信用シフトレジスタであり、送信回路がパ
ラレル入力シリアル出力の送信用シフトレジスタであ
る。この送信回路が、受信回路の親機から受信したデー
タのパラレル出力を入力し、親機に同じデータをシリア
ル出力するので、子機の存在確認ができるとともに、こ
の受信回路の一部と送信回路間に制御機器を設け、その
制御機器のデータを親機に伝送することができる。
グラム作動機を使用した親機と、この親機とデータ伝送
する、非プログラム作動機を使用した子機とを備えてい
る。そして、子機側では、受信回路がシリアル入力パラ
レル出力の受信用シフトレジスタであり、送信回路がパ
ラレル入力シリアル出力の送信用シフトレジスタであ
る。この送信回路が、受信回路の親機から受信したデー
タのパラレル出力を入力し、親機に同じデータをシリア
ル出力するので、子機の存在確認ができるとともに、こ
の受信回路の一部と送信回路間に制御機器を設け、その
制御機器のデータを親機に伝送することができる。
【０００７】
【実施例】本発明の一実施例を図面を参照しながら説明
する。図１は、本発明の一実施例のブロック図であり、
図２は、この実施例で使用している子機側のデータ送受
信回路のブロック図である。図１において、ホテル等の
テレビ共同聴視施設の端末器である親機１側には、マイ
クロコンピュータを使用し、端末器と接続し冷蔵庫等を
制御する子機２は、マイクロコンピュータを使用してい
ないデータ送受信回路で構成されている。そして、親機
１と子機２間でシリアルデータ伝送を行うものである。
する。図１は、本発明の一実施例のブロック図であり、
図２は、この実施例で使用している子機側のデータ送受
信回路のブロック図である。図１において、ホテル等の
テレビ共同聴視施設の端末器である親機１側には、マイ
クロコンピュータを使用し、端末器と接続し冷蔵庫等を
制御する子機２は、マイクロコンピュータを使用してい
ないデータ送受信回路で構成されている。そして、親機
１と子機２間でシリアルデータ伝送を行うものである。
【０００８】図２の子機側のデータ送受信回路におい
て、２１はシフトレジスタとラッチから構成されるシリ
アル入力パラレル出力のＩＣである。そしてこのＩＣ２
１は、ＣＬＫ端子に供給されたクロックの立ち上がりで
ＩＮ端子に供給されたデータのシフトを行い、ＬＯＡＤ
端子に供給されたロード信号がＨレベルでＱ１乃至Ｑ８
端子の出力をラッチをするＩＣである。又、２２はラッ
チとシフトレジスタから構成されるパラレル入力シリア
ル出力のＩＣである。そしてこのＩＣ２２は、ＬＯＡＤ
端子に供給されるロード信号がＬレベルの間はＣＬＫ端
子に供給されるクロックに無関係にＡ乃至Ｈ端子の入力
のラッチを行い、ＬＯＡＤ端子がＨレベルになると、そ
の時Ａ〜Ｈ端子のデータをクロックに同期してＯＵＴ端
子からシリアル出力するＩＣである。
て、２１はシフトレジスタとラッチから構成されるシリ
アル入力パラレル出力のＩＣである。そしてこのＩＣ２
１は、ＣＬＫ端子に供給されたクロックの立ち上がりで
ＩＮ端子に供給されたデータのシフトを行い、ＬＯＡＤ
端子に供給されたロード信号がＨレベルでＱ１乃至Ｑ８
端子の出力をラッチをするＩＣである。又、２２はラッ
チとシフトレジスタから構成されるパラレル入力シリア
ル出力のＩＣである。そしてこのＩＣ２２は、ＬＯＡＤ
端子に供給されるロード信号がＬレベルの間はＣＬＫ端
子に供給されるクロックに無関係にＡ乃至Ｈ端子の入力
のラッチを行い、ＬＯＡＤ端子がＨレベルになると、そ
の時Ａ〜Ｈ端子のデータをクロックに同期してＯＵＴ端
子からシリアル出力するＩＣである。
【０００９】このＩＣ２１とＩＣ２２は、図２に示すよ
うに接続されている。即ち、親機１からクロックが供給
されるクロック端子１０は、ＩＣ２１とＩＣ２２の各Ｃ
ＬＫ端子に接続され、親機１からＨまたはＬレベルのロ
ード信号が供給されるロード端子１１は、ＩＣ２１とＩ
Ｃ２２の各ＬＯＡＤ端子に接続されている。ここで、ロ
ード端子１１とＩＣ２１のＬＯＡＤ端子との間には、ロ
ード信号の立ち上がりを検出してワンショットパルスを
発生する回路Ｘが挿入されている。親機１からシリアル
デ−タが供給されるデータ入力端子１２は、ＩＣ２１の
ＩＮ端子に接続され、親機１にシリアルデータを出力す
るデータ出力端子１３は、ＩＣ２２のＯＵＴ端子に接続
されている。又、ＩＣ２１のＱ１端子がＩＣ２２のＥ端
子に、Ｑ２端子がＦ端子に、Ｑ３端子がＧ端子に、Ｑ４
端子がＨ端子に、それぞれ接続されている。
うに接続されている。即ち、親機１からクロックが供給
されるクロック端子１０は、ＩＣ２１とＩＣ２２の各Ｃ
ＬＫ端子に接続され、親機１からＨまたはＬレベルのロ
ード信号が供給されるロード端子１１は、ＩＣ２１とＩ
Ｃ２２の各ＬＯＡＤ端子に接続されている。ここで、ロ
ード端子１１とＩＣ２１のＬＯＡＤ端子との間には、ロ
ード信号の立ち上がりを検出してワンショットパルスを
発生する回路Ｘが挿入されている。親機１からシリアル
デ−タが供給されるデータ入力端子１２は、ＩＣ２１の
ＩＮ端子に接続され、親機１にシリアルデータを出力す
るデータ出力端子１３は、ＩＣ２２のＯＵＴ端子に接続
されている。又、ＩＣ２１のＱ１端子がＩＣ２２のＥ端
子に、Ｑ２端子がＦ端子に、Ｑ３端子がＧ端子に、Ｑ４
端子がＨ端子に、それぞれ接続されている。
【００１０】図２の子機側のデータ送受信回路のロード
端子１１のロード信号を親機１がＬレベルとした状態に
おいて、親機１から例えば図３（ｃ）に示すように０１
０１０１０１Ｂの８ビットのデータがデータ入力端子１
２に順に供給され、クロック端子１０に図３（ａ）に示
すようにクロックを親機１が順に供給すると、クロック
に同期して、ＩＣ２１においてデータ入力端子１２のデ
ータが順にＱ１端子からＱ８端子側にシフトされ、８発
のクロックがクロック端子１０に入力したとき、ＩＣ２
１のＱ８〜Ｑ１端子には、順に０１０１０１０１の出力
が生じている。この時、図３（ｂ）に示すように親機１
がロード端子１１のロード信号をＨレベルに変化させる
と、回路Ｘはロード信号がＨレベルに変化しているの
で、その立ち上がりを検出して、回路Ｘの出力Ａ点で
は、ワンショットパルスを図３（ｅ）に示すように発生
する。これに応動してＩＣ２１のＱ８〜Ｑ１端子の出力
０１０１０１０１がラッチされる。
端子１１のロード信号を親機１がＬレベルとした状態に
おいて、親機１から例えば図３（ｃ）に示すように０１
０１０１０１Ｂの８ビットのデータがデータ入力端子１
２に順に供給され、クロック端子１０に図３（ａ）に示
すようにクロックを親機１が順に供給すると、クロック
に同期して、ＩＣ２１においてデータ入力端子１２のデ
ータが順にＱ１端子からＱ８端子側にシフトされ、８発
のクロックがクロック端子１０に入力したとき、ＩＣ２
１のＱ８〜Ｑ１端子には、順に０１０１０１０１の出力
が生じている。この時、図３（ｂ）に示すように親機１
がロード端子１１のロード信号をＨレベルに変化させる
と、回路Ｘはロード信号がＨレベルに変化しているの
で、その立ち上がりを検出して、回路Ｘの出力Ａ点で
は、ワンショットパルスを図３（ｅ）に示すように発生
する。これに応動してＩＣ２１のＱ８〜Ｑ１端子の出力
０１０１０１０１がラッチされる。
【００１１】ラッチされたＱ８〜Ｑ１端子の出力のうち
下位の４ビットであるＱ４〜Ｑ１端子の出力０１０１
は、ＩＣ２２のＥ〜Ｈに供給され、ロード端子１１のロ
ード信号がＨレベルであるので、クロックが発生するご
とにＯＵＴ端子からＱ４〜Ｑ１端子の出力０１０１が順
にデータ出力端子１３を介して親機１に伝送される。
下位の４ビットであるＱ４〜Ｑ１端子の出力０１０１
は、ＩＣ２２のＥ〜Ｈに供給され、ロード端子１１のロ
ード信号がＨレベルであるので、クロックが発生するご
とにＯＵＴ端子からＱ４〜Ｑ１端子の出力０１０１が順
にデータ出力端子１３を介して親機１に伝送される。
【００１２】即ち、親機１から伝送された０１０１０１
０１の８ビットのシリアルデータのうち下位４ビットの
データ０１０１が親機１に再伝送される。この再伝送さ
れた信号を親機１のマイクロコンピュータで検知すれ
ば、親機１側で子機２との接続が外れていないこと、又
は、子機２が存在していることを確認できる。
０１の８ビットのシリアルデータのうち下位４ビットの
データ０１０１が親機１に再伝送される。この再伝送さ
れた信号を親機１のマイクロコンピュータで検知すれ
ば、親機１側で子機２との接続が外れていないこと、又
は、子機２が存在していることを確認できる。
【００１３】図３において、ＩＣ２１は回路Ｘの出力側
であるＡ点のパルスがＨレベルでラッチを行うので、そ
のパルス幅ｔａは、ロード信号がＬレベルからＨレベル
にかわった時点からクロックの立ち上がりまでの幅ｔｂ
より小さくする必要がある。この条件さえ満足していれ
ば、親機１側で伝送速度を自由に設定できる。このた
め、プログラム作成の上で、作業量が軽減できる（伝送
速度に関しては、子機は、親機に従う）。
であるＡ点のパルスがＨレベルでラッチを行うので、そ
のパルス幅ｔａは、ロード信号がＬレベルからＨレベル
にかわった時点からクロックの立ち上がりまでの幅ｔｂ
より小さくする必要がある。この条件さえ満足していれ
ば、親機１側で伝送速度を自由に設定できる。このた
め、プログラム作成の上で、作業量が軽減できる（伝送
速度に関しては、子機は、親機に従う）。
【００１４】図４に示すようにホテル等のテレビ共同聴
視施設のブロック図により実施例を説明する。まず衛星
放送受信アンテナ３１やテレビアンテナ３２で受信した
テレビ放送信号を、同軸ケーブルを介してヘッドエンド
３０に供給すると共に、このヘッドエンドにはＶＴＲ３
３等の自主放送のテレビ信号をも供給される。そして、
テレビ放送信号はヘッドエンド３０より伝送線路（同軸
ケーブル）で送信され、直列ユニット４２を介して端末
装置３６内の端末器３７で分波整合され、ＴＶ受像機４
０に供給される。また伝送線路内に設けた分岐器４１の
分岐端子にはモデム３４を介してセンター装置３５が接
続されている。上記各端末装置は、例えば、各客室に備
えられており、図１に示す親機１になる端末器３７内で
分波されモデム機能回路を介してマイクロコンピュータ
に接続している回路及び子機２となる冷蔵庫インターフ
ェイス３８が接続され、また、制御対象である冷蔵庫３
９は上記子機とパラレル接続されている。
視施設のブロック図により実施例を説明する。まず衛星
放送受信アンテナ３１やテレビアンテナ３２で受信した
テレビ放送信号を、同軸ケーブルを介してヘッドエンド
３０に供給すると共に、このヘッドエンドにはＶＴＲ３
３等の自主放送のテレビ信号をも供給される。そして、
テレビ放送信号はヘッドエンド３０より伝送線路（同軸
ケーブル）で送信され、直列ユニット４２を介して端末
装置３６内の端末器３７で分波整合され、ＴＶ受像機４
０に供給される。また伝送線路内に設けた分岐器４１の
分岐端子にはモデム３４を介してセンター装置３５が接
続されている。上記各端末装置は、例えば、各客室に備
えられており、図１に示す親機１になる端末器３７内で
分波されモデム機能回路を介してマイクロコンピュータ
に接続している回路及び子機２となる冷蔵庫インターフ
ェイス３８が接続され、また、制御対象である冷蔵庫３
９は上記子機とパラレル接続されている。
【００１５】尚、図２におけるＩＣ２１のＱ５〜Ｑ８端
子の４ビットは、この回路を例えば、ホテル内の各客室
の冷蔵庫３４の使用状況を検知する場合に利用する。ま
ず、センター装置３５からのデータ信号をモデム３４で
変調し、分岐器４１伝送線路直列ユニット４２を介して
変調されたデータ信号を端末器３７に供給する。そして
センター装置から伝送されたデータによりＩＣ２１のＱ
５〜Ｑ８端子（データ出力）の１０１０信号に応じて、
冷蔵庫の使用状況を図示しない制御機器が検知する。そ
こで、制御機器が冷蔵庫の使用の変化の有無を表す４ビ
ットのデータを、ＩＣ２２のＡ〜Ｄ端子（データ入力）
に供給する。それをＩＣ２２のＯＵＴ端子から、Ｈ〜Ｅ
端子のデータに続いてシリアルにデータ出力端子１３を
通じて親機１に、伝送する。そして、親機である端末器
３７より同軸ケーブルを介してセンター装置にデータ伝
送される。それによって、ホテル内の客室の冷蔵庫の使
用状況がセンター装置側で検知可能となる。
子の４ビットは、この回路を例えば、ホテル内の各客室
の冷蔵庫３４の使用状況を検知する場合に利用する。ま
ず、センター装置３５からのデータ信号をモデム３４で
変調し、分岐器４１伝送線路直列ユニット４２を介して
変調されたデータ信号を端末器３７に供給する。そして
センター装置から伝送されたデータによりＩＣ２１のＱ
５〜Ｑ８端子（データ出力）の１０１０信号に応じて、
冷蔵庫の使用状況を図示しない制御機器が検知する。そ
こで、制御機器が冷蔵庫の使用の変化の有無を表す４ビ
ットのデータを、ＩＣ２２のＡ〜Ｄ端子（データ入力）
に供給する。それをＩＣ２２のＯＵＴ端子から、Ｈ〜Ｅ
端子のデータに続いてシリアルにデータ出力端子１３を
通じて親機１に、伝送する。そして、親機である端末器
３７より同軸ケーブルを介してセンター装置にデータ伝
送される。それによって、ホテル内の客室の冷蔵庫の使
用状況がセンター装置側で検知可能となる。
【００１６】ＩＣ２１はシリアル入力ＩＮを有し、ＩＣ
２２はシリアル出力ＯＵＴを有しているので、ＩＣ２１
を複数カスケード接続し、ＩＣ２２を複数カスケード接
続することによって、親機１、子機２間で伝送するデー
タのビット数を変化できる。又、親機１のプログラムで
伝送ビット数を決定できる。
２２はシリアル出力ＯＵＴを有しているので、ＩＣ２１
を複数カスケード接続し、ＩＣ２２を複数カスケード接
続することによって、親機１、子機２間で伝送するデー
タのビット数を変化できる。又、親機１のプログラムで
伝送ビット数を決定できる。
【００１７】
【発明の効果】本発明では、親機側にのみプログラムに
従って動作するプログラム応動機器であるマイクロコン
ピュータを使用し、子機側はマイクロコンピュータを使
用していないデータ送受信回路のみでシリアルデータ伝
送を行うので、パラレル伝送に比べ、ケーブル芯数を減
らすことになるとともに、子機側にプログラムが不必要
である。又、子機側をマイクロコンピュータを使用して
いないデータ送受信回路のみで構成しているので、子機
側を変更することなく親機側で自由に伝送速度を決定で
き、しかも親機側と子機側間の伝送ビット数を親機側の
プログラムで設定できる。又、親機からデータを受信す
ると、子機が親機にデータを送信するので、親機と子機
との接続ケーブルが外れた場合や子機が存在しない場合
などを親機側で検知できる。更に、子機側がマイクロコ
ンピュータを用いていないデータ送受信回路であるの
で、子機側が安価にできる。
従って動作するプログラム応動機器であるマイクロコン
ピュータを使用し、子機側はマイクロコンピュータを使
用していないデータ送受信回路のみでシリアルデータ伝
送を行うので、パラレル伝送に比べ、ケーブル芯数を減
らすことになるとともに、子機側にプログラムが不必要
である。又、子機側をマイクロコンピュータを使用して
いないデータ送受信回路のみで構成しているので、子機
側を変更することなく親機側で自由に伝送速度を決定で
き、しかも親機側と子機側間の伝送ビット数を親機側の
プログラムで設定できる。又、親機からデータを受信す
ると、子機が親機にデータを送信するので、親機と子機
との接続ケーブルが外れた場合や子機が存在しない場合
などを親機側で検知できる。更に、子機側がマイクロコ
ンピュータを用いていないデータ送受信回路であるの
で、子機側が安価にできる。
【図１】この発明の一実施例の簡略ブロック図である。
【図２】同実施例の子機側のデータ送受信回路である。
【図３】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、
それぞれ、クロック、ロード、入力、出力、図２のＡ点
の波形図である。
それぞれ、クロック、ロード、入力、出力、図２のＡ点
の波形図である。
【図４】同実施例のホテル等のテレビ共同聴視施設のブ
ロック図である。
ロック図である。
【図５】従来の親機と子機のブロック図である。
１ 親機 ２ 子機 １２ データ入力端子 １３ データ出力端子 ２１ シリアル入力パラレル出力のＩＣ ２２ パラレル入力シリアル出力のＩＣ
Claims (3)
- 【請求項１】 プログラムに応じて作動するプログラム
作動機を使用した親機と、この親機とデータ伝送する子
機とを備え、この子機は、上記親機から伝送されたシリ
アルデータをデータ入力端子で受信するシリアル受信回
路と、この受信回路での受信に応じて上記親機にシリア
ルデータをデータ出力端子から送信する送信回路とを、
備え、上記受信回路及び送信回路が、それぞれ非プログ
ラム作動機であることを特徴とするシリアルデータ伝送
システム。 - 【請求項２】 請求項１記載のシリアルデータ伝送シス
テムにおいて、上記受信回路が、シリアル入力パラレル
出力の受信用シフトレジスタであり、上記送信回路が、
上記受信用シフトレジスタのパラレル出力を入力とする
パラレル入力シリアル出力の送信用シフトレジスタであ
ることを特徴とする請求項１記載のシリアルデータ伝送
システム。 - 【請求項３】 請求項２記載のシリアルデータ伝送シス
テムにおいて、受信回路のシリアル入力パラレル出力の
一部と送信回路のパラレル入力シリアル出力との間に制
御機器を設けたことを特徴とする請求項１記載のシリア
ルデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056891A JP2787389B2 (ja) | 1992-02-07 | 1992-02-07 | シリアルデータ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056891A JP2787389B2 (ja) | 1992-02-07 | 1992-02-07 | シリアルデータ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05227252A true JPH05227252A (ja) | 1993-09-03 |
| JP2787389B2 JP2787389B2 (ja) | 1998-08-13 |
Family
ID=13040059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4056891A Expired - Fee Related JP2787389B2 (ja) | 1992-02-07 | 1992-02-07 | シリアルデータ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2787389B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125140A (ja) * | 1983-01-04 | 1984-07-19 | Seiki Ogura | シリアルデ−タ伝送装置 |
| JPS63284953A (ja) * | 1987-05-18 | 1988-11-22 | Hitachi Ltd | デ−タ通信装置 |
| JPH02285751A (ja) * | 1989-04-26 | 1990-11-26 | Toshiba Corp | インタフェース回路 |
-
1992
- 1992-02-07 JP JP4056891A patent/JP2787389B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125140A (ja) * | 1983-01-04 | 1984-07-19 | Seiki Ogura | シリアルデ−タ伝送装置 |
| JPS63284953A (ja) * | 1987-05-18 | 1988-11-22 | Hitachi Ltd | デ−タ通信装置 |
| JPH02285751A (ja) * | 1989-04-26 | 1990-11-26 | Toshiba Corp | インタフェース回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2787389B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101911000B (zh) | 用于连接电子装置的控制总线 | |
| US4756006A (en) | Bus transceiver | |
| US20020108011A1 (en) | Dual interface serial bus | |
| JPS6347038B2 (ja) | ||
| JP2000089930A (ja) | コンピュ―タシステム及びビデオアダプタ | |
| KR100463886B1 (ko) | 양방향신호전송시스템및인터페이스장치 | |
| KR19990056395A (ko) | 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법 | |
| EP1176484A3 (en) | Communication method of an electronic apparatus | |
| AU3162100A (en) | Data transmission system | |
| KR100411211B1 (ko) | 원격제어신호수신회로 | |
| JPH05227252A (ja) | シリアルデータ伝送システム | |
| KR890010719A (ko) | 양방향 제어 시그널링 버스 인터페이스 장치 | |
| US5040189A (en) | Multiple frequency radio system employing pulse repeaters | |
| EP0808022A3 (en) | Latch circuit operating in synchronization with clock signals | |
| KR20010017264A (ko) | 데이터 통신 방법 | |
| JPS6251337A (ja) | 通信制御装置 | |
| JPS62107357A (ja) | 制御方法及び制御装置 | |
| KR0149643B1 (ko) | 아날로그 가입자 보오드의 링 릴레이 제어방법 및 그 장치 | |
| Pax | Repeater between home systems coaxial cable and twisted pair media | |
| JPH09270782A (ja) | データ通信方法及び制御データ通信装置 | |
| JPH0546551A (ja) | データ転送装置、データ転送システム及びデータ転送方法 | |
| JPH08123591A (ja) | 多重化バス回路 | |
| JPH0662086A (ja) | ストローブ信号送受信装置 | |
| JPH08163182A (ja) | シリアル通信方式及びシリアル通信装置 | |
| KR970032088A (ko) | 원격지 tv 제어기능을 갖춘 텔레비전 수상기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |