JPH05227023A - Pll回路 - Google Patents

Pll回路

Info

Publication number
JPH05227023A
JPH05227023A JP4023519A JP2351992A JPH05227023A JP H05227023 A JPH05227023 A JP H05227023A JP 4023519 A JP4023519 A JP 4023519A JP 2351992 A JP2351992 A JP 2351992A JP H05227023 A JPH05227023 A JP H05227023A
Authority
JP
Japan
Prior art keywords
external
voltage
input
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4023519A
Other languages
English (en)
Inventor
Shinichi Tashiro
信一 田代
Kenro Sone
賢朗 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4023519A priority Critical patent/JPH05227023A/ja
Publication of JPH05227023A publication Critical patent/JPH05227023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 外部同期信号が入力されないとき、安定な発
振出力が得られるPLL回路。 【構成】 外部入力同期信号のないときに、電圧制御型
発振器14の制御電圧の代わりに、論理レベルのハイと
ローのほぼ中間の電圧を与える内部同期制御電圧供給手
段20を設け、電圧制御型発振器14は外部入力同期信
号のないときには、制御電圧の代わりに前記電圧を与え
られることにより、外部同期動作時にほぼ同じな発振条
件を与えられ、安定に発振する。外部入力同期信号の有
無を外部同期パルス検出回路16により検出し、分周器
15の分周波形がデューティー比1なるパルス列となる
ように切り換え、その出力が電圧制御型発振器14の制
御電圧の代わりに与えられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、外部同期するときも外
部同期用パルスが入力しないときにも、一つの電圧制御
型発振器により動作可能なPLL回路に関する。
【0002】
【従来の技術】近年、ビデオカメラ、監視用カメラなど
は、小型、軽量、高機能、および低価格などを主眼にお
いて開発されているが、それらにはPLL回路を搭載し
ており、その構成のコンパクトさが課題である。
【0003】以下、従来のPLL回路について図面を参
照しながら説明する。図5は監視用カメラなどに使用さ
れている従来のテレビジョン同期信号による外部同期用
PLL回路の構成図をブロック図で示す。図において、
1は位相比較器、2はローパスフィルタ(以下、LPF
と称す)、3は増幅器、4は外部同期用電圧制御型発振
器、5は内部同期用発振器、6は分周回路、7は外部入
力同期信号の有無を検出する外部同期パルス検出回路、
8は外部同期用電圧制御型発振器4の出力と内部同期用
発振器4の出力を外部同期パルス検出回路7の検出出力
で切り換えて分周器6に出力するクロック切り換え回路
である。また、図6は位相比較器の構成をブロック図で
示す。図において、9は位相比較回路、10は出力バッ
ファである。
【0004】以下、上記構成要素の相互関係と動作につ
いて、外部入力同期信号が入力されない内部同期動作の
場合と、外部入力同期信号が入力される外部同期動作の
場合とに分けて説明する。まず、外部入力同期信号が入
力されない場合は、外部同期パルス検出回路7で外部入
力同期信号が検出されず、その検出信号により外部同期
用電圧制御型発振器4が停止するとともに、内部同期用
発振器5が動作し、その発振出力がクロック切り換え回
路8を介して分周回路6に送られ、テレビジョン同期信
号を発生する。
【0005】つぎに、外部入力同期信号が入力される場
合は、外部同期パルス検出回路7で外部入力同期信号が
検出され、その検出出力で内部同期用発振器5が停止す
るとともに、外部同期用電圧制御型発振器4が動作し、
その発振出力がクロック切り換え回路8を介して分周回
路6に送られ、内部分周同期信号を発生する。前記外部
入力同期信号と前記内部分周同期信号とが位相比較器1
で位相を比較され、位相にずれがある場合は位相比較器
1より論理レベルのハイまたはローが出力され、この信
号がLPF2、増幅器3を通り外部同期用電圧制御型発
振器4に入力されて発振周波数を制御し、位相のずれを
補正する。位相のずれのない場合は増幅器3の出力は論
理レベルのハイとローのほぼ中間の電圧になる。
【0006】このように、外部同期用電圧制御型発振器
4と内部同期用発振器5との2つの発振器を備えたPL
L回路構成とすることにより、外部入力同期信号が入力
すると、たとえば、自動的に外部同期カメラになり、外
部入力同期信号が入力しなくなると内部同期用の発振器
で動作するカメラになる。
【0007】
【発明が解決しようとする課題】このような従来のPL
L回路では、発振器を2個備えた構成が必要である。も
し、外部同期用電圧制御型発振器4だけを備えたものと
して内部同期時に対応しようとすると、外部入力同期信
号がないときには、位相比較器1と増幅器3の出力は、
論理レベルハイまたはローに固定され、外部同期用電圧
制御型発振器4は発振しなくなったり、所望の周波数よ
りずれた周波数で発振する。
【0008】本発明は上記課題を解決するもので、一つ
の発振器で外部入力同期信号のあるときも、ないときに
も、自動切り換えで安定に動作可能なPLL回路を提供
することを目的とする。
【0009】
【問題を解決するための手段】本発明は上記目的を達成
するために、2つの信号を入力して位相を比較する位相
比較器と、前記位相比較器の出力を入力して高域成分を
除去するローパスフィルタと、前記ローパスフィルタの
出力を入力する増幅器と、前記増幅器の出力信号により
発振周波数が制御される電圧制御型発振器と、前記電圧
制御型発振器で発生したクロックを分周して前記位相比
較器の一方の入力信号とする分周回路とを備え、前記位
相比較器の他方の入力に外部同期信号を入力するPLL
回路において、内部同期制御信号供給手段を設け、前記
内部同期制御信号供給手段は、前記外部同期信号がない
とき、前記位相比較器の論理レベルのハイとローの中間
電圧を前記電圧制御型発振器の制御電圧の代わりに与え
るようにした外部同期用のPLL回路である。
【0010】
【作用】本発明は上記構成において、外部入力同期信号
が入力されないとき、内部同期制御信号供給手段が、論
理レベルのハイとローのほぼ中間の電圧を電圧制御型発
振器の制御電圧の代わりに与え、外部同期がかかったと
きとほぼ同等な発振条件を与える。
【0011】
【実施例】(実施例1)以下、本発明の第1の実施例の
PLL回路について図面を参照しながら説明する。
【0012】図1は本発明の一実施例の外部同期用のP
LL回路の構成図をブロック図で示す。図において、1
1は位相比較器、12はLPF、13は増幅器、14は
電圧制御型発振器、15は分周回路、16は外部入力同
期信号の有無を検出する外部同期パルス検出回路、18
は外部同期切り換え回路である。分周器15は電圧制御
型発振器14の出力を分周するとともに、外部同期パル
ス検出回路16の検出出力が入力され、外部入力同期信
号がないときには、分周出力波形の論理レベルのハイと
ローの期間が等しいデューティ比1の分周波形を出力す
るように動作する。また、外部同期切り換え回路18は
外部同期パルス検出回路16の検出出力で位相比較器1
1の出力と分周器の内部同期制御信号出力とを切り換え
る外部同期切り換え回路である。
【0013】また、図2は前記位相比較器11と外部同
期切り換え回路18の部分の詳細をブロック図で示す。
図において、17は位相比較回路、18は外部同期切り
換え回路、19は出力バッファである。
【0014】以下、上記構成要素の相互関係と動作につ
いて、外部入力同期信号の入力する外部同期動作の場合
と、外部入力同期信号が入力しない内部同期動作の場合
とに分けて説明する。
【0015】まず、外部同期動作の場合は、外部同期パ
ルス検出回路16で外部入力同期信号が検出され、電圧
制御型発振器14のクロックが分周回路15に送られ、
内部分周同期信号を発生する。このとき、外部入力同期
信号と前記内部分周同期信号とは位相比較器11で位相
を比較され、位相にずれがある場合には位相比較器11
から論理レベルのハイまたはローが出力され、この信号
がLPF12、増幅器13を通り電圧制御型発振器14
に入力されて発振周波数を制御し、位相のずれを補正す
る。
【0016】つぎに、外部入力同期信号が入力しない場
合は、外部同期パルス検出回路16で外部入力同期信号
が検出されず、外部同期切り換え回路18は分周回路1
5の内部同期制御信号出力に接続される。この出力は電
圧制御型発振器14の制御信号の代わりに入力される。
このとき、分周器15は論理レベルのハイとローの期間
が等しい分周信号を発生して出力するように設定されて
いるので、LPF12の出力電圧論理レベルのハイとロ
ーのほぼ中間電圧に固定され、電圧制御型発振器14は
安定した発振が得られる。また、そのときの発振周波数
をあらかじめ所望の周波数に設定しておくことにより、
ほぼ、外部同期信号に等しい周波数を得ることができ
る。
【0017】以上のように本発明の実施例のPLL回路
によれば、外部入力同期信号のないときに、電圧制御型
発振器の制御電圧に論理レベルのハイとローのほぼ中間
の電圧を与えることにより、内部同期信号を安定に発生
でき、一つの発振器により外部入力同期信号のある場合
も、ない場合にも安定に対応できる。
【0018】(実施例2)以下、本発明の第2の実施例
のPLL回路について、図面を参照しながら説明する。
図3は本発明の第2の実施例のPLL回路の構成をブロ
ック図で示す。図において、20は位相比較器、21は
LPF、22は増幅器、23は電圧制御型発振器、24
は分周回路、25は外部同期パルス検出回路25であ
る。また、図4は位相比較器の構成をブロック図で示
す。図において、26は位相比較回路、27は外部同期
切り換え回路、28は出力バッファである。
【0019】以下、上記構成要素の相互関係と動作につ
いて、外部入力同期信号の入力される外部期動作の場合
と、外部入力同期信号の入力されない内部同期動作の場
合に分けて説明する。
【0020】まず、外部同期動作の場合は、外部同期パ
ルス検出回路25で外部入力同期信号が検出され、電圧
制御型発振器23のクロックが分周回路24に送られて
内部分周同期信号を発生する。このとき、外部入力同期
信号と前記内部分周同期信号とが位相比較器20で位相
を比較され、位相にずれがある場合には位相比較器20
より論理レベルのハイまたはローが出力され、この信号
がLPF21、増幅器22を通り電圧制御型発振器23
に入力されて発振周波数を制御し、位相のずれを補正す
る。
【0021】つぎに、外部入力同期信号が入力されない
場合は、外部同期パルス検出回路25で外部入力同期信
号が検出されず、外部同期切り換え回路27は増幅器2
2の出力を出力バッファ28に抵抗Rを介して接続す
る。このとき、増幅器2の出力が出力バッファ28とL
PF21を介して直流の負帰還ループを構成するように
する。このようにして、増幅器22の出力端電位、すな
わち電圧制御型発振器23の制御信号入力端の電位を論
理レベルのハイとローのほぼ中間電圧に固定することが
できる。したがって、電圧制御型発振器23は安定した
発振が得られる。なお、増幅器22の出力電位は抵抗R
により負帰還量を調整して決定できる。
【0022】以上のように本発明の実施例のPLL回路
によれば、外部入力同期信号のないときに、電圧制御型
発振器の制御電圧に論理レベルのハイとローのほぼ中間
の電圧を与えることにより、内部同期信号を安定に発生
でき、一つの発振器により外部入力同期信号のある場合
も、ない場合にも安定に対応できる。
【0023】なお、以上の実施例ではテレビジョン同期
信号での外部同期について述べたが、位相比較による同
期をPLL回路で行うシステムであれば、他の同期シス
テムでも同じであることは言うまでもない。
【0024】
【発明の効果】以上の実施例から明らかなように、本発
明は2つの信号を入力して位相を比較する位相比較器
と、前記位相比較器の出力を入力して高域成分を除去す
るローパスフィルタと、前記ローパスフィルタの出力を
入力する増幅器と、前記増幅器の出力信号により発振周
波数が制御される電圧制御型発振器と、前記電圧制御型
発振器で発生したクロックを分周して前記位相比較器の
一方の入力信号とする分周回路とを備え、前記位相比較
器の他方の入力に外部同期信号を入力するPLL回路に
おいて、内部同期制御信号供給手段を設け、前記内部同
期制御信号供給手段は、前記外部同期信号がないとき、
前記位相比較器の論理レベルのハイとローの中間電圧を
前記電圧制御型発振器の制御電圧の代わりに与えるよう
にした外部同期用のPLL回路とすることにより、外部
入力同期信号の入力しないときでも、安定な同期信号発
振を得られ、一つの発振器により外部同期もそれ以外の
内部同期時にも対応可能となり、小型・軽量・低価格化
へ有利となるので、その実用的効果はきわめて大であ
る。
【図面の簡単な説明】
【図1】図1は本発明の第1の実施例のPLL回路の構
成を示すブロック図
【図2】図2は本発明の第1の実施例のPLL回路にお
ける位相比較回路および外部同期信号切り換え回路の部
分の構成を詳細に示すブロック図
【図3】図3は本発明の第2の実施例のPLL回路の構
成を示すブロック図
【図4】図4は本発明の第2の実施例のPLL回路にお
ける位相比較回路および外部同期信号切り換え回路の部
分の構成を詳細に示すブロック図
【図5】図5は従来のPLL回路の構成図を示すブロッ
ク図
【図6】図6は従来の位相比較器の構成図を示すブロッ
ク図
【符号の説明】
11 位相比較器 12 ローパスフィルタ 13 増幅器 14 電圧制御型発振器 15 分周回路 16 外部同期パルス検出回路 18 外部同期切り換え回路 20 内部同期制御信号供給手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】2つの信号を入力して位相を比較する位相
    比較器と、前記位相比較器の出力を入力して高域成分を
    除去するローパスフィルタと、前記ローパスフィルタの
    出力を入力する増幅器と、前記増幅器の出力信号により
    発振周波数が制御される電圧制御型発振器と、前記電圧
    制御型発振器で発生したクロックを分周して前記位相比
    較器の一方の入力信号とする分周回路とを備え、前記位
    相比較器の他方の入力に外部同期信号を入力するPLL
    回路において、内部同期制御信号供給手段を設け、前記
    内部同期制御信号供給手段は、前記外部同期信号がない
    とき、前記位相比較器の論理レベルのハイとローの中間
    電圧を前記電圧制御型発振器の制御電圧の代わりに与え
    るようにした外部同期用のPLL回路。
  2. 【請求項2】内部同期制御信号供給手段が、外部入力同
    期信号が入力しないとき、分周回路の出力パルス列の論
    理レベルのハイとローの期間を等しくしてローパスフィ
    ルタに入力する手段である請求項1記載のPLL回路。
  3. 【請求項3】内部同期制御信号供給手段が、外部入力同
    期信号が入力しないとき、増幅器出力をローパスフィル
    タの入力に直流的に負帰還する手段である請求項1記載
    のPLL回路。
JP4023519A 1992-02-10 1992-02-10 Pll回路 Pending JPH05227023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4023519A JPH05227023A (ja) 1992-02-10 1992-02-10 Pll回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4023519A JPH05227023A (ja) 1992-02-10 1992-02-10 Pll回路

Publications (1)

Publication Number Publication Date
JPH05227023A true JPH05227023A (ja) 1993-09-03

Family

ID=12112700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4023519A Pending JPH05227023A (ja) 1992-02-10 1992-02-10 Pll回路

Country Status (1)

Country Link
JP (1) JPH05227023A (ja)

Similar Documents

Publication Publication Date Title
KR890004576A (ko) 클럭신호 발생시스템
US6166606A (en) Phase and frequency locked clock generator
US6700446B2 (en) Phase-locked loop frequency synthesizer including controllable synchronous frequency dividers controlled by a common frequency dividing control signal
JPH10229504A (ja) 同期処理回路
JPH05227023A (ja) Pll回路
JP4652855B2 (ja) クロック再生装置
US6018273A (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
KR0154789B1 (ko) 직류레벨 포획장치가 결합된 위상동기루프
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JPH06276089A (ja) Pll回路
JP3117046B2 (ja) Pll回路
JPH01243622A (ja) 位相同期ループ回路
KR100560434B1 (ko) 범용 망 동기 시스템 클럭 공급 장치
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JPH1155115A (ja) 外部同期クロック発生装置
JPH0752843B2 (ja) Pll回路
JPH09153797A (ja) Pll回路
JP2003243980A (ja) Pll回路
JPH05227451A (ja) 位相ロックループ回路
JPH02180429A (ja) Pll回路
JPH01106522A (ja) 位相同期回路
KR100287783B1 (ko) 씨씨티브이카메라
JPH0638116A (ja) 位相同期ループ回路
JPH07283731A (ja) 同期信号回路
JPH03119881A (ja) クロック発生回路