JPH05226375A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH05226375A JPH05226375A JP5936592A JP5936592A JPH05226375A JP H05226375 A JPH05226375 A JP H05226375A JP 5936592 A JP5936592 A JP 5936592A JP 5936592 A JP5936592 A JP 5936592A JP H05226375 A JPH05226375 A JP H05226375A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- forming
- pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 細線の形成を電子線リソグラフィーやＸ線リ
ソグラフィーを用いることなく簡便に行う。 【構成】 ｎ型Alx Ga1-x As層３の全面に例えばSi3 Ｎ
4 から成る第一の層９を形成し、その上に例えばAlから
成る所定パターンの第二の層１０をその側壁が基板表面
に対して垂直になるように形成した後、第二の層１０を
マスクとして第一の層９をアンダーカットが生じるまで
等方性エッチングする。次に、例えばAlを垂直蒸着して
第三の層１２を第一の層９よりも小さい厚さに形成した
後、ショットキー金属を斜め蒸着することにより、第二
の層１０の端部とｎ型Alx Ga1-xAs層３上の第三の層１
２の端部との間の間隙を通してｎ型Alx Ga1-x As層３上
にショットキー金属を堆積させてゲート電極１３を形成
する。
ソグラフィーを用いることなく簡便に行う。 【構成】 ｎ型Alx Ga1-x As層３の全面に例えばSi3 Ｎ
4 から成る第一の層９を形成し、その上に例えばAlから
成る所定パターンの第二の層１０をその側壁が基板表面
に対して垂直になるように形成した後、第二の層１０を
マスクとして第一の層９をアンダーカットが生じるまで
等方性エッチングする。次に、例えばAlを垂直蒸着して
第三の層１２を第一の層９よりも小さい厚さに形成した
後、ショットキー金属を斜め蒸着することにより、第二
の層１０の端部とｎ型Alx Ga1-xAs層３上の第三の層１
２の端部との間の間隙を通してｎ型Alx Ga1-x As層３上
にショットキー金属を堆積させてゲート電極１３を形成
する。
Description
【０００１】
【産業上の利用分野】この発明は、パターン形成方法に
関し、特に、細線の形成に適用して好適なものである。
関し、特に、細線の形成に適用して好適なものである。
【０００２】
【従来の技術】従来、細線の形成は、主として、形成す
べき細線の反転パターン形状を有するレジストパターン
を電子線リソグラフィーやＸ線リソグラフィーにより基
板上に形成し、基板全面に金属を真空蒸着した後、レジ
ストパターン上の金属をリフトオフすることにより行わ
れていた。
べき細線の反転パターン形状を有するレジストパターン
を電子線リソグラフィーやＸ線リソグラフィーにより基
板上に形成し、基板全面に金属を真空蒸着した後、レジ
ストパターン上の金属をリフトオフすることにより行わ
れていた。
【０００３】
【発明が解決しようとする課題】しかし、上述の従来の
細線の形成方法は、電子線リソグラフィーによりレジス
トパターンを形成する場合には、電子線照射時の基板か
らの電子の後方散乱の影響により露光幅が照射幅に比べ
て大きくなることから、線幅が大きくなってしまうとい
う問題がある。これを改善するために、基板を薄くした
り、レジストを多層にしたりすることにより電子の後方
散乱の影響を抑える方法があるが、これらの方法は煩雑
なプロセスが必要であるという問題がある。
細線の形成方法は、電子線リソグラフィーによりレジス
トパターンを形成する場合には、電子線照射時の基板か
らの電子の後方散乱の影響により露光幅が照射幅に比べ
て大きくなることから、線幅が大きくなってしまうとい
う問題がある。これを改善するために、基板を薄くした
り、レジストを多層にしたりすることにより電子の後方
散乱の影響を抑える方法があるが、これらの方法は煩雑
なプロセスが必要であるという問題がある。
【０００４】また、上述の従来の細線の形成方法におい
て、Ｘ線リソグラフィーによりレジストパターンを形成
する場合には、シンクロトロン放射光などが必要である
ことから、細線の形成を簡便に行うことができないとい
う問題がある。
て、Ｘ線リソグラフィーによりレジストパターンを形成
する場合には、シンクロトロン放射光などが必要である
ことから、細線の形成を簡便に行うことができないとい
う問題がある。
【０００５】従って、この発明の目的は、細線の形成を
電子線リソグラフィーやＸ線リソグラフィーを用いるこ
となく簡便に行うことができるパターン形成方法を提供
することにある。
電子線リソグラフィーやＸ線リソグラフィーを用いるこ
となく簡便に行うことができるパターン形成方法を提供
することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第一の発明のパターン形成方法は、基板
（３）上に基板（３）に対してエッチング選択性を有す
る物質から成る第一の層（９）を形成する工程と、第一
の層（９）上に第一の層（９）を構成する物質に対して
エッチング選択性を有する物質から成る所定パターンの
第二の層（１０）をその側壁が基板（３）の主面に対し
てほぼ垂直になるように形成する工程と、第二の層（１
０）をマスクとして第一の層（９）をそのアンダーカッ
トが生じるまで等方性エッチングする工程と、第二の層
（１０）を構成する物質と実質的に同一のエッチング特
性を有する物質を基板（３）の主面に対してほぼ垂直な
方向から基板（３）上に堆積させることにより第三の層
（１２）を形成する工程と、パターン形成用の物質を基
板（３）の主面に対して斜めの方向から基板（３）上に
堆積させる工程と、第一の層（９）、第二の層（１
０）、第三の層（１２）及び第三の層（１２）上に堆積
したパターン形成用の物質（１４）を除去する工程とを
具備するものである。
め、この発明の第一の発明のパターン形成方法は、基板
（３）上に基板（３）に対してエッチング選択性を有す
る物質から成る第一の層（９）を形成する工程と、第一
の層（９）上に第一の層（９）を構成する物質に対して
エッチング選択性を有する物質から成る所定パターンの
第二の層（１０）をその側壁が基板（３）の主面に対し
てほぼ垂直になるように形成する工程と、第二の層（１
０）をマスクとして第一の層（９）をそのアンダーカッ
トが生じるまで等方性エッチングする工程と、第二の層
（１０）を構成する物質と実質的に同一のエッチング特
性を有する物質を基板（３）の主面に対してほぼ垂直な
方向から基板（３）上に堆積させることにより第三の層
（１２）を形成する工程と、パターン形成用の物質を基
板（３）の主面に対して斜めの方向から基板（３）上に
堆積させる工程と、第一の層（９）、第二の層（１
０）、第三の層（１２）及び第三の層（１２）上に堆積
したパターン形成用の物質（１４）を除去する工程とを
具備するものである。
【０００７】この発明の第二の発明のパターン形成方法
は、基板（３）上に基板（３）に対してエッチング選択
性を有する物質から成る第一の層（９）を形成する工程
と、第一の層（９）上に第一の層（９）を構成する物質
に対してエッチング選択性を有する物質から成る所定パ
ターンの第二の層（１０）をその側壁が基板（９）の主
面に対してほぼ垂直になるように形成する工程と、第二
の層（１０）をマスクとして第一の層（９）をそのアン
ダーカットが生じるまで等方性エッチングする工程と、
第二の層（１０）を構成する物質と実質的に同一のエッ
チング特性を有する物質を基板（３）の主面に対してほ
ぼ垂直な方向から基板（３）上に堆積させることにより
第三の層（１２）を形成する工程と、第二の層（１０）
及び第三の層（１２）を等方性エッチングすることによ
りそれらの側壁を所定距離だけ後退させる工程と、パタ
ーン形成用の物質を基板（３）の主面に対してほぼ垂直
な方向から基板（３）上に堆積させる工程と、第一の層
（９）、第二の層（１０）、第三の層（１２）及び第三
の層（１２）上に堆積したパターン形成用の物質（１
４）を除去する工程とを具備するものである。
は、基板（３）上に基板（３）に対してエッチング選択
性を有する物質から成る第一の層（９）を形成する工程
と、第一の層（９）上に第一の層（９）を構成する物質
に対してエッチング選択性を有する物質から成る所定パ
ターンの第二の層（１０）をその側壁が基板（９）の主
面に対してほぼ垂直になるように形成する工程と、第二
の層（１０）をマスクとして第一の層（９）をそのアン
ダーカットが生じるまで等方性エッチングする工程と、
第二の層（１０）を構成する物質と実質的に同一のエッ
チング特性を有する物質を基板（３）の主面に対してほ
ぼ垂直な方向から基板（３）上に堆積させることにより
第三の層（１２）を形成する工程と、第二の層（１０）
及び第三の層（１２）を等方性エッチングすることによ
りそれらの側壁を所定距離だけ後退させる工程と、パタ
ーン形成用の物質を基板（３）の主面に対してほぼ垂直
な方向から基板（３）上に堆積させる工程と、第一の層
（９）、第二の層（１０）、第三の層（１２）及び第三
の層（１２）上に堆積したパターン形成用の物質（１
４）を除去する工程とを具備するものである。
【０００８】
【作用】上述のように構成されたこの発明の第一の発明
のパターン形成方法によれば、第二の層（１０）をマス
クとして第一の層（９）をそのアンダーカットが生じる
まで等方性エッチングした後、第二の層（１０）を構成
する物質と実質的に同一のエッチング特性を有する物質
を基板（３）の主面に対してほぼ垂直な方向から第一の
層（９）の厚さよりも小さい厚さに堆積させると、第二
の層（１０）と基板（３）との上に第三の層（１２）が
基板（３）と第二の層（１０）との間の段差により互い
に分離して形成される。この場合、第二の層（１０）上
の第三の層（１２）の側壁と基板（３）上の第三の層
（１２）の側壁とは基板（３）の主面に対してほぼ垂直
になり、かつ第二の層（１０）の側壁と第二の層（１
０）上の第三の層（１２）の側壁と基板（３）上の第三
の層（１２）の側壁とは基板（３）の主面に対してほぼ
垂直な方向で見て一致する。
のパターン形成方法によれば、第二の層（１０）をマス
クとして第一の層（９）をそのアンダーカットが生じる
まで等方性エッチングした後、第二の層（１０）を構成
する物質と実質的に同一のエッチング特性を有する物質
を基板（３）の主面に対してほぼ垂直な方向から第一の
層（９）の厚さよりも小さい厚さに堆積させると、第二
の層（１０）と基板（３）との上に第三の層（１２）が
基板（３）と第二の層（１０）との間の段差により互い
に分離して形成される。この場合、第二の層（１０）上
の第三の層（１２）の側壁と基板（３）上の第三の層
（１２）の側壁とは基板（３）の主面に対してほぼ垂直
になり、かつ第二の層（１０）の側壁と第二の層（１
０）上の第三の層（１２）の側壁と基板（３）上の第三
の層（１２）の側壁とは基板（３）の主面に対してほぼ
垂直な方向で見て一致する。
【０００９】次に、基板（３）の主面に対して斜めの方
向から基板（３）上にパターン形成用の物質を堆積させ
ると、第二の層（１０）の端部と基板（３）上の第三の
層（１２）の端部との間の間隙を通して第一の層（９）
と基板（３）上の第三の層（１２）との間の部分の基板
（３）上にパターン形成用の物質が堆積してパターン
（１３）が形成される。このパターン（１３）の幅は、
第二の層（１０）の端部と基板（３）上の第三の層（１
２）の端部との間の間隙の幅と、パターン形成用の物質
の堆積方向が基板（３）の主面となす角度とによって制
御することができる。そして、この場合、堆積される物
質の層の厚さは高精度に制御することができるため、こ
の第二の層（１０）の端部と基板（３）上の第三の層
（１２）の端部との間の間隙の幅は極めて小さくするこ
とができる。これによって、電子線リソグラフィーやＸ
線リソグラフィーを用いた場合に得られる最小パターン
寸法と同等またはそれ以下の幅の細線を形成することが
できる。
向から基板（３）上にパターン形成用の物質を堆積させ
ると、第二の層（１０）の端部と基板（３）上の第三の
層（１２）の端部との間の間隙を通して第一の層（９）
と基板（３）上の第三の層（１２）との間の部分の基板
（３）上にパターン形成用の物質が堆積してパターン
（１３）が形成される。このパターン（１３）の幅は、
第二の層（１０）の端部と基板（３）上の第三の層（１
２）の端部との間の間隙の幅と、パターン形成用の物質
の堆積方向が基板（３）の主面となす角度とによって制
御することができる。そして、この場合、堆積される物
質の層の厚さは高精度に制御することができるため、こ
の第二の層（１０）の端部と基板（３）上の第三の層
（１２）の端部との間の間隙の幅は極めて小さくするこ
とができる。これによって、電子線リソグラフィーやＸ
線リソグラフィーを用いた場合に得られる最小パターン
寸法と同等またはそれ以下の幅の細線を形成することが
できる。
【００１０】以上のプロセスにおいては、所定パターン
の第二の層（１０）を形成するためのリソグラフィーが
必要であるが、この第二の層（１０）のパターン寸法は
大きくてよいので、このリソグラフィーはフォトリソグ
ラフィーでよく、電子線リソグラフィーやＸ線リソグラ
フィーを用いる必要はない。以上により、細線の形成を
電子線リソグラフィーやＸ線リソグラフィーを用いるこ
となく簡便に行うことができる。
の第二の層（１０）を形成するためのリソグラフィーが
必要であるが、この第二の層（１０）のパターン寸法は
大きくてよいので、このリソグラフィーはフォトリソグ
ラフィーでよく、電子線リソグラフィーやＸ線リソグラ
フィーを用いる必要はない。以上により、細線の形成を
電子線リソグラフィーやＸ線リソグラフィーを用いるこ
となく簡便に行うことができる。
【００１１】上述のように構成されたこの発明の第二の
発明のパターン形成方法によれば、第一の発明のパター
ン形成方法と同様にして第三の層（１２）まで形成した
後、第二の層（１０）及び第三の層（１２）を等方性エ
ッチングすることによりそれらの側壁を所定距離だけ後
退させると、基板（３）の主面に対して垂直な方向から
見て、第二の層（１０）及びその上の第三の層（１２）
の側壁と基板（３）上の第三の層（１２）の側壁との間
に、第二の層（１０）及び第三の層（１２）の後退量の
２倍の幅の間隙が形成される。
発明のパターン形成方法によれば、第一の発明のパター
ン形成方法と同様にして第三の層（１２）まで形成した
後、第二の層（１０）及び第三の層（１２）を等方性エ
ッチングすることによりそれらの側壁を所定距離だけ後
退させると、基板（３）の主面に対して垂直な方向から
見て、第二の層（１０）及びその上の第三の層（１２）
の側壁と基板（３）上の第三の層（１２）の側壁との間
に、第二の層（１０）及び第三の層（１２）の後退量の
２倍の幅の間隙が形成される。
【００１２】次に、基板（３）の主面に対してほぼ垂直
な方向から基板（３）上にパターン形成用の物質を堆積
させると、第二の層（１０）及びその上の第三の層（１
２）の側壁と基板（３）上の第三の層（１２）の側壁と
の間の間隙を通して基板（３）上にパターン形成用の物
質が堆積してパターン（１３）が形成される。このパタ
ーン（１３）の幅は、基板（３）の主面に対して垂直な
方向から見たときの第二の層（１０）及びその上の第三
の層（１２）の側壁と基板（３）上の第三の層（１２）
の側壁との間の間隙の幅とほぼ等しくなる。そして、こ
の間隙の幅は、第二の層（１０）及び第三の層（１２）
の後退量を高精度で制御することにより極めて小さくす
ることができるため、電子線リソグラフィーやＸ線リソ
グラフィーを用いた場合に得られる最小パターン寸法と
同等またはそれ以下の幅の細線を形成することができ
る。以上により、細線の形成を電子線リソグラフィーや
Ｘ線リソグラフィーを用いることなく簡便に行うことが
できる。
な方向から基板（３）上にパターン形成用の物質を堆積
させると、第二の層（１０）及びその上の第三の層（１
２）の側壁と基板（３）上の第三の層（１２）の側壁と
の間の間隙を通して基板（３）上にパターン形成用の物
質が堆積してパターン（１３）が形成される。このパタ
ーン（１３）の幅は、基板（３）の主面に対して垂直な
方向から見たときの第二の層（１０）及びその上の第三
の層（１２）の側壁と基板（３）上の第三の層（１２）
の側壁との間の間隙の幅とほぼ等しくなる。そして、こ
の間隙の幅は、第二の層（１０）及び第三の層（１２）
の後退量を高精度で制御することにより極めて小さくす
ることができるため、電子線リソグラフィーやＸ線リソ
グラフィーを用いた場合に得られる最小パターン寸法と
同等またはそれ以下の幅の細線を形成することができ
る。以上により、細線の形成を電子線リソグラフィーや
Ｘ線リソグラフィーを用いることなく簡便に行うことが
できる。
【００１３】
【実施例】以下、この発明を高電子移動度トランジスタ
（ＨＥＭＴ）のゲート電極の形成に適用した実施例につ
いて図面を参照しながら説明する。なお、実施例の全図
において、同一の部分には同一の符号を付す。図１〜図
５はこの発明の第一実施例を示す。
（ＨＥＭＴ）のゲート電極の形成に適用した実施例につ
いて図面を参照しながら説明する。なお、実施例の全図
において、同一の部分には同一の符号を付す。図１〜図
５はこの発明の第一実施例を示す。
【００１４】この第一実施例においては、図１に示すよ
うに、まず、半絶縁性GaAs基板１上にアンドープGaAs層
（チャネル層）２及びｎ型Alx Ga1-x As層（電子供給
層）３を例えば有機金属化学気相成長（ＭＯＣＶＤ）法
により順次エピタキシャル成長させる。符号４はｎ型Al
x Ga1-x As層３との界面の近傍のアンドープGaAs層２中
に形成された２次元電子ガス（２ＤＥＧ）層を示す。次
に、ｎ型Alx Ga1-x As層３上にオーミック金属膜、例え
ばAuGe／Au膜を例えば真空蒸着法により形成し、このAu
Ge／Au膜を所定形状にパターニングしてソース電極５及
びドレイン電極６を形成した後、熱処理を行うことによ
りこれらのソース電極５及びドレイン電極６をその下地
のｎ型Alx Ga1-x As層３及びアンドープGaAs層２と合金
化させて２ＤＥＧ層４に達する合金層７、８を形成す
る。
うに、まず、半絶縁性GaAs基板１上にアンドープGaAs層
（チャネル層）２及びｎ型Alx Ga1-x As層（電子供給
層）３を例えば有機金属化学気相成長（ＭＯＣＶＤ）法
により順次エピタキシャル成長させる。符号４はｎ型Al
x Ga1-x As層３との界面の近傍のアンドープGaAs層２中
に形成された２次元電子ガス（２ＤＥＧ）層を示す。次
に、ｎ型Alx Ga1-x As層３上にオーミック金属膜、例え
ばAuGe／Au膜を例えば真空蒸着法により形成し、このAu
Ge／Au膜を所定形状にパターニングしてソース電極５及
びドレイン電極６を形成した後、熱処理を行うことによ
りこれらのソース電極５及びドレイン電極６をその下地
のｎ型Alx Ga1-x As層３及びアンドープGaAs層２と合金
化させて２ＤＥＧ層４に達する合金層７、８を形成す
る。
【００１５】次に、ｎ型Alx Ga1-x As層３に対してエッ
チング選択性を有する物質、例えばSi3 Ｎ4 から成る第
一の層９を例えばＣＶＤ法により全面にｄ1 の厚さに形
成する。次に、この第一の層９上にこの第一の層９に対
してエッチング選択性を有する物質、例えばAlから成る
第二の層１０を例えば真空蒸着法により全面にｄ2 の厚
さに形成し、この第二の層１０上にフォトリソグラフィ
ー法により所定形状のレジストパターン１１を形成した
後、このレジストパターン１１をマスクとして第二の層
１０を異方性ドライエッチング法、例えば反応性イオン
エッチング（ＲＩＥ）法により基板表面に対して垂直な
方向にエッチングすることにより、この第二の層１０を
レジストパターン１１と同一形状にパターニングし、か
つこの第二の層１０の側壁を基板表面に対して垂直にす
る。第二の層１０がAlから成る場合、このＲＩＥの際の
エッチングガスとしては例えばSiCl4 が用いられる。
チング選択性を有する物質、例えばSi3 Ｎ4 から成る第
一の層９を例えばＣＶＤ法により全面にｄ1 の厚さに形
成する。次に、この第一の層９上にこの第一の層９に対
してエッチング選択性を有する物質、例えばAlから成る
第二の層１０を例えば真空蒸着法により全面にｄ2 の厚
さに形成し、この第二の層１０上にフォトリソグラフィ
ー法により所定形状のレジストパターン１１を形成した
後、このレジストパターン１１をマスクとして第二の層
１０を異方性ドライエッチング法、例えば反応性イオン
エッチング（ＲＩＥ）法により基板表面に対して垂直な
方向にエッチングすることにより、この第二の層１０を
レジストパターン１１と同一形状にパターニングし、か
つこの第二の層１０の側壁を基板表面に対して垂直にす
る。第二の層１０がAlから成る場合、このＲＩＥの際の
エッチングガスとしては例えばSiCl4 が用いられる。
【００１６】次に、レジストパターン１１を除去した
後、図２に示すように、第二の層１０をマスクとして等
方性ドライエッチング法またはウエットエッチング法に
より第一の層９を等方性エッチングする。この第一の層
９の等方性エッチングは、第二の層１０の端部の下側の
部分にアンダーカットが生じるまで行う。第一の層９が
Si3 Ｎ4 から成る場合、この等方性エッチングを等方性
ドライエッチングにより行う場合のエッチングガスとし
ては例えばＣＦ4 が用いられ、この等方性エッチングを
ウエットエッチングにより行う場合のエッチング液とし
ては例えばＨＦが用いられる。
後、図２に示すように、第二の層１０をマスクとして等
方性ドライエッチング法またはウエットエッチング法に
より第一の層９を等方性エッチングする。この第一の層
９の等方性エッチングは、第二の層１０の端部の下側の
部分にアンダーカットが生じるまで行う。第一の層９が
Si3 Ｎ4 から成る場合、この等方性エッチングを等方性
ドライエッチングにより行う場合のエッチングガスとし
ては例えばＣＦ4 が用いられ、この等方性エッチングを
ウエットエッチングにより行う場合のエッチング液とし
ては例えばＨＦが用いられる。
【００１７】次に、図３に示すように、例えば第二の層
１０を構成する物質と同一の物質、例えばAlを例えば真
空蒸着法により基板表面に対して垂直方向にｄ3 （＜ｄ
1 ）の厚さに堆積させて第三の層１２を形成する。この
場合、ｎ型Alx Ga1-x As層３と第二の層１０との間の段
差により、第二の層１０上の第三の層１２とｎ型AlxGa
1-x As層３及びソース電極５上の第三の層１２とは、基
板表面に対して垂直な方向に互いに分離して形成され
る。また、第二の層１０の側壁とその上の第三の層１２
の側壁とｎ型Alx Ga1-x As層３及びソース電極５上の第
三の層１２の側壁とは、基板表面に対して垂直でかつ基
板表面に対して垂直な方向から見て互いに一致してい
る。そして、この場合、この第二の層１０の端部とｎ型
Alx Ga1-x As層３及びソース電極５上の第三の層１２の
端部との間には、基板表面に対して垂直な方向の幅が
（ｄ1 −ｄ3 ）に等しい間隙が形成される。この間隙の
幅（ｄ1−ｄ3 ）は、標準的な蒸着膜厚精度から、数１
０ｎｍ程度またはそれ以下にすることができる。
１０を構成する物質と同一の物質、例えばAlを例えば真
空蒸着法により基板表面に対して垂直方向にｄ3 （＜ｄ
1 ）の厚さに堆積させて第三の層１２を形成する。この
場合、ｎ型Alx Ga1-x As層３と第二の層１０との間の段
差により、第二の層１０上の第三の層１２とｎ型AlxGa
1-x As層３及びソース電極５上の第三の層１２とは、基
板表面に対して垂直な方向に互いに分離して形成され
る。また、第二の層１０の側壁とその上の第三の層１２
の側壁とｎ型Alx Ga1-x As層３及びソース電極５上の第
三の層１２の側壁とは、基板表面に対して垂直でかつ基
板表面に対して垂直な方向から見て互いに一致してい
る。そして、この場合、この第二の層１０の端部とｎ型
Alx Ga1-x As層３及びソース電極５上の第三の層１２の
端部との間には、基板表面に対して垂直な方向の幅が
（ｄ1 −ｄ3 ）に等しい間隙が形成される。この間隙の
幅（ｄ1−ｄ3 ）は、標準的な蒸着膜厚精度から、数１
０ｎｍ程度またはそれ以下にすることができる。
【００１８】次に、基板表面に対して斜めの方向から、
ゲート電極形成用のショットキー金属、例えばTi／Pt／
Auを例えば真空蒸着法により全面に堆積させる。これに
よって、図４に示すように、第二の層１０の端部とｎ型
Alx Ga1-x As層３及びソース電極５上の第三の層１２の
端部との間の間隙を通して、第一の層９の側壁とｎ型Al
x Ga1-x As層３及びソース電極５上の第三の層１２の側
壁との間の部分のｎ型Alx Ga1-x As層３上にショットキ
ー金属が堆積して細線状のゲート電極１３が形成され
る。このゲート電極１３の幅は、第二の層１０の端部と
ｎ型Alx Ga1-x As層３及びソース電極５上の第三の層１
２の端部との間の間隙の幅（ｄ1 −ｄ3 ）と、蒸着方向
が基板表面となす角度とによって制御することができ
る。符号１４は上述の真空蒸着の際に第三の層１２上に
形成された金属層を示す。
ゲート電極形成用のショットキー金属、例えばTi／Pt／
Auを例えば真空蒸着法により全面に堆積させる。これに
よって、図４に示すように、第二の層１０の端部とｎ型
Alx Ga1-x As層３及びソース電極５上の第三の層１２の
端部との間の間隙を通して、第一の層９の側壁とｎ型Al
x Ga1-x As層３及びソース電極５上の第三の層１２の側
壁との間の部分のｎ型Alx Ga1-x As層３上にショットキ
ー金属が堆積して細線状のゲート電極１３が形成され
る。このゲート電極１３の幅は、第二の層１０の端部と
ｎ型Alx Ga1-x As層３及びソース電極５上の第三の層１
２の端部との間の間隙の幅（ｄ1 −ｄ3 ）と、蒸着方向
が基板表面となす角度とによって制御することができ
る。符号１４は上述の真空蒸着の際に第三の層１２上に
形成された金属層を示す。
【００１９】この後、第一の層９、第二の層１０及び第
三の層１２をエッチングすることにより、第三の層１２
上の不要な金属層１４をリフトオフする。第一の層９が
Si3Ｎ4 から成る場合におけるこの第一の層９のエッチ
ングは例えばエッチングガスとしてＣＦ4 を用いた等方
性ドライエッチング法により行うことができ、第二の層
１０及び第三の層１２がAlから成る場合におけるこれら
の第二の層１０及び第三の層１２のエッチングは例えば
エッチング液としてＨ2 ＰＯ3 またはセミコクリーン
（商品名）を用いたウエットエッチング法により行うこ
とができる。以上により、図５に示すように、細線状の
ゲート電極１３を有するＨＥＭＴが完成される。
三の層１２をエッチングすることにより、第三の層１２
上の不要な金属層１４をリフトオフする。第一の層９が
Si3Ｎ4 から成る場合におけるこの第一の層９のエッチ
ングは例えばエッチングガスとしてＣＦ4 を用いた等方
性ドライエッチング法により行うことができ、第二の層
１０及び第三の層１２がAlから成る場合におけるこれら
の第二の層１０及び第三の層１２のエッチングは例えば
エッチング液としてＨ2 ＰＯ3 またはセミコクリーン
（商品名）を用いたウエットエッチング法により行うこ
とができる。以上により、図５に示すように、細線状の
ゲート電極１３を有するＨＥＭＴが完成される。
【００２０】この第一実施例によれば、第二の層１０の
端部とｎ型Alx Ga1-x As層３及びソース電極５上の第三
の層１２の端部との間に基板表面に対して垂直な方向の
幅が例えば数１０ｎｍ程度またはそれ以下と極めて幅の
狭い間隙を形成し、基板表面に対して斜めの方向からこ
の間隙を通してｎ型Alx Ga1-x As層３上にゲート電極形
成用のショットキー金属を堆積させていることにより、
数１０ｎｍ以下の幅の極めて狭い細線状のゲート電極１
３を形成することができ、これによってＨＥＭＴの高速
動作化を図ることができる。また、この細線状のゲート
電極１３の形成に必要なリソグラフィーはフォトリソグ
ラフィーだけでよく、電子線リソグラフィーやＸ線リソ
グラフィーを用いる必要がないので、簡便である。しか
も、フォトリソグラフィーのスループットは電子線リソ
グラフィーやＸ線リソグラフィーに比べて高いので、生
産性も高い。
端部とｎ型Alx Ga1-x As層３及びソース電極５上の第三
の層１２の端部との間に基板表面に対して垂直な方向の
幅が例えば数１０ｎｍ程度またはそれ以下と極めて幅の
狭い間隙を形成し、基板表面に対して斜めの方向からこ
の間隙を通してｎ型Alx Ga1-x As層３上にゲート電極形
成用のショットキー金属を堆積させていることにより、
数１０ｎｍ以下の幅の極めて狭い細線状のゲート電極１
３を形成することができ、これによってＨＥＭＴの高速
動作化を図ることができる。また、この細線状のゲート
電極１３の形成に必要なリソグラフィーはフォトリソグ
ラフィーだけでよく、電子線リソグラフィーやＸ線リソ
グラフィーを用いる必要がないので、簡便である。しか
も、フォトリソグラフィーのスループットは電子線リソ
グラフィーやＸ線リソグラフィーに比べて高いので、生
産性も高い。
【００２１】次に、この発明の第二実施例について説明
する。この第二実施例においては、まず、第一実施例と
同様にして図３に示す状態まで工程を進めた後、第二の
層１０及び第三の層１２を等方性エッチングすることに
よって、図６に示すように、第二の層１０及びその上の
第三の層１２の側壁とｎ型Alx Ga1-x As層３及びソース
電極５上の第三の層１２の側壁とを互いに逆方向に、そ
れぞれ距離ｄ4 ／２だけ後退させる。これによって、基
板表面に対して垂直な方向から見て、第二の層１０及び
その上の第三の層１２の側壁とｎ型AlxGa1-x As層３及
びソース電極５上の第三の層１２の側壁との間に、幅が
ｄ4 の間隙が形成される。この場合、第二の層１０及び
第三の層１２の後退量、従ってこの間隙の幅ｄ4 は例え
ば数１０ｎｍ程度の精度で制御することができる。第二
の層１０及び第三の層１２が例えばAlから成る場合、こ
れらの第二の層１０及び第三の層１２の等方性エッチン
グは、例えばエッチング液としてＨ2 ＰＯ3 またはセミ
コクリーン（商品名）を用いたウエットエッチング法
や、例えばエッチングガスとしてSiCl4 を用いた等方性
ドライエッチング法により行われる。
する。この第二実施例においては、まず、第一実施例と
同様にして図３に示す状態まで工程を進めた後、第二の
層１０及び第三の層１２を等方性エッチングすることに
よって、図６に示すように、第二の層１０及びその上の
第三の層１２の側壁とｎ型Alx Ga1-x As層３及びソース
電極５上の第三の層１２の側壁とを互いに逆方向に、そ
れぞれ距離ｄ4 ／２だけ後退させる。これによって、基
板表面に対して垂直な方向から見て、第二の層１０及び
その上の第三の層１２の側壁とｎ型AlxGa1-x As層３及
びソース電極５上の第三の層１２の側壁との間に、幅が
ｄ4 の間隙が形成される。この場合、第二の層１０及び
第三の層１２の後退量、従ってこの間隙の幅ｄ4 は例え
ば数１０ｎｍ程度の精度で制御することができる。第二
の層１０及び第三の層１２が例えばAlから成る場合、こ
れらの第二の層１０及び第三の層１２の等方性エッチン
グは、例えばエッチング液としてＨ2 ＰＯ3 またはセミ
コクリーン（商品名）を用いたウエットエッチング法
や、例えばエッチングガスとしてSiCl4 を用いた等方性
ドライエッチング法により行われる。
【００２２】次に、基板表面に対して垂直な方向から全
面にゲート電極形成用のショットキー金属、例えばTi／
Pt／Auを例えば真空蒸着法により堆積させる。これによ
って、図７に示すように、第二の層１０及びその上の第
三の層１２の側壁とｎ型AlxGa1-x As層３及びソース電
極５上の第三の層１２の側壁との間に形成された幅がｄ
4 の間隙を通してｎ型Alx Ga1-x As層３上にショットキ
ー金属が堆積し、この間隙の幅と等しい幅の細線状のゲ
ート電極１３が形成される。
面にゲート電極形成用のショットキー金属、例えばTi／
Pt／Auを例えば真空蒸着法により堆積させる。これによ
って、図７に示すように、第二の層１０及びその上の第
三の層１２の側壁とｎ型AlxGa1-x As層３及びソース電
極５上の第三の層１２の側壁との間に形成された幅がｄ
4 の間隙を通してｎ型Alx Ga1-x As層３上にショットキ
ー金属が堆積し、この間隙の幅と等しい幅の細線状のゲ
ート電極１３が形成される。
【００２３】この後、第一実施例と同様にして第三の層
１２上の不要な金属層１４をリフトオフする。これによ
って、細線状のゲート電極１３を有するＨＥＭＴが完成
される。
１２上の不要な金属層１４をリフトオフする。これによ
って、細線状のゲート電極１３を有するＨＥＭＴが完成
される。
【００２４】この第二実施例によっても、第一実施例と
同様に、極めて幅の狭い細線状のゲート電極１３を電子
線リソグラフィーやＸ線リソグラフィーを用いることな
く簡便に形成することができる。
同様に、極めて幅の狭い細線状のゲート電極１３を電子
線リソグラフィーやＸ線リソグラフィーを用いることな
く簡便に形成することができる。
【００２５】以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
【００２６】例えば、上述の第一実施例及び第二実施例
における所定パターンの第二の層１０の形成は、リフト
オフ法により行うようにしてもよい。また、上述の第一
実施例及び第二実施例においては、この発明をＨＥＭＴ
のゲート電極の形成に適用した場合について説明した
が、この発明は、ゲート電極以外の各種用途の細線の形
成に適用することが可能である。
における所定パターンの第二の層１０の形成は、リフト
オフ法により行うようにしてもよい。また、上述の第一
実施例及び第二実施例においては、この発明をＨＥＭＴ
のゲート電極の形成に適用した場合について説明した
が、この発明は、ゲート電極以外の各種用途の細線の形
成に適用することが可能である。
【００２７】例えば、アハラノフ（Aharonov）−ボーム
（Bohm）効果を利用した量子干渉素子において電子波の
経路として用いられる細線リングの形成にこの発明を適
用することが可能である。この場合には、図８に示すよ
うに、形成すべき細線リングの形状に対応した円形の輪
郭を有する第一の層９及び第二の層１０を基板２１上に
形成した後、例えば上述の第一実施例における図３に示
す工程以降の工程と同様な工程を実行することにより、
図９に示すように細線リング２２を形成することが可能
である。
（Bohm）効果を利用した量子干渉素子において電子波の
経路として用いられる細線リングの形成にこの発明を適
用することが可能である。この場合には、図８に示すよ
うに、形成すべき細線リングの形状に対応した円形の輪
郭を有する第一の層９及び第二の層１０を基板２１上に
形成した後、例えば上述の第一実施例における図３に示
す工程以降の工程と同様な工程を実行することにより、
図９に示すように細線リング２２を形成することが可能
である。
【００２８】また、この発明は、近年注目を集めている
微小トンネル接合の形成に適用することも可能である。
この微小トンネル接合は、現在は専ら電子線リソグラフ
ィーを用いて形成されているものである。
微小トンネル接合の形成に適用することも可能である。
この微小トンネル接合は、現在は専ら電子線リソグラフ
ィーを用いて形成されているものである。
【００２９】さらに、一次元的な系では電子の移動度が
増すことを利用した細線トランジスタ（擬一次元トラン
ジスタ）の製造にこの発明を適用することも可能であ
る。この場合には、この発明のパターン形成方法により
形成された細線状のマスクパターンをマスクとしてチャ
ネル層をパターニングすることにより、細線状、すなわ
ち擬一次元的なチャネル層を形成する。
増すことを利用した細線トランジスタ（擬一次元トラン
ジスタ）の製造にこの発明を適用することも可能であ
る。この場合には、この発明のパターン形成方法により
形成された細線状のマスクパターンをマスクとしてチャ
ネル層をパターニングすることにより、細線状、すなわ
ち擬一次元的なチャネル層を形成する。
【００３０】なお、この発明は、細線ばかりでなく、任
意の形状のパターンの形成に適用することが可能であ
り、そのパターン幅は例えば数ｎｍ〜数ｍｍとすること
が可能である。
意の形状のパターンの形成に適用することが可能であ
り、そのパターン幅は例えば数ｎｍ〜数ｍｍとすること
が可能である。
【００３１】
【発明の効果】以上述べたように、この発明によれば、
細線の形成を電子線リソグラフィーやＸ線リソグラフィ
ーを用いることなく簡便に行うことができる。
細線の形成を電子線リソグラフィーやＸ線リソグラフィ
ーを用いることなく簡便に行うことができる。
【図１】この発明をＨＥＭＴのゲート電極の形成に適用
した第一実施例を説明するための斜視図である。
した第一実施例を説明するための斜視図である。
【図２】この発明をＨＥＭＴのゲート電極の形成に適用
した第一実施例を説明するための斜視図である。
した第一実施例を説明するための斜視図である。
【図３】この発明をＨＥＭＴのゲート電極の形成に適用
した第一実施例を説明するための斜視図である。
した第一実施例を説明するための斜視図である。
【図４】この発明をＨＥＭＴのゲート電極の形成に適用
した第一実施例を説明するための斜視図である。
した第一実施例を説明するための斜視図である。
【図５】この発明をＨＥＭＴのゲート電極の形成に適用
した第一実施例を説明するための斜視図である。
した第一実施例を説明するための斜視図である。
【図６】この発明をＨＥＭＴのゲート電極の形成に適用
した第二実施例を説明するための斜視図である。
した第二実施例を説明するための斜視図である。
【図７】この発明をＨＥＭＴのゲート電極の形成に適用
した第二実施例を説明するための斜視図である。
した第二実施例を説明するための斜視図である。
【図８】この発明をアハラノフ−ボーム効果を利用した
量子干渉素子の細線リングの形成に適用した実施例を説
明するための斜視図である。
量子干渉素子の細線リングの形成に適用した実施例を説
明するための斜視図である。
【図９】この発明をアハラノフ−ボーム効果を利用した
量子干渉素子の細線リングの形成に適用した実施例を説
明するための斜視図である。
量子干渉素子の細線リングの形成に適用した実施例を説
明するための斜視図である。
１ 半絶縁性GaAs基板 ２ アンドープGaAs層 ３ ｎ型Alx Ga1-x As層 ９ 第一の層 １０ 第二の層 １１ レジストパターン １２ 第三の層 １３ ゲート電極 １４ 金属層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/203 Ｓ 8422−4Ｍ
Claims (2)
- 【請求項１】 基板上に上記基板に対してエッチング選
択性を有する物質から成る第一の層を形成する工程と、 上記第一の層上に上記第一の層を構成する物質に対して
エッチング選択性を有する物質から成る所定パターンの
第二の層をその側壁が上記基板の主面に対してほぼ垂直
になるように形成する工程と、 上記第二の層をマスクとして上記第一の層をそのアンダ
ーカットが生じるまで等方性エッチングする工程と、 上記第二の層を構成する物質と実質的に同一のエッチン
グ特性を有する物質を上記基板の主面に対してほぼ垂直
な方向から上記基板上に堆積させることにより第三の層
を形成する工程と、 パターン形成用の物質を上記基板の主面に対して斜めの
方向から上記基板上に堆積させる工程と、 上記第一の層、上記第二の層、上記第三の層及び上記第
三の層上に堆積した上記パターン形成用の物質を除去す
る工程とを具備するパターン形成方法。 - 【請求項２】 基板上に上記基板に対してエッチング選
択性を有する物質から成る第一の層を形成する工程と、 上記第一の層上に上記第一の層を構成する物質に対して
エッチング選択性を有する物質から成る所定パターンの
第二の層をその側壁が上記基板の主面に対してほぼ垂直
になるように形成する工程と、 上記第二の層をマスクとして上記第一の層をそのアンダ
ーカットが生じるまで等方性エッチングする工程と、 上記第二の層を構成する物質と実質的に同一のエッチン
グ特性を有する物質を上記基板の主面に対してほぼ垂直
な方向から上記基板上に堆積させることにより第三の層
を形成する工程と、 上記第二の層及び上記第三の層を等方性エッチングする
ことによりそれらの側壁を所定距離だけ後退させる工程
と、 パターン形成用の物質を上記基板の主面に対してほぼ垂
直な方向から上記基板上に堆積させる工程と、 上記第一の層、上記第二の層、上記第三の層及び上記第
三の層上に堆積した上記パターン形成用の物質を除去す
る工程とを具備するパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5936592A JPH05226375A (ja) | 1992-02-13 | 1992-02-13 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5936592A JPH05226375A (ja) | 1992-02-13 | 1992-02-13 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226375A true JPH05226375A (ja) | 1993-09-03 |
Family
ID=13111174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5936592A Pending JPH05226375A (ja) | 1992-02-13 | 1992-02-13 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264807A (ja) * | 1995-03-24 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体共鳴トンネルトランジスタおよびその作製方法 |
| EP1042786A1 (en) * | 1997-10-31 | 2000-10-11 | Candescent Technologies Corporation | Undercutting technique for creating coating in spaced-apart segments |
-
1992
- 1992-02-13 JP JP5936592A patent/JPH05226375A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264807A (ja) * | 1995-03-24 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体共鳴トンネルトランジスタおよびその作製方法 |
| EP1042786A1 (en) * | 1997-10-31 | 2000-10-11 | Candescent Technologies Corporation | Undercutting technique for creating coating in spaced-apart segments |
| EP1042786B1 (en) * | 1997-10-31 | 2011-03-02 | Canon Kabushiki Kaisha | Undercutting technique for creating coating in spaced-apart segments |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605519B2 (en) | Method for thin film lift-off processes using lateral extended etching masks and device | |
| JP4143068B2 (ja) | 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法 | |
| EP1609176A2 (en) | Method and systems for single- or multi-period edge definition lithography | |
| JPS6142916A (ja) | 半導体デバイスの作成法 | |
| US5563079A (en) | Method of making a field effect transistor | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| Lee et al. | Nanoscale selective growth of GaAs by molecular beam epitaxy | |
| US20060276043A1 (en) | Method and systems for single- or multi-period edge definition lithography | |
| EP0810645B1 (en) | Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor | |
| EP0703626A2 (en) | Resonant tunneling structure and fabrication methods | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JPH05226375A (ja) | パターン形成方法 | |
| JP2002057142A (ja) | 化合物半導体装置の製造方法 | |
| JP3109590B2 (ja) | 半導体装置の製造方法 | |
| JPS62237763A (ja) | 半導体装置の製造方法 | |
| JPH08264807A (ja) | 半導体共鳴トンネルトランジスタおよびその作製方法 | |
| JP2004363150A (ja) | パターン形成方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JP2513637B2 (ja) | 電子ビ−ム露光用基準マ−クの形成方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JPH0240924A (ja) | 半導体装置の製造方法 | |
| JPH07114193B2 (ja) | 微細パタ−ンの形成方法 | |
| JP2002050757A (ja) | 半導体装置の製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 |