JPH05225320A - 表示データ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 ＭＰＵの負荷を小さくするとともに、ＭＰＵ
側と操作部との間のインタフェイスを減らすことが可能
な表示データ転送方式を提供すること。 【構成】 ビットマップデータを用いる表示手段への表
示データをホストから転送する際に、操作部に設けた、
表示データをビットマップ展開するとともに、下位アド
レスをセグメントに、上位アドレスをコモンに対応させ
たＲＡＭに、データの先頭にアドレスデータと表示デー
タを区別するヘッダを付加して、ＤＭＡにより同期クロ
ックとデータの２本のインタフェイスを用いて順次転送
するようにしたことを特徴とする表示データ転送方式。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示データ転送方式に関
し、特にメインプロセッサ(ＭＰＵ)の負荷を小さくする
とともに、ＭＰＵ側と操作部との間のインタフェイスを
減らすことが可能な表示データ転送方式に関する。

【０００２】

【従来の技術】従来、この種の技術としては、特開平2-
93590号 公報に開示されている技術を挙げることができ
る。この技術は、ページメモリへの書込みを、ＤＭＡ
(ＤirectＭemory Ａccess)コントローラを用いて、ＣＰ
Ｕの負荷を小さくして行うようにしているものである。
また、他の従来技術としては、特開平2-77958号 公報に
開示されている技術を挙げることができる。この技術
は、複数の表示部を持つ表示制御方式において、各表示
部毎に、表示情報メモリと表示部制御回路を設けるとと
もに、各表示情報メモリと表示部制御回路とを内部バス
で接続したもので、表示時のデータの読み出しをＣＰＵ
から切り離して、ＣＰＵの負荷を小さくするものであ
る。

【０００３】

【発明が解決しようとする課題】上記従来技術のうち、
前者は ＤＭＡ(Ｄirect Ｍemory Ａccess)コントローラ
を用いて、ページメモリへの書込みを、ＣＰＵの負荷を
小さくして行うようにしているが、ページメモリはＣＰ
Ｕバス(システムバス)につながっているので、ページメ
モリ内のデータを表示装置に転送するため読み出す際に
は、システムバスを占有するという点で、問題を有する
ものであった。また、上記従来技術の後者は、表示部毎
に、表示情報メモリと表示部制御回路を設け、かつ、各
表示情報メモリと表示部制御回路とを内部バスで接続し
たことにより、表示情報メモリ内のデータを表示装置に
転送するため読み出す際には、ＣＰＵの動作に影響する
ことはないが、ＣＰＵとメモリとの間のインタフェイス
の本数が多くなる点で問題を有するものであった。本発
明は上記事情に鑑みてなされたもので、その目的とする
ところは、従来の技術における上述の如き問題を解消
し、メインプロセッサ(ＭＰＵ)から表示ＲＡＭへのデー
タの書き込みを、ＭＰＵのバス占有時間を短くし、ま
た、書き込みのための制御も少なくしてＭＰＵの負荷を
小さくするとともに、ＭＰＵ側と操作部との間のインタ
フェイスを減らすことが可能な表示データ転送方式を提
供することにある。

【０００４】

【課題を解決するための手段】本発明の上記目的は、ビ
ットマップデータを用いる表示手段を有する操作部とホ
ストとの間の表示データの転送方式において、前記操作
部に、表示データをビットマップ展開するとともに、下
位アドレスをセグメントに、上位アドレスをコモンに対
応させたＲＡＭを、また、ホスト側には、コモン選択の
ためのアドレス用レジスタ，表示用データを格納するた
めのＲＡＭを持たせて、ダイレクトメモリアクセス(Ｄ
ＭＡ)により、前記アドレス用レジスタから操作部に、
初めにコモン選択用アドレスを出力し、これに続いて、
順次、前記コモンに対応するセグメントデータを転送す
るとともに、操作部側では、前記セグメントデータを受
け取る毎に、下位アドレスをインクリメントし、これに
基づいて、ホスト側の前記ＲＡＭ内の表示データを操作
部の表示ＲＡＭに転送することを特徴とする表示データ
転送方式によって達成される。

【０００５】

【作用】本発明に係る表示データ転送方式においては、
ＬＣＤ表示装置の如く、ビットマップデータを用いる表
示手段への表示データをホストから転送する際に、操作
部に設けた、表示データをビットマップ展開するととも
に、下位アドレスをセグメントに、上位アドレスをコモ
ンに対応させたＲＡＭに、データの先頭にアドレスデー
タと表示データを区別するヘッダを付加して、ＤＭＡに
より同期クロックとデータの２本のインタフェイスを用
いて順次転送するようにしたので、ＭＰＵの負荷を減ら
し、また、インタフェイスを減らすことが可能な表示デ
ータ転送が実現できるものである。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１に、本発明の一実施例に係るシステム
のブロック構成を示す。図１の右側がホスト側、左側が
操作部を示しており、ホスト側は、ＭＰＵ１，ＲＡＭ
２，ＤＭＡコントローラ(ＤＭＡＣ)３，アドレス用レジ
スタ４，マルチプレクサ５およびパラレル／シリアル
(Ｐ／Ｓ)変換レジスタ６から構成される。また、一方、
操作部は、表示用ＲＡＭ７，タイミングコントローラ
８，表示コントローラ９，ＬＣＤ(Ｌiquid Ｃristal Ｄ
isplay:液晶)ドライバ１０，ＬＣＤパネル１１，ＬＥＤ
(Ｌight Ｅmitted Ｄiode)データラッチ１２，ＬＥＤド
ライバ１３，ＬＥＤ１４およびシリアル／パラレル(Ｓ
／Ｐ)変換レジスタ１５から構成される。なお、１６，
１７は内部バスを示している。本実施例に係るシステム
の特徴は、後述する如く、ホスト側と操作部とのインタ
フェイスを、同期クロックとデータの２本で行うことに
ある。

【０００７】ここでは、上述の表示用ＲＡＭの構成を、
６４(コモン)×２４０(セグメント)表示とする場合を例
として説明する(図２(ａ)参照)。すなわち、図２(ａ)に
おいて、下位５ビット(Ａ０〜Ａ４)をセグメント(３０
×８＝２４０)、上位６ビット(Ａ５〜Ａ１０)をコモン
に対応させて、ビットマップに展開させている。ホスト
−操作部間のデータはアドレスデータと表示データの２
種類があり、これらを区別するために、データの前にヘ
ッダ(０：アドレス、１：表示データ)を付加する。デー
タはＤＭＡにより、パラレル／シリアル変換されて出力
される。なお、転送は、上述の如く、アドレスデータと
３０バイトの表示データの計３１回が一つのサイクルと
して行われる(図３(ａ),(ｂ)参照)。これらの転送は、
ホスト側のＤＭＡコントローラ３によりＤＭＡでパラレ
ル／シリアル変換されて行われる。

【０００８】以下、上述の如く構成された本実施例の動
作を説明する。なお、図示されていないが、ホスト側の
ＲＡＭ２の一部のエリアには、表示データがビットマッ
プに展開されてストアされている。図４に、ホスト側の
動作フロー図を示す。まず、ＭＰＵ１は、今回転送する
コモンラインに対応する表示用ＲＡＭ７のアドレス(Ａ
５〜Ａ１０)をアドレス用レジスタ４にセットする(ステ
ップ31)。次に、転送するＲＡＭ領域(上述の表示データ
の領域)をＤＭＡコントローラ３にセットして、ＤＭＡ
をスタートする(ステップ32)。ＤＭＡは、シリアル転送
が保証される時間毎に発生する。ＤＭＡコントローラ３
は、初めに、マルチプレクサ５でアドレス用レジスタ４
を選択し、Ｐ／Ｓ変換レジスタ６，Ｓ／Ｐ変換レジスタ
１５を介してアドレス用レジスタ４にセットしたアドレ
スデータを操作部に転送する(ステップ33)。次からのＤ
ＭＡでは、ＤＭＡコントローラ３にセットされた表示デ
ータ領域を、セグメント１〜８,９〜１６,・・・・・,２３３
〜２４０と、３０バイト分のデータを転送する(ステッ
プ34〜40)。

【０００９】図５に、操作側の動作フロー図を示す。操
作部では、動作のイニシュライズは、アドレスデータの
受信で行われる。アドレスデータが転送されてくる(ス
テップ41)と、そのデータを表示用ＲＡＭの上位アドレ
ス(Ａ５〜Ａ１０)にセットするとともに、下位アドレス
(Ａ０〜Ａ４)をクリアする(ステップ42)。次に転送され
てくる表示データは、表示用ＲＡＭ７にストアされる
が、下位アドレス(Ａ０〜Ａ４)は転送されてくる毎にイ
ンクリメントされる(ステップ43)。すなわち、初めのデ
ータ(セグメント１〜８)は下位アドレス(００)Ｈに、次
のデータ(セグメント９〜１６)は下位アドレス(０１)Ｈ
に、というようにセットされる。このようにして、ホス
ト側から転送されてくるデータは、下位アドレスで(０
０)Ｈ〜(１Ｄ)Ｈにストアされていく。上記実施例によ
れば、アドレスとデータの選択的なＤＭＡを実現したこ
とにより、ＭＰＵの負荷を小さくすることが可能になる
という効果が得られる。より詳細には、１回のアドレス
セットにより表示用ＲＡＭへの１ライン分の書き込みが
可能となり、ＭＰＵの負荷を小さくすることができ、ま
た、アドレスとデータにヘッダを付加して、共通のシリ
アル信号で転送するようにしたことから、インタフェイ
スの信号本数を減らすことができる。

【００１０】図２(ｂ)は、本発明の他の実施例を示すも
のである。この実施例では、上述の表示用ＲＡＭ７の構
成を、６４(コモン)×２４０＋α(セグメント)表示とし
て、ＬＣＤ表示データに加えて、ＬＥＤ表示データをも
同様に転送するものである。ここでは、ＬＣＤ表示デー
タの領域に続けてＬＥＤ表示データを、全く同様に転送
することが可能である。ＬＣＤ，ＬＥＤへの各表示は、
表示用ＲＡＭ７からの読み出しを選択的に行うことによ
り実現可能である。動作フロー図としては、図４の最下
部に追記されているステップ50の、ＬＥＤデータの頻送
ステップが加わるのみである。本実施例によれば、前述
の実施例の効果に加えて、ＬＥＤ表示データをも、ＭＰ
Ｕの負荷を殆んど増すことなく転送できるという効果が
得られる。なお、上述の各実施例は本発明の一例を示す
ものであり、本発明はこれに限定されるべきものではな
いことは言うまでもないことである。例えば、ＬＣＤ表
示はビットマップデータを用いる表示を代表するもので
あり、ＬＣＤ表示はコードデータを用いる表示を代表す
るものであり、それぞれ、他の表示手段を含むものと考
えられる。

【００１１】

【発明の効果】以上、詳細に説明した如く、本発明によ
れば、ＭＰＵの負荷を小さくするとともに、ＭＰＵ側と
操作部との間のインタフェイスを減らすことが可能な表
示データ転送方式を実現できるという顕著な効果を奏す
るものである。

【００１２】

【図面の簡単な説明】

【図１】本発明の一実施例に係るシステムのブロック構
成を示す図である。

【図２】実施例における、表示用ＲＡＭの構成を示す図
である。

【図３】実施例における、転送データの構成を示す図で
ある。

【図４】実施例における、ホスト側の動作フロー図であ
る。

【図５】実施例における、操作側の動作フロー図であ
る。

【符号の説明】

１：ＭＰＵ、２：ＲＡＭ、３：ＤＭＡコントローラ(Ｄ
ＭＡＣ)、４：アドレス用レジスタ、５：マルチプレク
サ、６：パラレル／シリアル変換レジスタ、７：表示用
ＲＡＭ、８：タイミングコントローラ、９：表示コント
ローラ、１０：ＬＣＤドライバ、１１：ＬＣＤパネル、
１２：ＬＥＤデータラッチ、１３：ＬＥＤドライバ、１
４：ＬＥＤ、１５：シリアル／パラレル変換レジスタ、
１６および１７：内部バス。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ビットマップデータを用いる表示手段を
   有する操作部とホストとの間の表示データの転送方式に
   おいて、前記操作部に、表示データをビットマップ展開
   するとともに、下位アドレスをセグメントに、上位アド
   レスをコモンに対応させたＲＡＭを、また、ホスト側に
   は、コモン選択のためのアドレス用レジスタ，表示用デ
   ータを格納するためのＲＡＭを持たせて、ダイレクトメ
   モリアクセス(ＤＭＡ)により、前記アドレス用レジスタ
   から操作部に、初めにコモン選択用アドレスを出力し、
   これに続いて、順次、前記コモンに対応するセグメント
   データを転送するとともに、操作部側では、前記セグメ
   ントデータを受け取る毎に、下位アドレスをインクリメ
   ントし、これに基づいて、ホスト側の前記ＲＡＭ内の表
   示データを操作部の表示ＲＡＭに転送することを特徴と
   する表示データ転送方式。
2. 【請求項２】 ビットマップデータを用いる表示手段と
   コードデータを用いる表示手段とを有する操作部とホス
   トとの間の表示データの転送方式において、前記操作部
   に、表示データをビットマップ展開するとともに、下位
   アドレスをセグメントに、上位アドレスをコモンに対応
   させ、また、コードデータを前記ビットマップ展開デー
   タに後に付加して格納するＲＡＭを、また、ホスト側に
   は、コモン選択のためのアドレス用レジスタ，表示用デ
   ータを格納するためのＲＡＭを持たせて、ダイレクトメ
   モリアクセス(ＤＭＡ)により、前記アドレス用レジスタ
   から操作部に、初めにコモン選択用アドレスを出力し、
   これに続いて、順次、前記コモンに対応するセグメント
   データおよびコードデータを転送するとともに、操作部
   側では、前記セグメントデータを受け取る毎に、下位ア
   ドレスをインクリメントし、これに基づいて、ホスト側
   の前記ＲＡＭ内の表示データを操作部の表示ＲＡＭに転
   送することを特徴とする表示データ転送方式。
3. 【請求項３】 前記ビットマップデータを用いる表示手
   段がＬＣＤ表示装置であり、前記コードデータを用いる
   表示手段がＬＥＤ表示装置であることを特徴とする請求
   項２記載の表示データ転送方式。