JPH05218205A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05218205A JPH05218205A JP4019614A JP1961492A JPH05218205A JP H05218205 A JPH05218205 A JP H05218205A JP 4019614 A JP4019614 A JP 4019614A JP 1961492 A JP1961492 A JP 1961492A JP H05218205 A JPH05218205 A JP H05218205A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- fuse
- window
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 レーザ切断方式のヒューズ部を備えた冗長回
路を有する半導体装置の製造方法に関し、製造工程を簡
略化し製造手番の短縮を図ることを目的とする。 【構成】 ヒューズ部を含む冗長回路配線層上に層間絶
縁膜を介し且つヒューズ部上を避けてボンディングパッ
ドを有する配線を形成し、該ボンディングパッドを有す
る配線層上に表面保護絶縁膜を形成した後、ボンディン
グパッドの上部とヒューズ部の上部にエッチング用開孔
を有するマスク膜を表面保護絶縁膜上に形成して該表面
保護絶縁膜のドライエッチングを行い、ボンディングパ
ッド面が露出した時点で該ヒューズ部上の表面保護絶縁
膜のエッチング終点を検出し、更に引き続いて同一マス
クを介し所定のオーバエッチングを行うことにより、ヒ
ューズ部上の層間絶縁膜に該ヒューズ部との間に所定の
厚さの該層間絶縁膜を残す未貫通のヒューズ切断用開孔
を形成する工程を有するように構成する。
路を有する半導体装置の製造方法に関し、製造工程を簡
略化し製造手番の短縮を図ることを目的とする。 【構成】 ヒューズ部を含む冗長回路配線層上に層間絶
縁膜を介し且つヒューズ部上を避けてボンディングパッ
ドを有する配線を形成し、該ボンディングパッドを有す
る配線層上に表面保護絶縁膜を形成した後、ボンディン
グパッドの上部とヒューズ部の上部にエッチング用開孔
を有するマスク膜を表面保護絶縁膜上に形成して該表面
保護絶縁膜のドライエッチングを行い、ボンディングパ
ッド面が露出した時点で該ヒューズ部上の表面保護絶縁
膜のエッチング終点を検出し、更に引き続いて同一マス
クを介し所定のオーバエッチングを行うことにより、ヒ
ューズ部上の層間絶縁膜に該ヒューズ部との間に所定の
厚さの該層間絶縁膜を残す未貫通のヒューズ切断用開孔
を形成する工程を有するように構成する。
Description
【０００１】
【産業上の利用分野】本発明はレーザ切断方式のヒュー
ズ部を備えた冗長回路を有する半導体装置の製造方法に
関する。
ズ部を備えた冗長回路を有する半導体装置の製造方法に
関する。
【０００２】レーザ切断方式のヒューズ部を備えた冗長
回路を有する半導体装置においては、回路の上部を覆う
絶縁膜のヒューズ部の上部領域に、レーザによるヒュー
ズの切断効率を高めるためにヒューズ切断用の開孔が設
けられるが、このヒューズ切断用開孔は、ヒューズの切
断を確実にすると同時に半導体装置の耐湿性を確保する
目的のために底部に所定の厚さの絶縁膜を残した未貫通
の開孔であることが要求される。
回路を有する半導体装置においては、回路の上部を覆う
絶縁膜のヒューズ部の上部領域に、レーザによるヒュー
ズの切断効率を高めるためにヒューズ切断用の開孔が設
けられるが、このヒューズ切断用開孔は、ヒューズの切
断を確実にすると同時に半導体装置の耐湿性を確保する
目的のために底部に所定の厚さの絶縁膜を残した未貫通
の開孔であることが要求される。
【０００３】そのため、上記絶縁膜の未貫通の開孔を、
底部に残す絶縁膜の膜厚を精度良く制御し、且つ可能な
限り簡略な工程で形成できる製造方法が望まれる。
底部に残す絶縁膜の膜厚を精度良く制御し、且つ可能な
限り簡略な工程で形成できる製造方法が望まれる。
【０００４】
【従来の技術】従来のレーザ切断方式のヒューズを備え
た冗長回路を有する半導体装置の製造方法において、冗
長回路配線のヒューズ部上に設けるヒューズ切断用開孔
は、図４(a) 〜(e) 及び図５(a) 〜(e) の工程断面図を
参照して以下に示すような方法により形成されていた。
た冗長回路を有する半導体装置の製造方法において、冗
長回路配線のヒューズ部上に設けるヒューズ切断用開孔
は、図４(a) 〜(e) 及び図５(a) 〜(e) の工程断面図を
参照して以下に示すような方法により形成されていた。
【０００５】図４(a) 参照 即ち、下層の絶縁膜51上に例えば同層のポリシリコン(S
i)膜により、ヒューズ部52F を有する冗長回路配線及び
パッドパターン52P を有する主回路配線を形成する。
i)膜により、ヒューズ部52F を有する冗長回路配線及び
パッドパターン52P を有する主回路配線を形成する。
【０００６】図４(b) 参照 次いで、上記配線形成面上に、最終的にヒューズ部52F
上を覆う絶縁膜になる厚さ 0.2〜0.5 μｍ程度の第１の
層間絶縁膜53A を形成し、次いでその上にアルミニウム
(Al)若しくはその合金等の配線材料からなる厚さ 200〜
500 Å程度のエッチングストッパ膜54を形成する。
上を覆う絶縁膜になる厚さ 0.2〜0.5 μｍ程度の第１の
層間絶縁膜53A を形成し、次いでその上にアルミニウム
(Al)若しくはその合金等の配線材料からなる厚さ 200〜
500 Å程度のエッチングストッパ膜54を形成する。
【０００７】図４(c) 参照 次いで、フォトエッチング手段により上記エッチングス
トッパ膜54をパターニングし、ヒューズ部52F の上部を
そのパターン52F よりも広い範囲で選択的に覆うエッチ
ングストッパ膜パターン54P を形成する。
トッパ膜54をパターニングし、ヒューズ部52F の上部を
そのパターン52F よりも広い範囲で選択的に覆うエッチ
ングストッパ膜パターン54P を形成する。
【０００８】図４(d) 参照 次いで、上記エッチングストッパ膜パターン54P 上を含
む第１の層間絶縁膜53A 上に、厚さ 0.8〜0.5 μｍ程度
の第２の層間絶縁膜53B を形成する。
む第１の層間絶縁膜53A 上に、厚さ 0.8〜0.5 μｍ程度
の第２の層間絶縁膜53B を形成する。
【０００９】なお、第２の層間絶縁膜53A と第２の層間
絶縁膜53B は、合わせて配線層間の層間絶縁膜53として
機能する。 図４(e) 参照 次いで、上記第２の層間絶縁膜53B 上に、前記パッドパ
ターン52P の上部領域に第１のエッチング窓56を有する
第１のマスク膜55を形成し、前記エッチング窓56を介し
選択エッチングを行って第２、第１の層間絶縁膜53B 、
53A にパッドコンタクト窓57を形成する。
絶縁膜53B は、合わせて配線層間の層間絶縁膜53として
機能する。 図４(e) 参照 次いで、上記第２の層間絶縁膜53B 上に、前記パッドパ
ターン52P の上部領域に第１のエッチング窓56を有する
第１のマスク膜55を形成し、前記エッチング窓56を介し
選択エッチングを行って第２、第１の層間絶縁膜53B 、
53A にパッドコンタクト窓57を形成する。
【００１０】図５(a) 参照 次いで、上記パッドコンタクト窓57上にAl若しくはその
合金等からなるボンディングパッド58を形成し、次いで
このボンディングパッド形成面上に厚さ 0.5〜１μｍ程
度の表面保護用絶縁膜（カバー絶縁膜）59を形成する。
合金等からなるボンディングパッド58を形成し、次いで
このボンディングパッド形成面上に厚さ 0.5〜１μｍ程
度の表面保護用絶縁膜（カバー絶縁膜）59を形成する。
【００１１】図５(b) 参照 次いで、上記表面保護用絶縁膜59上に、前記ボンディン
グパッド58上に第２のエッチング窓61を有する第２のマ
スク膜60を形成し、前記第２のエッチング窓61を介しそ
の下部の表面保護絶縁膜59を選択的に除去して、表面保
護用絶縁膜59にボンディング窓62を形成する。
グパッド58上に第２のエッチング窓61を有する第２のマ
スク膜60を形成し、前記第２のエッチング窓61を介しそ
の下部の表面保護絶縁膜59を選択的に除去して、表面保
護用絶縁膜59にボンディング窓62を形成する。
【００１２】図５(c) 参照 次いで前記表面保護絶縁膜59上に、前記ヒューズ部52F
の上部に第３のエッチング窓64を有する第３のマスク膜
63を形成し、次いで第３のエッチング窓64を介しその下
部の表面保護用絶縁膜59を選択的にエッチング除去し、
次いで更にその下部の第２の層間絶縁膜53B を、下部の
エッチングストッパ膜パターン54P が表出するまで選択
的にエッチング除去する。
の上部に第３のエッチング窓64を有する第３のマスク膜
63を形成し、次いで第３のエッチング窓64を介しその下
部の表面保護用絶縁膜59を選択的にエッチング除去し、
次いで更にその下部の第２の層間絶縁膜53B を、下部の
エッチングストッパ膜パターン54P が表出するまで選択
的にエッチング除去する。
【００１３】図５(d) 参照 次いで同じく第３のマスク膜63の第３のエッチング窓64
を介し、別のエッチングガスを用いてエッチングストッ
パ膜パターン54P の表出部を選択的にエッチング除去
し、ヒューズ部52F の被覆保護膜になる第１の層間絶縁
膜53A を表出させる。
を介し、別のエッチングガスを用いてエッチングストッ
パ膜パターン54P の表出部を選択的にエッチング除去
し、ヒューズ部52F の被覆保護膜になる第１の層間絶縁
膜53A を表出させる。
【００１４】図５(e) 参照 そして、上記第３のマスク膜63を除去することによっ
て、主回路配線に接続するボンディングパッド58上にワ
イヤボンディング用のボンディング窓62を有し、且つ冗
長回路配線のヒューズ部52F 上に、前記厚さ 0.2〜0.5
μｍ程度の第１の層間絶縁膜53A をヒューズ部52F との
間に有する未貫通のヒューズ切断用開孔65が形成されて
いた。
て、主回路配線に接続するボンディングパッド58上にワ
イヤボンディング用のボンディング窓62を有し、且つ冗
長回路配線のヒューズ部52F 上に、前記厚さ 0.2〜0.5
μｍ程度の第１の層間絶縁膜53A をヒューズ部52F との
間に有する未貫通のヒューズ切断用開孔65が形成されて
いた。
【００１５】
【発明が解決しようとする課題】しかし上記従来の方法
においては、工程説明で述べたように未貫通のヒューズ
切断用開孔65を形成するために、その上部の層間絶縁膜
を53A と53B との２層に分け、更にその中間にエッチン
グストッパ膜54を形成する工程及びそれをパターニング
する工程が含まれ、且つまたボンディング窓62とヒュー
ズ切断用開孔65の開口に別のマスクを用いること等によ
り、工程が複雑になり製造手番が長引くという問題があ
った。
においては、工程説明で述べたように未貫通のヒューズ
切断用開孔65を形成するために、その上部の層間絶縁膜
を53A と53B との２層に分け、更にその中間にエッチン
グストッパ膜54を形成する工程及びそれをパターニング
する工程が含まれ、且つまたボンディング窓62とヒュー
ズ切断用開孔65の開口に別のマスクを用いること等によ
り、工程が複雑になり製造手番が長引くという問題があ
った。
【００１６】そこで本発明は、製造工程を簡略化し、製
造手番の短縮を図ることを目的とする。
造手番の短縮を図ることを目的とする。
【００１７】
【課題を解決するための手段】上記課題の解決は、レー
ザ切断方式のヒューズ部を備えた冗長回路を有する半導
体装置の製造方法において、該ヒューズ部を含む冗長回
路配線層上に一層若しくは複数層の層間絶縁膜を介し且
つ該ヒューズ部上を避けてボンディングパッドを有する
配線を形成し、該ボンディングパッドを有する配線層上
に表面保護絶縁膜を形成した後、該ボンディングパッド
の上部と該ヒューズ部の上部にエッチング用開孔を有す
るマスク膜を該表面保護絶縁膜上に形成して該表面保護
絶縁膜のドライエッチングを行い、該ボンディングパッ
ド面が露出した時点で該ヒューズ部上の表面保護絶縁膜
のエッチング終点を検出し、更に引き続いて同一マスク
を介し所定のオーバエッチングを行うことにより、該ヒ
ューズ部上の層間絶縁膜に該ヒューズ部との間に所定の
厚さの該層間絶縁膜を残す未貫通のヒューズ切断用開孔
を形成する工程を有する本発明による半導体装置の製造
方法によって達成される。
ザ切断方式のヒューズ部を備えた冗長回路を有する半導
体装置の製造方法において、該ヒューズ部を含む冗長回
路配線層上に一層若しくは複数層の層間絶縁膜を介し且
つ該ヒューズ部上を避けてボンディングパッドを有する
配線を形成し、該ボンディングパッドを有する配線層上
に表面保護絶縁膜を形成した後、該ボンディングパッド
の上部と該ヒューズ部の上部にエッチング用開孔を有す
るマスク膜を該表面保護絶縁膜上に形成して該表面保護
絶縁膜のドライエッチングを行い、該ボンディングパッ
ド面が露出した時点で該ヒューズ部上の表面保護絶縁膜
のエッチング終点を検出し、更に引き続いて同一マスク
を介し所定のオーバエッチングを行うことにより、該ヒ
ューズ部上の層間絶縁膜に該ヒューズ部との間に所定の
厚さの該層間絶縁膜を残す未貫通のヒューズ切断用開孔
を形成する工程を有する本発明による半導体装置の製造
方法によって達成される。
【００１８】
【作用】図１(a) 〜(d) は本発明の原理説明用工程断面
図である。図において、１は下層の絶縁膜、２は上部か
ら２層目の配線層、2Fは冗長回路のヒューズ部、2Pは主
たる配線層のパッドパターン、３は層間絶縁膜、４はパ
ッドコンタクト窓、５は最上層の配線層、5Bはボンディ
ングパッド、６は表面保護絶縁膜、７はエッチングマス
ク、8Aは第１のエッチング窓、8Bは第２のエッチング
窓、９はボンディング窓、10はヒューズ切断用開孔を示
す。
図である。図において、１は下層の絶縁膜、２は上部か
ら２層目の配線層、2Fは冗長回路のヒューズ部、2Pは主
たる配線層のパッドパターン、３は層間絶縁膜、４はパ
ッドコンタクト窓、５は最上層の配線層、5Bはボンディ
ングパッド、６は表面保護絶縁膜、７はエッチングマス
ク、8Aは第１のエッチング窓、8Bは第２のエッチング
窓、９はボンディング窓、10はヒューズ切断用開孔を示
す。
【００１９】本発明の方法においては、同図(a) に示す
ように、例えば冗長回路のヒューズ部2Fを上部から２層
目の配線層２で形成し、且つヒューズ部2Fと最上層のボ
ンディングパッド5Bを有する配線層５との間は層間絶縁
膜３のみで絶縁された構成とし、同図(b) に示すよう
に、最上層配線層５上を覆う表面保護絶縁膜（カバー絶
縁膜）６に前記ボンディングパッド5Bを表出するボンデ
ィング窓を形成する際に用いるエッチングマスク７に、
ボンディング窓形成用の第１のエッチング窓8Aに加えて
ヒューズ切断用開孔を形成するための第２のエッチング
窓8Bを設け、このエッチングマスクのエッチング窓8A及
び8Bを介してエッチングを行い、同図(c)に示すよう
に、ボンディングパッド5B面が表出した時点即ちボンデ
ィング窓９が開口した時点で表面保護絶縁膜６のエッチ
ング終点を検出する。そして同図(d)に示すように、更
にその儘のマスク７を用い第２のエッチング窓8Bを介し
て、予め求められたエッチングレートに基づいて所定の
オーバエッチングを行い、ヒューズ部2F上の層間絶縁膜
３に、ヒューズ部2Fとの間に所定の厚さの層間絶縁膜の
残膜３′を有する未貫通のヒューズ切断用開孔10を形成
するものである。
ように、例えば冗長回路のヒューズ部2Fを上部から２層
目の配線層２で形成し、且つヒューズ部2Fと最上層のボ
ンディングパッド5Bを有する配線層５との間は層間絶縁
膜３のみで絶縁された構成とし、同図(b) に示すよう
に、最上層配線層５上を覆う表面保護絶縁膜（カバー絶
縁膜）６に前記ボンディングパッド5Bを表出するボンデ
ィング窓を形成する際に用いるエッチングマスク７に、
ボンディング窓形成用の第１のエッチング窓8Aに加えて
ヒューズ切断用開孔を形成するための第２のエッチング
窓8Bを設け、このエッチングマスクのエッチング窓8A及
び8Bを介してエッチングを行い、同図(c)に示すよう
に、ボンディングパッド5B面が表出した時点即ちボンデ
ィング窓９が開口した時点で表面保護絶縁膜６のエッチ
ング終点を検出する。そして同図(d)に示すように、更
にその儘のマスク７を用い第２のエッチング窓8Bを介し
て、予め求められたエッチングレートに基づいて所定の
オーバエッチングを行い、ヒューズ部2F上の層間絶縁膜
３に、ヒューズ部2Fとの間に所定の厚さの層間絶縁膜の
残膜３′を有する未貫通のヒューズ切断用開孔10を形成
するものである。
【００２０】このようにすることにより、ヒューズ切断
用開孔形成に際してのエッチングストッパ膜パターンの
形成は不要になり、且つまたボンディング窓の形成とヒ
ューズ切断用開孔の形成とを、同じエッチングマスクを
用い同一のエッチング工程で同時に行なえるようになる
ので、製造工程は従来に比べ大幅に簡略化され、製造手
番の短縮が図れる。
用開孔形成に際してのエッチングストッパ膜パターンの
形成は不要になり、且つまたボンディング窓の形成とヒ
ューズ切断用開孔の形成とを、同じエッチングマスクを
用い同一のエッチング工程で同時に行なえるようになる
ので、製造工程は従来に比べ大幅に簡略化され、製造手
番の短縮が図れる。
【００２１】
【実施例】以下本発明を一実施例について、図２(a) 〜
(e) 及び図３(a) 〜(c) に示す工程断面図を参照して具
体的に説明する。
(e) 及び図３(a) 〜(c) に示す工程断面図を参照して具
体的に説明する。
【００２２】図２(a) 参照 本発明の方法によりレーザ切断を行う冗長回路を具備す
る半導体装置のヒューズ切断用開孔を形成するに際して
は、従来通り例えば上部から２層目のポリシリコン配線
層２により冗長回路のヒューズ部2Fと主回路配線のパッ
ドパターン2Pを形成する。なお図中、１は下層の配線層
を示す。
る半導体装置のヒューズ切断用開孔を形成するに際して
は、従来通り例えば上部から２層目のポリシリコン配線
層２により冗長回路のヒューズ部2Fと主回路配線のパッ
ドパターン2Pを形成する。なお図中、１は下層の配線層
を示す。
【００２３】図２(b) 参照 次いで本発明の方法においては、上記ヒューズ部2F及び
パッドパターン2Pの配設面上に燐珪酸ガラス（ＰＳＧ）
等よりなる単層構造の厚さ１〜1.5 μｍ程度の層間絶縁
膜３を形成する。
パッドパターン2Pの配設面上に燐珪酸ガラス（ＰＳＧ）
等よりなる単層構造の厚さ１〜1.5 μｍ程度の層間絶縁
膜３を形成する。
【００２４】図２(c) 参照 次いで従来通り通常のフォトリソグラフィ技術により、
上記層間絶縁膜３にパッドコンタクト窓４を形成し、従
来通りスパッタ及びパターニングの工程を経て、上記パ
ッドコンタクト窓４上にアルミニウム(Al)若しくはその
合金等からなる厚さ１〜２μｍ程度のボンディングパッ
ド５を形成する。
上記層間絶縁膜３にパッドコンタクト窓４を形成し、従
来通りスパッタ及びパターニングの工程を経て、上記パ
ッドコンタクト窓４上にアルミニウム(Al)若しくはその
合金等からなる厚さ１〜２μｍ程度のボンディングパッ
ド５を形成する。
【００２５】図２(d) 参照 次いで従来通り上記ボンディングパッド５形成面上に気
相成長（ＣＶＤ）法により、例えばＰＳＧ膜と窒化シリ
コン(Si3N4）膜とからなる厚さ１〜1.5 μｍ程度の表面
保護絶縁膜（カバー絶縁膜）６を形成する。
相成長（ＣＶＤ）法により、例えばＰＳＧ膜と窒化シリ
コン(Si3N4）膜とからなる厚さ１〜1.5 μｍ程度の表面
保護絶縁膜（カバー絶縁膜）６を形成する。
【００２６】図２(e) 参照 次いで本発明の方法においては、上記表面保護絶縁膜６
上に、前記ボンディングパッド５の上部にボンディング
窓形成用の第１のエッチング窓8Aを有し、且つ前記ヒュ
ーズ部2Fの上部にヒューズ切断用開孔形成用の第２のエ
ッチング窓8Bを有するレジストマスク７を形成する。
上に、前記ボンディングパッド５の上部にボンディング
窓形成用の第１のエッチング窓8Aを有し、且つ前記ヒュ
ーズ部2Fの上部にヒューズ切断用開孔形成用の第２のエ
ッチング窓8Bを有するレジストマスク７を形成する。
【００２７】図３(a) 参照 次いで本発明の方法においては、上記レジストマスク７
のエッチング窓8A及び8Bを介し、弗素系のガスによるリ
アクティブイオンエッチング（ＲＩＥ）処理を行う。そ
して通常の終点検出手段によりボンディングパッド5Bが
表出しボンディング窓９が開口した時点を終点として検
出する。この時点で、第２のエッチング窓8Bの下部の表
面保護絶縁膜６はほぼ完全に除去される。
のエッチング窓8A及び8Bを介し、弗素系のガスによるリ
アクティブイオンエッチング（ＲＩＥ）処理を行う。そ
して通常の終点検出手段によりボンディングパッド5Bが
表出しボンディング窓９が開口した時点を終点として検
出する。この時点で、第２のエッチング窓8Bの下部の表
面保護絶縁膜６はほぼ完全に除去される。
【００２８】図３(b) 参照 次いで本発明の方法においては更に引き続いて同じマス
ク７と同じエッチングガスを用い、予め求められたエッ
チングレートに基づいて所定の時間オーバエッチングを
行い、第２のエッチング窓8Bの下部の層間絶縁膜３を例
えば 0.5〜１μｍ程度エッチング除去し、ヒューズ部2F
上に厚さ 0.5μｍ程度の層間絶縁膜の残膜３′を有する
未貫通のヒューズ切断用開孔10を形成する。なお、この
オーバエッチングにおいて、第１のエッチング窓8Aの下
部は、ボンディングパッド５がストッパになるのでエッ
チングされることがない。
ク７と同じエッチングガスを用い、予め求められたエッ
チングレートに基づいて所定の時間オーバエッチングを
行い、第２のエッチング窓8Bの下部の層間絶縁膜３を例
えば 0.5〜１μｍ程度エッチング除去し、ヒューズ部2F
上に厚さ 0.5μｍ程度の層間絶縁膜の残膜３′を有する
未貫通のヒューズ切断用開孔10を形成する。なお、この
オーバエッチングにおいて、第１のエッチング窓8Aの下
部は、ボンディングパッド５がストッパになるのでエッ
チングされることがない。
【００２９】なおまた、前記ヒューズ切断用開孔10下部
の層間絶縁膜の残膜３′の厚さは、0.3〜１μｍ程度が
適切である。 図３(c) 参照 次いでレジストマスクを除去し、本発明によるヒューズ
切断用開孔10の形成が完了する。
の層間絶縁膜の残膜３′の厚さは、0.3〜１μｍ程度が
適切である。 図３(c) 参照 次いでレジストマスクを除去し、本発明によるヒューズ
切断用開孔10の形成が完了する。
【００３０】なお上記実施例においては、冗長回路のヒ
ューズ部2Fをパッドパターン2Pと同層の上から２層目の
配線層（ポリシリコン配線層２）により形成する場合に
ついての本発明の適用について説明したが、本発明の適
用はヒューズ部が上から２層目以下の更に下層の配線層
によって形成される際にも同様に可能である。
ューズ部2Fをパッドパターン2Pと同層の上から２層目の
配線層（ポリシリコン配線層２）により形成する場合に
ついての本発明の適用について説明したが、本発明の適
用はヒューズ部が上から２層目以下の更に下層の配線層
によって形成される際にも同様に可能である。
【００３１】
【発明の効果】以上実施例により説明したように本発明
によれば、冗長回路のヒューズ切断用開孔を形成する際
に、ヒューズ部上にエッチングストッパ膜を中間に挟ん
だ多層構造の層間絶縁膜を形成する必要がなく、更にボ
ンディングパッドを表出させるボンディング窓の形成と
ヒューズ切断用開孔の形成とを、一体のエッチングマス
クを用い同一のエッチング工程で同時に行うことができ
る。従って、従来行われていた層間絶縁膜を２層に分け
る工程、エッチングストッパパターンを形成する工程、
ヒューズ切断用開孔形成用の専用エッチングマスクを形
成する工程等が省略されるので、工程が大幅に簡略化さ
れる。
によれば、冗長回路のヒューズ切断用開孔を形成する際
に、ヒューズ部上にエッチングストッパ膜を中間に挟ん
だ多層構造の層間絶縁膜を形成する必要がなく、更にボ
ンディングパッドを表出させるボンディング窓の形成と
ヒューズ切断用開孔の形成とを、一体のエッチングマス
クを用い同一のエッチング工程で同時に行うことができ
る。従って、従来行われていた層間絶縁膜を２層に分け
る工程、エッチングストッパパターンを形成する工程、
ヒューズ切断用開孔形成用の専用エッチングマスクを形
成する工程等が省略されるので、工程が大幅に簡略化さ
れる。
【００３２】以上本発明によれば、ヒューズ切断用開孔
の形成工程が大幅に簡略化されるので、レーザ切断方式
の冗長回路を有する半導体装置の製造工程の簡略化及び
それに伴う製造手番の短縮が図れる。
の形成工程が大幅に簡略化されるので、レーザ切断方式
の冗長回路を有する半導体装置の製造工程の簡略化及び
それに伴う製造手番の短縮が図れる。
【図１】 本発明の原理説明用工程断面図
【図２】 本発明の一実施例の工程断面図（その１）
【図３】 本発明の一実施例の工程断面図（その２）
【図４】 従来の方法の工程断面図（その１）
【図５】 従来の方法の工程断面図（その２）
１ 下層の絶縁膜 ２ 上部から２層目の配線層 2F ヒューズ部 2P パッドパターン ３ 層間絶縁膜 ３′層間絶縁膜の残膜 ４ パッドコンタクト窓 ５ 最上層の配線層 5B ボンディングパッド ６ 表面保護絶縁膜（カバー絶縁膜） ７ エッチングマスク（レジストマスク） 8A 第１のエッチング窓 8B 第２のエッチング窓 ９ ボンディング窓 10 ヒューズ切断用開孔
Claims (1)
- 【請求項１】 レーザ切断方式のヒューズ部を備えた冗
長回路を有する半導体装置の製造方法において、 該ヒューズ部を含む冗長回路配線層上に一層若しくは複
数層の層間絶縁膜を介し且つ該ヒューズ部上を避けてボ
ンディングパッドを有する配線を形成し、該ボンディン
グパッドを有する配線層上に表面保護絶縁膜を形成した
後、 該ボンディングパッドの上部と該ヒューズ部の上部にエ
ッチング用開孔を有するマスク膜を該表面保護絶縁膜上
に形成して該表面保護絶縁膜のドライエッチングを行
い、該ボンディングパッド面が露出した時点で該ヒュー
ズ部上の表面保護絶縁膜のエッチング終点を検出し、更
に引き続いて同一マスクを介し所定のオーバエッチング
を行うことにより、該ヒューズ部上の層間絶縁膜に該ヒ
ューズ部との間に所定の厚さの該層間絶縁膜を残す未貫
通のヒューズ切断用開孔を形成する工程を有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1961492A JP2929820B2 (ja) | 1992-02-05 | 1992-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1961492A JP2929820B2 (ja) | 1992-02-05 | 1992-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218205A true JPH05218205A (ja) | 1993-08-27 |
| JP2929820B2 JP2929820B2 (ja) | 1999-08-03 |
Family
ID=12004065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1961492A Expired - Fee Related JP2929820B2 (ja) | 1992-02-05 | 1992-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929820B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354644A (ja) * | 1998-05-11 | 1999-12-24 | Motorola Inc | 集積回路の製造方法 |
| JP2005197602A (ja) * | 2004-01-09 | 2005-07-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6989577B2 (en) | 2000-09-14 | 2006-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple insulation layers |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| CN110176429A (zh) * | 2019-04-08 | 2019-08-27 | 北海惠科光电技术有限公司 | 一种阵列基板的制作方法及阵列基板、显示面板 |
-
1992
- 1992-02-05 JP JP1961492A patent/JP2929820B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354644A (ja) * | 1998-05-11 | 1999-12-24 | Motorola Inc | 集積回路の製造方法 |
| US6989577B2 (en) | 2000-09-14 | 2006-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple insulation layers |
| US7268068B2 (en) | 2000-09-14 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2005197602A (ja) * | 2004-01-09 | 2005-07-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| CN110176429A (zh) * | 2019-04-08 | 2019-08-27 | 北海惠科光电技术有限公司 | 一种阵列基板的制作方法及阵列基板、显示面板 |
| CN110176429B (zh) * | 2019-04-08 | 2021-04-13 | 北海惠科光电技术有限公司 | 一种阵列基板的制作方法及阵列基板、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2929820B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JPH10223762A (ja) | 半導体装置及びその製造方法 | |
| JP3156765B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| JP2929820B2 (ja) | 半導体装置の製造方法 | |
| JP2845828B2 (ja) | 多層配線半導体装置とその製造方法 | |
| JPH0727908B2 (ja) | 半導体装置の製造方法 | |
| JP2001176976A (ja) | 半導体装置及びその製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JP4400087B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10261709A (ja) | 半導体装置の製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| KR950025870A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05226325A (ja) | 半導体装置 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH07240467A (ja) | 配線の形成方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05218022A (ja) | 微細パターンの形成方法 | |
| JPH0332026A (ja) | 半導体装置の製造方法 | |
| JPH0748492B2 (ja) | 多層配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |