JPH05218202A - 半導体素子のマスクデータ生成装置 - Google Patents
半導体素子のマスクデータ生成装置Info
- Publication number
- JPH05218202A JPH05218202A JP4022297A JP2229792A JPH05218202A JP H05218202 A JPH05218202 A JP H05218202A JP 4022297 A JP4022297 A JP 4022297A JP 2229792 A JP2229792 A JP 2229792A JP H05218202 A JPH05218202 A JP H05218202A
- Authority
- JP
- Japan
- Prior art keywords
- mask data
- parameter
- shape parameter
- shape
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路を構成するトラン
ジスタ、抵抗、容量、ダイオード等の基本素子デバイス
のマスクデータ生成法に関するもので、それを自動で高
速にかつ正確に生成することを目的とする。 【構成】 本発明のデバイスセル自動生成装置は、デバ
イス形状パラメータ入力手段１と、デバイス形状パラメ
ータ解析手段２と、その解析手段２がチェックしたパラ
メータ値と、装置が保持しているデザインルール値とを
組み合わせて、デバイスのマスクデータを自動生成する
手段３とを備えたものであり、半導体素子のマスクデー
タを高速かつ正確に生成することができる。
ジスタ、抵抗、容量、ダイオード等の基本素子デバイス
のマスクデータ生成法に関するもので、それを自動で高
速にかつ正確に生成することを目的とする。 【構成】 本発明のデバイスセル自動生成装置は、デバ
イス形状パラメータ入力手段１と、デバイス形状パラメ
ータ解析手段２と、その解析手段２がチェックしたパラ
メータ値と、装置が保持しているデザインルール値とを
組み合わせて、デバイスのマスクデータを自動生成する
手段３とを備えたものであり、半導体素子のマスクデー
タを高速かつ正確に生成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路を製造
する上の基となる、マスクデータ設計手段に関するもの
である。
する上の基となる、マスクデータ設計手段に関するもの
である。
【０００２】
【従来の技術】従来の技術は、例えばデジタイザなどの
図形入力装置を利用して、作業者がライトペン叉はマウ
スを操作して行っていた。
図形入力装置を利用して、作業者がライトペン叉はマウ
スを操作して行っていた。
【０００３】まず、作図するマスクの種類を指定し、次
に作図する図形の種類（例えば、多角形、矩形、円、線
分）を指定する。次に直接、座標を指定して、矩形等を
作成し、それらの図形を各々手作業で組み合わせて、マ
スクデータを作成していた。そして、異なるマスク毎に
上記作業を繰り返して、各マスク層毎に図形データを作
成し、その後全マスクデータを重ね合わせて、半導体デ
バイスセル・マスクデータを作成していた。しかしなが
ら、上記作業は、いちいちライトペン叉はマウス操作を
ともない、その操作ミスや座標指定ミスが発生しがちで
あった。また、各部の長さや幅が少しでも異なる場合
は、最初から図形を作画せねばならず、作業効率の面で
問題があった。
に作図する図形の種類（例えば、多角形、矩形、円、線
分）を指定する。次に直接、座標を指定して、矩形等を
作成し、それらの図形を各々手作業で組み合わせて、マ
スクデータを作成していた。そして、異なるマスク毎に
上記作業を繰り返して、各マスク層毎に図形データを作
成し、その後全マスクデータを重ね合わせて、半導体デ
バイスセル・マスクデータを作成していた。しかしなが
ら、上記作業は、いちいちライトペン叉はマウス操作を
ともない、その操作ミスや座標指定ミスが発生しがちで
あった。また、各部の長さや幅が少しでも異なる場合
は、最初から図形を作画せねばならず、作業効率の面で
問題があった。
【０００４】さらにマスクデータを作成後は、そのデー
タに対するデザイン・ルールチェックを行って設計ルー
ルを満たしているかどうか、を検査することが必要不可
欠であり、データの信頼性に不満が残った。
タに対するデザイン・ルールチェックを行って設計ルー
ルを満たしているかどうか、を検査することが必要不可
欠であり、データの信頼性に不満が残った。
【０００５】
【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、作業者がライトペン叉はマウスを使っ
て、全て手作業でマスクデータを作成していたため、作
成に非常に多くの時間が必要であり、かつ間違いが多い
という問題点を有していた。そのため、設計者はマスク
データの作成とそのデザイン・ルールチェック、及びル
ールエラー発生時の修正を行わねばならず、作業効率が
悪かった。
うな構成では、作業者がライトペン叉はマウスを使っ
て、全て手作業でマスクデータを作成していたため、作
成に非常に多くの時間が必要であり、かつ間違いが多い
という問題点を有していた。そのため、設計者はマスク
データの作成とそのデザイン・ルールチェック、及びル
ールエラー発生時の修正を行わねばならず、作業効率が
悪かった。
【０００６】本発明はかかる点に鑑み、自動的に、しか
も高度の信頼性をもって全てのデバイスセルを生成す
る、デバイスセル自動生成装置を提供することを目的と
する。
も高度の信頼性をもって全てのデバイスセルを生成す
る、デバイスセル自動生成装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体集積回路を構成する基本素子の種
類及び形状パラメータ入力手段と、前記素子形状パラメ
ータ解析手段と前記素子マスクデータ自動発生手段とを
備え、前記パラメータ入力手段は、前記素子の形状に関
する項目を順次入力させるための、形状パラメータフォ
ーマットを表示し、前記パラメータ解析手段は、前記形
状パラメータフォーマットを用いて入力されたパラメー
タ値が、妥当かどうかを、パラメータ値単独及び他のパ
ラメータ値との組合せでチェックし、前記マスクデータ
自動発生手段は、前記形状パラメータフォーマットを用
いて入力されたパラメータ値を、前記形状パラメータ解
析手段を用いてチェックした後のパラメータ値を用い
て、自動的に前記素子のコンポジット・マスクデータを
生成することを特徴とする、半導体素子のマスクデータ
生成装置。
に、本発明は、半導体集積回路を構成する基本素子の種
類及び形状パラメータ入力手段と、前記素子形状パラメ
ータ解析手段と前記素子マスクデータ自動発生手段とを
備え、前記パラメータ入力手段は、前記素子の形状に関
する項目を順次入力させるための、形状パラメータフォ
ーマットを表示し、前記パラメータ解析手段は、前記形
状パラメータフォーマットを用いて入力されたパラメー
タ値が、妥当かどうかを、パラメータ値単独及び他のパ
ラメータ値との組合せでチェックし、前記マスクデータ
自動発生手段は、前記形状パラメータフォーマットを用
いて入力されたパラメータ値を、前記形状パラメータ解
析手段を用いてチェックした後のパラメータ値を用い
て、自動的に前記素子のコンポジット・マスクデータを
生成することを特徴とする、半導体素子のマスクデータ
生成装置。
【０００８】
【作用】本発明は前記の構成により、半導体素子のマス
クデータを高速にかつ正確に生成することができる。
クデータを高速にかつ正確に生成することができる。
【０００９】
【実施例】図１は、本発明の実施例におけるデバイスセ
ル自動生成装置の構成を示すブロック図であり、デバイ
ス（基本素子）・タイプ（種類、例えば、トランジス
タ、抵抗、ダイオードなど）及びデバイス形状パラメー
タ入力手段１と、デバイス形状パラメータ解析手段２
と、デバイス・マスクデータ自動発生手段３から構成さ
れる。
ル自動生成装置の構成を示すブロック図であり、デバイ
ス（基本素子）・タイプ（種類、例えば、トランジス
タ、抵抗、ダイオードなど）及びデバイス形状パラメー
タ入力手段１と、デバイス形状パラメータ解析手段２
と、デバイス・マスクデータ自動発生手段３から構成さ
れる。
【００１０】図２は、デバイス形状パラメータ入力手段
１の具体的な動作を示すフローチャートである。
１の具体的な動作を示すフローチャートである。
【００１１】本発明は、例えば、米国ケイデンス社の半
導体マスク設計検証システムであるＥｄｇｅシステムを
構成するソフトウェア・ツールの一つであるフレームワ
ークシステムと、フレームワーク言語を使用して実施す
ることができる。そして、本発明はＥｄｇｅシステムを
構成するマスク図エディタ上で利用される。
導体マスク設計検証システムであるＥｄｇｅシステムを
構成するソフトウェア・ツールの一つであるフレームワ
ークシステムと、フレームワーク言語を使用して実施す
ることができる。そして、本発明はＥｄｇｅシステムを
構成するマスク図エディタ上で利用される。
【００１２】まず、Ｅｄｇｅシステムのマスク図エディ
タ上で、形状パラメータ値入力画面を表示して、デバイ
スセルのサイズなどの形状パラメータ値を指定する。そ
して、基本的デザイン・ルールを満たすように、デザイ
ンルール変数を初期値化する。
タ上で、形状パラメータ値入力画面を表示して、デバイ
スセルのサイズなどの形状パラメータ値を指定する。そ
して、基本的デザイン・ルールを満たすように、デザイ
ンルール変数を初期値化する。
【００１３】図３は、デバイス形状パラメータ解析手段
２の動作を示すフローチャートである。入力されたデバ
イスパラメータ値の妥当性をチェックして、デザイン・
ルール変数と入力されたパラメータ値を合成して、作画
に必要な他の全ての座標データ値を自動生成する。そし
て、その後の工程に渡す。
２の動作を示すフローチャートである。入力されたデバ
イスパラメータ値の妥当性をチェックして、デザイン・
ルール変数と入力されたパラメータ値を合成して、作画
に必要な他の全ての座標データ値を自動生成する。そし
て、その後の工程に渡す。
【００１４】図４は、デバイスマスクデータ自動発成手
段３のフローチャートである。前工程までで作成された
座標データ値を使って、デバイスのマスクデータを自動
的に描画生成する。
段３のフローチャートである。前工程までで作成された
座標データ値を使って、デバイスのマスクデータを自動
的に描画生成する。
【００１５】以上のように構成されたこの実施例のデバ
イスセル自動生成装置において、図１に示すフローチャ
ートにより、以下その動作を説明する。
イスセル自動生成装置において、図１に示すフローチャ
ートにより、以下その動作を説明する。
【００１６】まず、作成したいデバイスのタイプを指定
すると、デバイス形状パラメータ入力手段１によって、
そのデバイスに応じた形状パラメータ値入力画面が表示
される。例えば、抵抗の場合は、作図原点のＸ，Ｙ座標
値入力部分と、抵抗値と、シート抵抗値と、抵抗の幅
と、抵抗の長さの入力指定を促す、形状パラメータ値入
力画面が表示される。
すると、デバイス形状パラメータ入力手段１によって、
そのデバイスに応じた形状パラメータ値入力画面が表示
される。例えば、抵抗の場合は、作図原点のＸ，Ｙ座標
値入力部分と、抵抗値と、シート抵抗値と、抵抗の幅
と、抵抗の長さの入力指定を促す、形状パラメータ値入
力画面が表示される。
【００１７】ここで、入力されたデバイス形状パラメー
タ値は、デバイス形状パラメータ解析手段２に入力さ
れ、そのパラメータ値がチェックされる。そして、妥当
ならば装置内の変数に格納され、次のデバイス・マスク
データ自動発生手段３に引き継がれる。デバイスマスク
データ自動発生手段３は、手段１のデータを基にして各
デバイスに合ったマスクデータを、マスク生成手段４に
よって、作成する。
タ値は、デバイス形状パラメータ解析手段２に入力さ
れ、そのパラメータ値がチェックされる。そして、妥当
ならば装置内の変数に格納され、次のデバイス・マスク
データ自動発生手段３に引き継がれる。デバイスマスク
データ自動発生手段３は、手段１のデータを基にして各
デバイスに合ったマスクデータを、マスク生成手段４に
よって、作成する。
【００１８】この実施例のデバイスセル自動生成装置を
ソフトウェアで実現し、その実行処理時間を、従来の人
手で行う場合の処理時間と比較した。その測定結果を
（表１）に示す。
ソフトウェアで実現し、その実行処理時間を、従来の人
手で行う場合の処理時間と比較した。その測定結果を
（表１）に示す。
【００１９】
【表１】
【００２０】このように高速処理が可能で、かつ正確な
処理が実現できる。
処理が実現できる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
デバイスの基本パラメータ値を指定するのみで、そのマ
スクデータが高速にかつ正確に生成できる。また、本発
明はテクノロジーを問わずトランジスタ、抵抗、ダイオ
ード等の基本素子のマスクデータの自動生成が可能にな
り、全ての半導体デバイス・セルの自動生成に適用で
き、半導体装置の設計、製造に寄与するものである。
デバイスの基本パラメータ値を指定するのみで、そのマ
スクデータが高速にかつ正確に生成できる。また、本発
明はテクノロジーを問わずトランジスタ、抵抗、ダイオ
ード等の基本素子のマスクデータの自動生成が可能にな
り、全ての半導体デバイス・セルの自動生成に適用で
き、半導体装置の設計、製造に寄与するものである。
【図１】本発明の一実施例におけるデバイスセル自動発
生装置のブロック図
生装置のブロック図
【図２】同実施例におけるデバイス形状パラメータ入力
手段の詳細な動作を示すフローチャート
手段の詳細な動作を示すフローチャート
【図３】同実施例におけるデバイス形状パラメータ解析
手段の詳細な動作を示すフローチャート
手段の詳細な動作を示すフローチャート
【図４】同実施例におけるデバイスマスクデータ自動発
生手段の詳細な動作を示すフローチャート
生手段の詳細な動作を示すフローチャート
【図５】同実施例におけるマスク生成手段の詳細な動作
を示すフローチャート
を示すフローチャート
１ デバイス形状パラメータ入力手段 ２ デバイス形状パラメータ解析手段 ３ デバイスマスクデータ自動発生手段 ４ マスク生成手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ３０１ Ｗ
Claims (1)
- 【請求項１】半導体集積回路を構成する基本素子の種類
及び形状パラメータ入力手段と、前記、素子形状パラメ
ータ解析手段と、前記素子マスクデータ自動発生手段と
を備え、前記パラメータ入力手段は、前記素子の形状に
関する項目を順次入力させるための、形状パラメータフ
ォーマットを表示し、前記パラメータ解析手段は、前記
形状パラメータフォーマットを用いて入力されたパラメ
ータ値が、妥当かどうかを、パラメータ値単独及び他の
パラメータ値との組合せでチェックし、前記マスクデー
タ自動発生手段は、前記形状パラメータフォーマットを
用いて入力されたパラメータ値を、前記形状パラメータ
解析手段を用いてチェックした後のパラメータ値を用い
て、自動的に前記素子のコンポジット・マスクデータを
生成することを特徴とする、半導体素子のマスクデータ
生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022297A JPH05218202A (ja) | 1992-02-07 | 1992-02-07 | 半導体素子のマスクデータ生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022297A JPH05218202A (ja) | 1992-02-07 | 1992-02-07 | 半導体素子のマスクデータ生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218202A true JPH05218202A (ja) | 1993-08-27 |
Family
ID=12078812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4022297A Pending JPH05218202A (ja) | 1992-02-07 | 1992-02-07 | 半導体素子のマスクデータ生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218202A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330970A (ja) * | 2005-05-25 | 2006-12-07 | Oki Electric Ind Co Ltd | レイアウトパターン生成方法、レイアウトパターン生成装置、レイアウトパターン生成プログラム、これを記録した記録媒体、及び半導体集積回路装置の製造方法 |
| CN1299350C (zh) * | 2002-11-18 | 2007-02-07 | 三洋电机株式会社 | 集成电路的布图设计装置、布图设计方法 |
| CN1306592C (zh) * | 2003-03-17 | 2007-03-21 | 三洋电机株式会社 | 半导体元件布局设计装置、布局设计方法 |
| CN1316595C (zh) * | 2002-11-18 | 2007-05-16 | 三洋电机株式会社 | 集成电路的布图设计装置、布图设计方法及布图设计程序 |
-
1992
- 1992-02-07 JP JP4022297A patent/JPH05218202A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299350C (zh) * | 2002-11-18 | 2007-02-07 | 三洋电机株式会社 | 集成电路的布图设计装置、布图设计方法 |
| CN1316595C (zh) * | 2002-11-18 | 2007-05-16 | 三洋电机株式会社 | 集成电路的布图设计装置、布图设计方法及布图设计程序 |
| CN1306592C (zh) * | 2003-03-17 | 2007-03-21 | 三洋电机株式会社 | 半导体元件布局设计装置、布局设计方法 |
| JP2006330970A (ja) * | 2005-05-25 | 2006-12-07 | Oki Electric Ind Co Ltd | レイアウトパターン生成方法、レイアウトパターン生成装置、レイアウトパターン生成プログラム、これを記録した記録媒体、及び半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000155859A (ja) | 数値解析用メッシュ生成方法およびメッシュ生成装置 | |
| US6920620B2 (en) | Method and system for creating test component layouts | |
| JPH05218202A (ja) | 半導体素子のマスクデータ生成装置 | |
| CN116452756A (zh) | 三维场景局部自动化生成方法、装置、设备及存储介质 | |
| JPH04195467A (ja) | 木構造図表示方式 | |
| US7085698B2 (en) | Method for providing flexible and dynamic reporting capability using simulation tools | |
| JP4208570B2 (ja) | コンピュータ生成モデルから図面を作成する方法と装置 | |
| CN111079369B (zh) | 一种利用可变参数化单元对实例进行缩放的方法 | |
| CN115906760B (zh) | 一种版图设计校验结果的显示方法及装置 | |
| JPH0635987A (ja) | 回路図作成装置および回路図作成方法 | |
| Lynn | Computer-aided layout system for integrated circuits | |
| Beardsley | Computer aids for IC design, artwork, and mask generation | |
| JPH067401Y2 (ja) | チップマウンタ用データ作成装置 | |
| JP2003163144A (ja) | テストパターン作成装置 | |
| JPH09288686A (ja) | レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JPH05216947A (ja) | ブロック分割方式 | |
| JPH0916787A (ja) | 図形塗り潰し用枠線の始点終点描画方法 | |
| JPH05198675A (ja) | 配線パターンの許容電流検証方法及び検証装置 | |
| JPH10207923A (ja) | 設計作業における文書作成支援装置 | |
| CN112598396A (zh) | 一种划线编号方法及相关装置 | |
| JPH05250440A (ja) | マーキング図生成処理方式 | |
| CN117634409A (zh) | 一种芯片布局方法和装置、电子设备 | |
| JP2874289B2 (ja) | 基板ｃａｄ装置 |