JP2874289B2

JP2874289B2 - 基板ｃａｄ装置

Info

Publication number: JP2874289B2
Application number: JP2147973A
Authority: JP
Inventors: 哲井上
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-06-06
Filing date: 1990-06-06
Publication date: 1999-03-24
Anticipated expiration: 2014-03-24
Also published as: JPH0440569A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はプリント基板等の作成を支援する基板CAD装
置に関し、特に、閉じた形状を有するプレーン図形を用
いて配線を行う基板CAD装置に関するものである。

（従来の技術）例えば、プリント板CAD装置を用いて配線作業を行う
場合、通常は、ライン図形（線分から構成される図形）
を使用して配線を行う。しかし、電源部等において線幅
を太くしたり、あるいは途中で線幅をなめらかに変更し
たい場合等には、プレーン図形（一般に線分と円弧から
構成される２次元的広がりを持った閉じた図形）を用い
て配線を行う。

従来の基板CAD装置では、第９図に示されるように、
始点アから終点イまで配線を施すためにカーソル22を移
動させていくと、この配線の途中では配線経路54が示さ
れるのみであり、２点間の結線が終了した後に、第10図
に示すように肉付けを行ってプレーン図形55を作成して
いる。

（発明が解決しようとする課題）本願発明者の検討によれば、上述した従来の技術に
は、以下の問題点があることが明らかとなった。

（１）配線途中は、配線パターン（すなわち、プレーン
図形）の形状がわからない。

（２）リアルタイムデザインルールチェック（配線間の
クリアランスやショート不良の発生等、他の図形との配
線ルール違反の有無を、図形作成時点でリアリタイムに
行うチェック）ができない。

このような問題点を解決するための手法として、本願
発明者は、第６図から第８図に示すような、１ストリン
グ（始点と終点を結ぶ配線経路54の構成要素である一つ
の線分）の配線を行う毎にプレーン図形を作り直す方法
を考え、検討を行った。この方法は、カーソル22の位置
を特定して折れ線を構成する１つの線分が決まると、そ
のつど、それまで作成した図形を含む１つのプレーン図
形（50,51,52）を新たに作成するものである。この方法
にも以下の問題点があることがわかった。

（３）毎回、既に作成された図形も含めて新たなプレー
ン図形を作成するため、図形の作成に時間がかかり、作
業者への応答が悪くなる。

（４）リアルタイムデザインルールチェックを行う場
合、以前にチェックを行った箇所についても毎回チェッ
クを行うことになるため、無駄な処理が多くなり応答が
悪くなる。

本発明はこのような問題点を解決し、プレーン図形を
用いて配線を行う場合に、配線形状を表示し、かつリア
ルタイムデザインルールチェックを高速に実行すること
ができる基板CAD装置を提供することを目的としてなさ
れたものである。

（課題を解決するための手段）本発明は、プリント基板等の作成を支援する基板CAD
装置であって、始点と終点を結ぶ配線経路の構成要素で
ある一つの線分を１つの配線ストリングと定義し、該１
つの配線ストリングに対し、閉じた形状を有する１個の
プレーン図形を作成するプレーン図形作成手段と、１つ
の配線ストリングに対して作成された前記１個のプレー
ン図形について配線間のクリアランスやショート不良の
発生等をチェックし、該チェック時点以前に作成されて
エラーが認められなかったプレーン図形に関してはチェ
ックを行わないリアルタイムデザインルールチェック手
段と、１つの配線ストリングに対して作成された前記１
個のプレーン図形を格納するプレーン図形格納手段と、
前記配線経路を構成する全ての配線ストリングに対する
プレーン図形の作成が終了した後、前記プレーン図形格
納手段から作成された各プレーン図形を読出して合成
し、配線経路全体に対する１つのプレーン図形を作成す
る手段とを有することを特徴とする。

（作用）本発明の基板CAD装置は、１回の配線ストリングに対
して、その配線ストリング分のみのプレーン図形を１個
作成する。作成された図形はメモリに記憶される。ま
た、表示装置上には、既に作成されたプレーンを含めた
１つのプレーン図形を、配線途中であっても表示するこ
とが可能である。この処理を繰返し、始点と終点とを結
ぶ配線が終了した時点で、メモリから各プレーンを読出
し、論理和（オア）処理を行ってそれらを合成し、全体
のプレーン形状を求める。

また、リアルタイムデザインルールチェックを行うこ
とができ、この場合、１回の配線ストリングで作成され
たプレーン図形のみについて行い、以前に作成されてエ
ラーの発生しなかったプレーン図形に関しては、チェッ
クを行わない。これにより、リアルタイムデザインルー
ルチェックを高速化した。

（実施例）次に、本発明の実施例について図面を参照して説明す
る。

実施例の構成（第１図）本実施例は以下の構成を有する。

（１）入力装置１はカーソル入力装置からなり、カーソ
ルから指示された座標を読込む。

（２）出力装置２はCRTからなり、作成された図形を画
面に表示する。

（３）制御本体（CPU）３は、CAD装置の動作を統括的に
制御する。

（４）配線ストリング制御部４は、各部とデータのやり
とりを行い、配線ストリングを作成する。

（５）プレーン作成部５は、１ストリングに対応するプ
レーンデータを作成する。プレーン形状は第２図
（ａ），（ｂ），（ｃ）に示すように幅が変化しないプ
レーン10,幅が変化するプレーン11,円弧のプレーン12の
３種類が存在する。

（６）プレーンOR処理部６は、与えられた全てのプレー
ンの論理和をとる。

（７）リアルタイムデザインルールチェック部７は、与
えられたプレーンに対して、他の配線図形と配線ルール
違反をしているか否かのチェックを行う。

（８）プレーン格納部８は、作成された１配線ストリン
グ毎のプレーン図形を格納する。

（９）id記憶部９は、１ピンペアの配線（始点と終点と
を結ぶ配線）が終了するまでに作成されたプレーンデー
タのid番号を記憶する。このid番号はプレーン格納部８
における格納アドレスに相当する。

プレーン図形を用いて配線を行う場合の動作第３図ならびに第４図に出力装置２上の表示例が示さ
れる。

始点アと終点イとを結ぶ配線を作成する場合、本実施
例では、１回の配線ストリングに対して個別に、プレー
ン図形20a,20b,20c,20d,20e等が作成され、論理和をと
る以前は、CAD装置は各図形を別個のものとして認識し
ている（第３図）。全てのプレーン図形が作成された
後、各図形の論理和処理を行い、最終的な全体のプレー
ン図形21を作成する（第４図）。

第５図は具体的な動作を示すフローチャートである。

まず、カーソル入力により、ストリング制御部４は、
１回の配線ストリングの始終点座標を得る（ステップ3
0）。

次に、始終点座標と、あらかじめ指定されている線幅
等の配線ルールをプレーン作成部５に渡し、第２図
（ａ），（ｂ），（ｃ）に示したプレーン図形のいずれ
かを得る（ステップ31）。

次に、プレーン作成部５から得たプレーン形状を、リ
アルタイムデザインルールチェック部７に渡し、配線ル
ール違反をチェックする（ステップ32）。エラーがなけ
れば（ステップ33）、作成したプレーン形状をプレーン
格納部８に格納する（ステップ34）。

次に、１ストリングに対応するプレーン図形をCRT上
に表示し（ステップ35）、id記憶部９にプレーンのid番
号（格納アドレス）をスタックする（ステップ36）。配
線終了であるか否かを判断し（ステップ37）、未終了な
らば配線が終了するまで上述の動作を繰返す。

次に、id記憶部９からプレーンidを読出し（ステップ
38）、CRT上からプレーンidに対応するプレーンを消去
する（ステップ40）。

次に、全てのプレーンidの論理和をとって、一つのプ
レーン形状を作成し（ステップ41）、作成されたプレー
ンをCRT画面上に表示する（ステップ42）。

以上説明した本実施例によれば、リアルタイムデザイ
ンルールチェックの処理時間の大幅な短縮が可能であ
る。以下に、毎回プレーン図形を作成し直し、既にチェ
ック済みの図形も含めてプレーン外形全体に対してチェ
ックを行う従来例との処理時間の比較を行う。

配線ストリング数をｎ（ｎは自然数）とし、プレーン
外形の１エンティティ（外形を構成する１つの直線また
は円弧）の作成時間をT1,プレーン外形１エンティティ
のデザイルールチェック時間をT2とする。この場合、第
ｎストリング作成時の外形エンティティ数は、従来例の
場合は（１＋3n）となり、本実施例では“4"となる。

従って、第ｎストリング作成時の処理時間は、従来例
の場合、（１＋3n）×（T1＋T2）となり、本実施例の場
合、４×（T1＋T2）となる。このように、従来例ではス
トリング数が増加するにつれて１回のストリング配線時
間が遅くなるが、本実施例では常に一定である。このた
め、本実施例の場合、従来例に比べて（１＋3n）/4倍高
速化されており、10ストリング配線時の処理時間は、1/
7.75となっている。

本発明は、プリント基板の作成支援のみならずハイブ
リッドIC等の支援装置にも適用可能である。

（発明の効果）以上説明したように本発明によれば以下の効果が得ら
れる。

（１）１回の配線ストリングに対し、毎回プレーンの形
状を作成して画面表示することにより、配線パターンの
形状を視覚的に確認しながら配線を行える。また、リア
ルタイムデザインルールチェックも可能である。

（２）新たに作成されたプレーン外形に対してのみリア
ルタイムデザインルールチェックを行うことにより、処
理の大幅な高速化が図れ、従来、非常に時間を必要とし
たチェックを短時間で行えるようになった。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第２図（ａ），（ｂ），（ｃ）はプレーン図形の形状の
種類を示す図、第３図および第４図はプレーン図形を用いて配線を行う
場合における出力装置２上の表示例を示す図、第５図はプレーン図形を用いて配線を行う場合における
動作を示すフローチャート、第６図，第７図および第８図は本願発明者によって本発
明前に検討された手法を説明するための図、第９図および第10図は従来例の内容を説明するための図
である。１……入力装置、２……出力装置３……制御本体（CPU）４……配線ストリング制御部５……プレーン作成部、６……プレーンOR処理部７……リアルタイムデザインルールチェック部８……プレーン格納部、９……id記憶部 10,11,12……プレーン形状 20a〜20e……１配線ストリングに対するプレーン図形 21……最終的な全体のプレーン図形 22……カーソル、54……配線経路ア……始点、イ……終点

Claims

(57)【特許請求の範囲】

【請求項１】プリント基板等の作成を支援する基板CAD
装置であって、始点と終点を結ぶ配線経路（54）の構成要素である一つ
の線分を１つの配線ストリングと定義し、該１つの配線
ストリングに対し、閉じた形状を有する１個のプレーン
図形（10,11,12）を作成するプレーン図形作成手段
（５）と、１つの配線ストリングに対して作成された前記１個のプ
レーン図形（10,11,12）について配線間のクリアランス
やショート不良の発生等をチェックし、該チェック時点
以前に作成されてエラーが認められなかったプレーン図
形に関してはチェックを行わないリアルタイムデザイン
ルールチェック手段（７）と、１つの配線ストリングに対して作成された前記１個のプ
レーン図形（10,11,12）を格納するプレーン図形格納手
段（８）と、前記配線経路（54）を構成する全ての配線ストリングに
対するプレーン図形の作成が終了した後、前記プレーン
図形格納手段（８）から作成された各プレーン図形を読
出して合成し、配線経路全体に対する１つのプレーン図
形を作成する手段（4,6,9）とを有する基板CAD装置。