JP2525485B2 - 回路修正方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 CADシステムによる回路設計における回路修正方式に
関し、 回路修正作業の効率を向上させることを目的とし、 CADシステムによる回路設計における回路修正方式で
あって、回路素子を短絡により削除する旨のコマンドを
投入する削除コマンド投入手段と、削除すべき回路素子
を指示する削除素子指示手段とを備え、２つの素子ピン
間に接続され、かつ前記２つの素子ピンの両方に信号線
の接続された回路素子を削除し前記素子ピン間を結線す
る処理を行う際に、前記コマンドを投入し、前記コマン
ド投入後、前記指示をすることにより、回路素子を削除
し前記２つの素子ピン間を信号線で結線するように構成
する。

〔産業上の利用分野〕

本発明はCADシステムによる回路設計における回路修
正方式に関し、特に既に作成済の回路図、或いは作成途
中の回路図について、特定部分の回路修正を容易に行う
ことが可能な回路修正方式に関する。

CADシステムは、半導体デバイスが大規模化或いは高
性能化するにつれて、あるいはプリント基板の高密度実
装技術が進歩するにつれて益々複雑になる回路設計を、
コンピュータ・シミュレーションにより中間作業を確認
しながら進めるシステムである。従って、CADシステム
で回路設計を行うには、当然、回路図の高速入力、編集
のために有効な機能が必要である。中でも既に作成済の
回路図を他の仕向け地用の回路図に対応させるために、
回路の一部修正を容易に実施できる機能が強く要望され
ている。

〔従来の技術〕

第４図は回路構成素子とグラフの関係を示す図であ
る。このような記号を用いてCADシステムにより平面配
線によるレイアウトを行う場合、設計手順は概略以下の
ようになる。即ち、回路を構成する各素子は図示のよう
に各グラブに対応させる。例えば、トランジスタは３点
とそれを結ぶ２つの枝に対応させる。そして、トランジ
スタ、抵抗等を記載した電子回路図が決定すると、この
電子回路図の接続関係が第４図のグラフに従ってグラフ
表現される。グラフ表現された電子回路図は所定のアル
ゴリズムにより枝の交差の有無を調べ、交差がある場合
には所定のアルゴリズムにより除去する枝を決定し、次
に相対的な素子配置を決定し、最終的にはディスプレイ
上に表示してマニュアルにより修正する。

一方、例えば、他の仕向け地用に仕様を変更するため
回路の一部を設計修正する場合がある。この修正は前述
な電子回路図において、例えば、ある抵抗の削除とその
間の結線のような場合である。この場合、素子の削除は
以下の２手順が実行される。即ち、回路素子単体を回
路図上から削除する、回路素子と両端点（２つのピ
ン）の各々に接続された信号線を回路図上から削除す
る、である。

修正された回路図は前述の過程に沿って再度グラフ表
現される。

〔発明が解決しようとする課題〕

従来、作成済の回路図を他の仕向け地用に修正するた
めに、端点間（ピン間）を短絡させて素子を削除するこ
とが頻繁に行われる。この場合、従来の機能では削除す
べき回路素子について、素子単体の削除を行う、素
子の両端点に接続されていた信号線同士の結線を行う、
という２つの作業が必要である。

この作業はより具体的には、素子削除のコマンド投入
→削除する素子を指示→信号線結線のコマンド投入→１
つ目の素子ピンに結線されている信号線の端点指示→２
つ目の素子ピンに結線されている信号線の端点指示→信
号線間の結線、となる。そして、この作業は仕向け地対
応の修正のためには50〜100回程度行う必要があり、膨
大な作業時間となる。

本発明の目的は回路修正作業の効率を向上させること
が可能な回路修正方式を提供することにある。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

本発明は、CADシステムによる回路設計における回路
修正方式であって、回路素子を短絡により削除する旨の
コマンドを投入する削除コマンド投入手段（Ａ）と、削
除すべき回路素子を指示する削除素子指示手段（Ｂ）と
を備え、２つの素子ピン間に接続され、かつ前記２つの
素子ピンの両方に信号線の接続された回路素子を削除し
前記素子ピン間を結線する処理を行う際に、前記コマン
ドを投入し、前記コマンド投入後、前記指示をすること
により、回路素子を削除し前記２つの素子ピン間を信号
線で結線するようにしたことを特徴とする。

〔作用〕

本発明では、回路素子を短絡により削除する旨のコマ
ンドを投入し、このコマンド投入後、削除すべき回路素
子を指示することにより、回路素子を削除し、素子の接
続されていた両端の２つの素子ピン間を信号線で結線す
る。

〔実施例〕

第２図は本発明の一実施例の説明図である。１〜３は
抵抗、コンデンサ等の素子であり、P1〜P4は素子ピンで
あり、l1〜l3は信号線である。回路修正後は下側に示す
ようになる。

本発明では前述のように回路素子を短絡により削除す
る旨のコマンドを投入し、このコマンド投入後、削除す
べき回路素子２を指示することにより、回路素子２を削
除し、素子の接続されていた両端の２つの素子ピンP1,P
4間を信号線l3で結線する。

第３図は本発明の処理フローチャートである。先ず、
回路素子を短絡により削除する旨のコマンドを投入し
（１）、削除すべき回路素子を指示し（２）、指示され
た素子は２ピン間に接続されているか否か判断し
（３）、２ピン間であれば両端点（２つのピンの両方）
に信号線が結線されているか否か判断し（４）、信号線
が結線されていれば当該回路素子の削除処理を行い
（５）、両端点の信号線同士の結線処理を行う（６）。

一方、ステップ（３）、（４）において、素子が２ピ
ン間でない場合、両端点間に信号線が結線されていない
場合には、削除時の短絡は行えなかった旨のメッセージ
を出力し（７）、当該回路素子単体の削除処理を行う
（８）。

本発明の処理対象は上述のように２ピン間に接続され
た素子の場合である。３ピン以上の素子を処理対象に含
めないのは、どの素子ピンに結線された信号線同士を結
線されるかの自動認識に非常に時間がかかり、大幅な作
業能率の低下を来すからである。

〔発明の効果〕 以上説明したように、本発明によれば、従来の回路修
正作業に比べて大幅に修正作業の効率を向上させること
ができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例説明図、 第３図は本発明の処理フローチャート、及び 第４図は回路素子とグラフの関係説明図である。 （符号の説明） １〜３……回路素子、 l1〜l3……信号線、 P1〜P4……素子ピン。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】CADシステムによる回路設計における回路
   修正方式であって、 回路素子を短絡により削除する旨のコマンドを投入する
   削除コマンド投入手段（Ａ）と、 削除すべき回路素子を指示する削除素子指示手段（Ｂ）
   とを備え、 ２つの素子ピン間に接続され、かつ前記２つの素子ピン
   の両方に信号線の接続された回路素子を削除し前記素子
   ピン間を結線する処理を行う際に、前記コマンドを投入
   し、前記コマンド投入後、前記指示をすることにより、
   回路素子を削除し前記２つの素子ピン間を信号線で結線
   するようにしたことを特徴とする回路修正方式。