JPH05211168A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH05211168A JPH05211168A JP194092A JP194092A JPH05211168A JP H05211168 A JPH05211168 A JP H05211168A JP 194092 A JP194092 A JP 194092A JP 194092 A JP194092 A JP 194092A JP H05211168 A JPH05211168 A JP H05211168A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- drain electrode
- electrode
- insulating layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】電界効果トランジスタにおけるドレイン耐圧を
向上させる。 【構成】ドレイン電極２の周辺部を含む電極直下の活性
層４の表面に絶縁層４を形成する。
向上させる。 【構成】ドレイン電極２の周辺部を含む電極直下の活性
層４の表面に絶縁層４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタに
関し、特に活性層上に形成される電極の構造に関する。
関し、特に活性層上に形成される電極の構造に関する。
【０００２】
【従来の技術】電界効果トランジスタにおいて、ショッ
トキー接合を有するゲート電極３とオーミック接合を有
するソース電極及びドレイン電極２は、図２に示すよう
に、例えばＳｉが導入されたＧａＡｓからなる活性層１
上に形成されている。つまり電極周辺部を含め各電極直
下は一様に、ある定濃度の不純物を有する結晶層、すな
わち活性層１になっている。
トキー接合を有するゲート電極３とオーミック接合を有
するソース電極及びドレイン電極２は、図２に示すよう
に、例えばＳｉが導入されたＧａＡｓからなる活性層１
上に形成されている。つまり電極周辺部を含め各電極直
下は一様に、ある定濃度の不純物を有する結晶層、すな
わち活性層１になっている。
【０００３】
【発明が解決しようとする課題】通常電界効果トランジ
スタにおいては、ソース電極が接地されドレイン電極に
高電圧，ゲート電極にチャネル電流制御の為の低電圧が
外部より印加される。外部より大振幅の高周波入力がゲ
ート・ソース間に加わった場合、一方の半周期チャネル
ピンチオフ状態では、ゲート・ドレイン間に高電圧が加
わりショットキー接合を有するゲート電極に電界が集中
する。また一方の半周期、チャネルオープンの状態で
は、大電流がドレイン電極に流れこむ。
スタにおいては、ソース電極が接地されドレイン電極に
高電圧，ゲート電極にチャネル電流制御の為の低電圧が
外部より印加される。外部より大振幅の高周波入力がゲ
ート・ソース間に加わった場合、一方の半周期チャネル
ピンチオフ状態では、ゲート・ドレイン間に高電圧が加
わりショットキー接合を有するゲート電極に電界が集中
する。また一方の半周期、チャネルオープンの状態で
は、大電流がドレイン電極に流れこむ。
【０００４】図２に示した従来の構造においては、上記
各々の場合、電気力線７または電流６の集中がゲート電
極３またはドレイン電極２の端部に発生する。これらの
集中はデバイスの耐破壊性の目安となる所のドレイン耐
圧を低下させる要因である。
各々の場合、電気力線７または電流６の集中がゲート電
極３またはドレイン電極２の端部に発生する。これらの
集中はデバイスの耐破壊性の目安となる所のドレイン耐
圧を低下させる要因である。
【０００５】
【課題を解決するための手段】本発明は以上述べた電界
あるいは電流の電極端部への集中を避ける為、少くとも
電極の周辺部直下の活性層の表面に絶縁層を設けたもの
である。
あるいは電流の電極端部への集中を避ける為、少くとも
電極の周辺部直下の活性層の表面に絶縁層を設けたもの
である。
【０００６】
【実施例】次に本発明を図面を参照して説明する。図１
は本発明の第１の実施例の断面図である。
は本発明の第１の実施例の断面図である。
【０００７】図１において、ＧａＡｓ基板１０上には不
純物としてＳｉが導入されたＧａＡｓからなる活性層１
が形成されており、この活性層１上にはＡｕ・Ｇｅ／Ｎ
ｉ等からなるドレイン電極２及びタングステンシリサイ
ド等からなるゲート電極３が設けられている。そしてド
レイン電極２の周辺、つまり電極端部を含む微小領域の
直下の活性層１の表面には、絶縁層４が形成されてい
る。
純物としてＳｉが導入されたＧａＡｓからなる活性層１
が形成されており、この活性層１上にはＡｕ・Ｇｅ／Ｎ
ｉ等からなるドレイン電極２及びタングステンシリサイ
ド等からなるゲート電極３が設けられている。そしてド
レイン電極２の周辺、つまり電極端部を含む微小領域の
直下の活性層１の表面には、絶縁層４が形成されてい
る。
【０００８】この絶縁層４はデバイス特性に影響を与え
ないように、ドレイン電極１の幅よりも充分小さく、ま
た活性層の厚さよりも充分薄く形成されている。例えば
ドレイン電極２の幅が１０μｍに対し、絶縁層４の幅は
０．５μｍ，活性層の厚さ２００ｎｍに対し絶縁層の厚
さは４０ｎｍである。絶縁層４の厚さは表面空乏層厚以
下に選択すれば特性への影響は少ない。この絶縁層４
は、ＢあるいはＯ2 等のイオンを例えばＳｉＯ2 膜をマ
スクとしこれを貫通させて注入する事により容易に形成
できる。
ないように、ドレイン電極１の幅よりも充分小さく、ま
た活性層の厚さよりも充分薄く形成されている。例えば
ドレイン電極２の幅が１０μｍに対し、絶縁層４の幅は
０．５μｍ，活性層の厚さ２００ｎｍに対し絶縁層の厚
さは４０ｎｍである。絶縁層４の厚さは表面空乏層厚以
下に選択すれば特性への影響は少ない。この絶縁層４
は、ＢあるいはＯ2 等のイオンを例えばＳｉＯ2 膜をマ
スクとしこれを貫通させて注入する事により容易に形成
できる。
【０００９】このように構成された第１の実施例によれ
ば、図１に示したように、点線の等ポテンシャル面５に
対し直交する電流６のドレイン電極端部への集中は避け
られる。
ば、図１に示したように、点線の等ポテンシャル面５に
対し直交する電流６のドレイン電極端部への集中は避け
られる。
【００１０】第２の実施例としては、絶縁層をゲート電
極の端部の直下に避ける場合である。電極がゲートであ
る場合も第１の実施例で説明したドレイン電極と全く同
様に、ゲート電極端部直下を絶縁化する事により、電界
の集中を避ける事ができる。
極の端部の直下に避ける場合である。電極がゲートであ
る場合も第１の実施例で説明したドレイン電極と全く同
様に、ゲート電極端部直下を絶縁化する事により、電界
の集中を避ける事ができる。
【００１１】尚、上記実施例においては、活性層１をＧ
ａＡｓで形成した場合について説明したが、Ｓｉで形成
した場合であってもよい。
ａＡｓで形成した場合について説明したが、Ｓｉで形成
した場合であってもよい。
【００１２】
【発明の効果】以上説明したように本発明は、電界効果
トランジスタの電極周辺部のみの直下の活性層の表面に
絶縁層を設ける事により、例えばドレイン電極において
は端部への電流集中が緩和され、電流集中による破壊耐
量が増大する。これはまたデバイスの高動作電圧も可能
にする。またゲート電極においては電界集中が緩和さ
れ、同様に破壊耐量が増大すると共に、ゲート−ドレイ
ン間耐圧が同じ理由で増大し電界効果トランジスタの特
性の向上にも効果がある。
トランジスタの電極周辺部のみの直下の活性層の表面に
絶縁層を設ける事により、例えばドレイン電極において
は端部への電流集中が緩和され、電流集中による破壊耐
量が増大する。これはまたデバイスの高動作電圧も可能
にする。またゲート電極においては電界集中が緩和さ
れ、同様に破壊耐量が増大すると共に、ゲート−ドレイ
ン間耐圧が同じ理由で増大し電界効果トランジスタの特
性の向上にも効果がある。
【図１】本発明の第１の実施例の半導体チップの断面
図。
図。
【図２】従来の電界効果トランジスタの一例の断面図。
１ 活性層 ２ ドレイン電極 ３ ゲート電極 ４ 絶縁層 ５ ポテンシャル面 ６ 電流 ７ 電気力線 １０ ＧａＡｓ基板
Claims (2)
- 【請求項１】 活性層上に形成された金属電極を有する
電界効果トランジスタにおいて、少くとも前記金属電極
の周辺部直下の前記活性層の表面に絶縁層が形成されて
いることを特徴とする電界効果トランジスタ。 - 【請求項２】 金属電極はドレイン電極またはゲート電
極である請求項１記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP194092A JPH05211168A (ja) | 1992-01-09 | 1992-01-09 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP194092A JPH05211168A (ja) | 1992-01-09 | 1992-01-09 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211168A true JPH05211168A (ja) | 1993-08-20 |
Family
ID=11515612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP194092A Withdrawn JPH05211168A (ja) | 1992-01-09 | 1992-01-09 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059595A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
-
1992
- 1992-01-09 JP JP194092A patent/JPH05211168A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059595A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| US6452221B1 (en) | Enhancement mode device | |
| JPH0555560A (ja) | 半導体装置 | |
| JPH05211168A (ja) | 電界効果トランジスタ | |
| JP2608976B2 (ja) | 半導体装置 | |
| JP3555805B2 (ja) | 化合物半導体装置 | |
| JPH0382163A (ja) | パワーｍｏｓｆｅｔおよびその製造方法 | |
| JP3137840B2 (ja) | 半導体装置 | |
| US4868920A (en) | MESFET device formed on a semi-insulative substrate | |
| JP3143102B2 (ja) | Ｍｉｓ型トランジスタ | |
| JPH04125970A (ja) | ダブルゲート高耐圧薄膜トランジスタ | |
| JPH0645362A (ja) | 電界効果トランジスタ | |
| JPH08115924A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US20210320198A1 (en) | Transistor | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP3140949B2 (ja) | 半導体装置 | |
| JPH05275703A (ja) | 半導体装置およびその製造方法 | |
| JPH05235045A (ja) | 電界効果トランジスタ | |
| JPH11177086A (ja) | 縦型電界効果トランジスタとその製造方法 | |
| JP2507030B2 (ja) | 電界効果トランジスタ | |
| JPH01155665A (ja) | 半導体集積回路 | |
| JPH06275822A (ja) | Ｍｏｓ型トランジスタ | |
| JPH01162378A (ja) | 半導体装置 | |
| JPH05235347A (ja) | 半導体装置 | |
| EP0449418A2 (en) | Insulated gate field effect device with a curved channel and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |