JPH05210513A - 状態監視型割り込み制御システム - Google Patents
状態監視型割り込み制御システムInfo
- Publication number
- JPH05210513A JPH05210513A JP4040757A JP4075792A JPH05210513A JP H05210513 A JPH05210513 A JP H05210513A JP 4040757 A JP4040757 A JP 4040757A JP 4075792 A JP4075792 A JP 4075792A JP H05210513 A JPH05210513 A JP H05210513A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- control system
- processing request
- storage means
- requests
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Communication Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 割り込み制御システムにおけるリアルタイム
性を確保した上で、処理要求の欠落を防止する。 【構成】 時間に相関を持たない処理要求を実際に処理
するモジュール３に、複数のモジュール１，２からの処
理要求を一時的に記憶しかつ割り込み信号を送出する複
数のＦＩＦＯメモリ４０，５０と、このＦＩＦＯメモリ
に記憶された処理要求を所要の優先順位で実行するＣＰ
Ｕ３０と、各ＦＩＦＯメモリの記憶容量の状態を監視
し、記憶容量が足りなくなりそうな時にＣＰＵ３０に緊
急の割り込みをかけて、優先順位が下位の処理要求を優
先順位が上位の処理要求よりも優先して処理させる状態
監視回路６０とを備える。
性を確保した上で、処理要求の欠落を防止する。 【構成】 時間に相関を持たない処理要求を実際に処理
するモジュール３に、複数のモジュール１，２からの処
理要求を一時的に記憶しかつ割り込み信号を送出する複
数のＦＩＦＯメモリ４０，５０と、このＦＩＦＯメモリ
に記憶された処理要求を所要の優先順位で実行するＣＰ
Ｕ３０と、各ＦＩＦＯメモリの記憶容量の状態を監視
し、記憶容量が足りなくなりそうな時にＣＰＵ３０に緊
急の割り込みをかけて、優先順位が下位の処理要求を優
先順位が上位の処理要求よりも優先して処理させる状態
監視回路６０とを備える。
Description
【０００１】
【産業上の利用分野】本発明は複数の処理要求単位と、
これら処理要求単位からの処理要求を実行する処理実行
単位とで構成され、処理要求単位から時間的にまったく
相関を持たない処理要求が発生するようなリアルタイム
制御システムに関し、特に処理要求の欠落を防止したシ
ステムに関する。
これら処理要求単位からの処理要求を実行する処理実行
単位とで構成され、処理要求単位から時間的にまったく
相関を持たない処理要求が発生するようなリアルタイム
制御システムに関し、特に処理要求の欠落を防止したシ
ステムに関する。
【０００２】
【従来の技術】従来のこの種のリアルタイム制御システ
ムは通常図２に示すような構成がとられている。同図に
おいて、モジュール１０１及び１０２の各ＣＰＵ（Cent
ral Processing Unit ）１１０，１２０からは夫々時間
に相関を持たない処理要求が発生され、この処理要求に
基づいてモジュール１０３では実際に制御処理を行って
いる。このモジュール１０３内部には、各モジュール１
０１，１０２に対応してＦＩＦＯ（First In First Ou
t）メモリ１４０，１５０が設けられ、各モジュールか
らの処理要求をそれぞれ書き込み、要求を受けたＦＩＦ
Ｏメモリは処理要求の到来をＣＰＵ１３０に割り込み信
号として通知する。割り込みを受けたＣＰＵ１３０で
は、それぞれの割り込み信号の重要度を考えて、最重要
の処理から順次実行していく。
ムは通常図２に示すような構成がとられている。同図に
おいて、モジュール１０１及び１０２の各ＣＰＵ（Cent
ral Processing Unit ）１１０，１２０からは夫々時間
に相関を持たない処理要求が発生され、この処理要求に
基づいてモジュール１０３では実際に制御処理を行って
いる。このモジュール１０３内部には、各モジュール１
０１，１０２に対応してＦＩＦＯ（First In First Ou
t）メモリ１４０，１５０が設けられ、各モジュールか
らの処理要求をそれぞれ書き込み、要求を受けたＦＩＦ
Ｏメモリは処理要求の到来をＣＰＵ１３０に割り込み信
号として通知する。割り込みを受けたＣＰＵ１３０で
は、それぞれの割り込み信号の重要度を考えて、最重要
の処理から順次実行していく。
【０００３】このような制御システムにおいては、モジ
ュール１０１，１０２のランダムに発生する処理要求に
対してＣＰＵが時間遅延無く処理できるように、一旦Ｆ
ＩＦＯメモリ１４０，１５０に処理要求を記憶させてお
き、ＣＰＵ１３０の空き時間に一気に処理を実行するこ
とで、見かけ上モジュール１０１，１０２の処理要求が
リアルタイムに動いているように見せている。
ュール１０１，１０２のランダムに発生する処理要求に
対してＣＰＵが時間遅延無く処理できるように、一旦Ｆ
ＩＦＯメモリ１４０，１５０に処理要求を記憶させてお
き、ＣＰＵ１３０の空き時間に一気に処理を実行するこ
とで、見かけ上モジュール１０１，１０２の処理要求が
リアルタイムに動いているように見せている。
【０００４】
【発明が解決しようとする課題】しかしながら、図２の
ような従来のリアルタイム制御システムでは、ＦＩＦＯ
メモリ１４０，１５０に一旦処理要求を記憶すること
で、処理要求側（モジュール１０１，１０２）と処理側
（モジュール１０３）との間の時間吸収を行っているた
め、ＦＩＦＯの記憶容量が問題になる。即ち、記憶容量
が少なすぎると処理側の要求を全て記憶することができ
ず、記憶されない要求の欠落が生じてしまう。このため
には、記憶容量を十分大きなものにすればよいが、処理
側の要求が時間に相関しないため十分な容量を決めるの
は非常に難しく、かつたまにしか来ない処理要求に対し
て必要以上に大きな容量に設定することは経済的ではな
い。このため、従来のシステムでは、処理要求が一つの
現象をきっかけに爆発的に発生した場合に、処理しきれ
なくなる、処理の欠落が生じてしまう。
ような従来のリアルタイム制御システムでは、ＦＩＦＯ
メモリ１４０，１５０に一旦処理要求を記憶すること
で、処理要求側（モジュール１０１，１０２）と処理側
（モジュール１０３）との間の時間吸収を行っているた
め、ＦＩＦＯの記憶容量が問題になる。即ち、記憶容量
が少なすぎると処理側の要求を全て記憶することができ
ず、記憶されない要求の欠落が生じてしまう。このため
には、記憶容量を十分大きなものにすればよいが、処理
側の要求が時間に相関しないため十分な容量を決めるの
は非常に難しく、かつたまにしか来ない処理要求に対し
て必要以上に大きな容量に設定することは経済的ではな
い。このため、従来のシステムでは、処理要求が一つの
現象をきっかけに爆発的に発生した場合に、処理しきれ
なくなる、処理の欠落が生じてしまう。
【０００５】又、従来のシステムでは処理側のＣＰＵ１
３０に処理の優先順位があるため、モジュール１０１か
らの処理が優先された場合、順位の低いモジュール１０
２の処理は順位の高い処理が終わるまで待たされる。こ
の場合もＦＩＦＯメモリの飽和は十分考えられる。この
対策として例えば、ＦＩＦＯメモリが一定の容量になっ
た時、処理側では処理要求側にこれ以上の要求をやめる
ように指示してＦＩＦＯに記憶された処理を行い、記憶
されている処理が少なくなった状態でまた要求可能な指
示を出す事によりＦＩＦＯメモリの飽和を防止してい
る。しかしこの方法では要求を止められた側からみる
と、リアルタイム性が失われ、システムによっては仕様
を満たさない事がある。本発明の目的は、リアルタイム
性を確保した上で、処理要求の欠落を防止するようにし
た割り込み制御システムを提供することにある。
３０に処理の優先順位があるため、モジュール１０１か
らの処理が優先された場合、順位の低いモジュール１０
２の処理は順位の高い処理が終わるまで待たされる。こ
の場合もＦＩＦＯメモリの飽和は十分考えられる。この
対策として例えば、ＦＩＦＯメモリが一定の容量になっ
た時、処理側では処理要求側にこれ以上の要求をやめる
ように指示してＦＩＦＯに記憶された処理を行い、記憶
されている処理が少なくなった状態でまた要求可能な指
示を出す事によりＦＩＦＯメモリの飽和を防止してい
る。しかしこの方法では要求を止められた側からみる
と、リアルタイム性が失われ、システムによっては仕様
を満たさない事がある。本発明の目的は、リアルタイム
性を確保した上で、処理要求の欠落を防止するようにし
た割り込み制御システムを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、時間に相関を
持たない処理要求を実際に処理する処理実行単位に、複
数の処理要求単位からの各処理要求を一時的に記憶しか
つ割り込み信号を送出する複数の記憶手段と、この記憶
手段からの割り込み信号により記憶された各処理要求単
位からの処理要求を実行する命令処理手段と、各記憶手
段の状態を監視し、記憶手段の記憶容量が足りなくなり
そうな時に命令処理手段に緊急の割り込みをかける状態
監視手段とを備えている。ここで、命令処理手段は、複
数の記憶手段に記憶される処理要求に対して優先順位を
設定しており、状態監視手段からの割り込みが生じたと
きには、優先順位が下位の処理要求を優先順位が上位の
処理要求よりも優先して処理するように構成する。例え
ば、記憶手段は記憶した順序で読み出しを行うＦＩＦＯ
メモリで構成される。
持たない処理要求を実際に処理する処理実行単位に、複
数の処理要求単位からの各処理要求を一時的に記憶しか
つ割り込み信号を送出する複数の記憶手段と、この記憶
手段からの割り込み信号により記憶された各処理要求単
位からの処理要求を実行する命令処理手段と、各記憶手
段の状態を監視し、記憶手段の記憶容量が足りなくなり
そうな時に命令処理手段に緊急の割り込みをかける状態
監視手段とを備えている。ここで、命令処理手段は、複
数の記憶手段に記憶される処理要求に対して優先順位を
設定しており、状態監視手段からの割り込みが生じたと
きには、優先順位が下位の処理要求を優先順位が上位の
処理要求よりも優先して処理するように構成する。例え
ば、記憶手段は記憶した順序で読み出しを行うＦＩＦＯ
メモリで構成される。
【０００７】
【作用】優先順位が下位の処理要求を記憶する記憶手段
の容量が足りなくなったときには、状態監視手段からの
割り込み信号により命令処理手段が下位の処理要求を優
先的に処理して記憶手段の記憶可能容量を増加させ、そ
の処理要求が欠落されることを防止する。
の容量が足りなくなったときには、状態監視手段からの
割り込み信号により命令処理手段が下位の処理要求を優
先的に処理して記憶手段の記憶可能容量を増加させ、そ
の処理要求が欠落されることを防止する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図であり、同図にお
いて、モジュール１及び２は時間に相関を持たない処理
要求を発生し、モジュール３はこの処理要求の処理を実
行する。即ち、モジュール１及びモジュール２の各ＣＰ
Ｕ１０，２０から発生される処理要求は、モジュール３
内部に各モジュール１，２に対応して設けたＦＩＦＯメ
モリ４０，５０に一旦記憶され、かつ要求を受けたＦＩ
ＦＯメモリは処理要求の到来をＣＰＵ３０に割り込み信
号として通知する。又、モジュール３にはＦＩＦＯメモ
リ３０，４０の使用容量を常に監視し、ある条件を満た
した時のみＣＰＵ３０に割り込み信号を送る状態監視回
路６０が設けられる。
る。図１は本発明の一実施例の構成図であり、同図にお
いて、モジュール１及び２は時間に相関を持たない処理
要求を発生し、モジュール３はこの処理要求の処理を実
行する。即ち、モジュール１及びモジュール２の各ＣＰ
Ｕ１０，２０から発生される処理要求は、モジュール３
内部に各モジュール１，２に対応して設けたＦＩＦＯメ
モリ４０，５０に一旦記憶され、かつ要求を受けたＦＩ
ＦＯメモリは処理要求の到来をＣＰＵ３０に割り込み信
号として通知する。又、モジュール３にはＦＩＦＯメモ
リ３０，４０の使用容量を常に監視し、ある条件を満た
した時のみＣＰＵ３０に割り込み信号を送る状態監視回
路６０が設けられる。
【０００９】前記モジュール３のＣＰＵ３０は、割り込
みを受けたときに、それぞれの割り込み信号の重要度を
考えて、最重要の処理から順次実行していく。今、仮に
システム処理の重要度をモジュール１，モジュール２の
順番だとし、対応するＦＩＦＯメモリ４０，５０の割り
込み信号をＣＰＵ３０のＩＮＴ１（割り込み端子１）、
ＩＮＴ２（割り込み端子２）に入れる。この場合割り込
みの優先順位はＩＮＴ１の方がＩＮＴ２よりも高い事と
なる。又、状態監視回路６０から出力される割り込み信
号はＩＮＴ１，ＩＮＴ２よりも割り込み優先順位の高い
ＩＮＴ０に入れられる。
みを受けたときに、それぞれの割り込み信号の重要度を
考えて、最重要の処理から順次実行していく。今、仮に
システム処理の重要度をモジュール１，モジュール２の
順番だとし、対応するＦＩＦＯメモリ４０，５０の割り
込み信号をＣＰＵ３０のＩＮＴ１（割り込み端子１）、
ＩＮＴ２（割り込み端子２）に入れる。この場合割り込
みの優先順位はＩＮＴ１の方がＩＮＴ２よりも高い事と
なる。又、状態監視回路６０から出力される割り込み信
号はＩＮＴ１，ＩＮＴ２よりも割り込み優先順位の高い
ＩＮＴ０に入れられる。
【００１０】このシステム構成によれば、モジュール
１，２からの各処理要求はそれぞれＦＩＦＯメモリ４
０，５０に記憶され、ＦＩＦＯメモリ４０に記憶された
優先順位の高いモジュール１側の処理要求から順次処理
される。この間、状態監視回路６０はＦＩＦＯメモリ４
０，５０の容量を常時監視しており、優先順位の低いＦ
ＩＦＯメモリ５０の容量が足りなくなり処理欠落が生じ
そうになった時、ＣＰＵ３０に割り込み信号を出す。
１，２からの各処理要求はそれぞれＦＩＦＯメモリ４
０，５０に記憶され、ＦＩＦＯメモリ４０に記憶された
優先順位の高いモジュール１側の処理要求から順次処理
される。この間、状態監視回路６０はＦＩＦＯメモリ４
０，５０の容量を常時監視しており、優先順位の低いＦ
ＩＦＯメモリ５０の容量が足りなくなり処理欠落が生じ
そうになった時、ＣＰＵ３０に割り込み信号を出す。
【００１１】すると、ＣＰＵ３０では緊急の処理がきた
と判断し、ＦＩＦＯメモリ５０からの処理を状態監視回
路６０からの割り込み信号が出なくなるまで行い、その
後、通常処理に戻る。この動作によりＦＩＦＯメモリ５
０内にあるモジュール２の処理要求は、最悪の処理欠落
が免れ、ＣＰＵ３０の処理能力が許す限りの最大のリア
ルタイム性を確保できる。尚、本実施例では処理要求元
が２つの場合を想定して動作説明を行ったが、より多く
なった場合は状態監視回路６０の論理変更で対応できる
事は明らかである。
と判断し、ＦＩＦＯメモリ５０からの処理を状態監視回
路６０からの割り込み信号が出なくなるまで行い、その
後、通常処理に戻る。この動作によりＦＩＦＯメモリ５
０内にあるモジュール２の処理要求は、最悪の処理欠落
が免れ、ＣＰＵ３０の処理能力が許す限りの最大のリア
ルタイム性を確保できる。尚、本実施例では処理要求元
が２つの場合を想定して動作説明を行ったが、より多く
なった場合は状態監視回路６０の論理変更で対応できる
事は明らかである。
【００１２】
【発明の効果】以上説明したように本発明の状態監視型
割り込み制御システムは、複数の処理要求単位に対応し
て設けた記憶手段の記憶容量を常時監視する状態監視手
段を設け、この状態監視手段からの出力に基づいて必要
に応じて優先順位の低い処理も最低限の処理を行うよう
に構成しているので、処理の欠落を防止することがで
き、システム全体として信頼度が向上し、システム設計
時もシステムに最適なＦＩＦＯの容量を決め易くなり、
設計の共通化を可能にして設計時間の短縮及び原価の低
減を行うことができる効果がある。
割り込み制御システムは、複数の処理要求単位に対応し
て設けた記憶手段の記憶容量を常時監視する状態監視手
段を設け、この状態監視手段からの出力に基づいて必要
に応じて優先順位の低い処理も最低限の処理を行うよう
に構成しているので、処理の欠落を防止することがで
き、システム全体として信頼度が向上し、システム設計
時もシステムに最適なＦＩＦＯの容量を決め易くなり、
設計の共通化を可能にして設計時間の短縮及び原価の低
減を行うことができる効果がある。
【図１】本発明の制御システムのシステム構成図であ
る。
る。
【図２】従来の制御システムのシステム構成図である。
１，２ モジュール（処理要求単位） ３ モジュール（処理実行単位） １０，２０，３０ ＣＰＵ ４０，５０ ＦＩＦＯメモリ ６０ 状態監視回路
Claims (3)
- 【請求項１】 時間に相関を持たない処理要求が発生す
る複数の処理要求単位と、前記処理要求単位からの処理
要求をリアルタイムに処理する処理実行単位とで構成さ
れる制御システムにおいて、前記処理実行単位には、前
記各処理要求単位からの各処理要求を一時的に記憶しか
つ割り込み信号を送出する複数の記憶手段と、この記憶
手段からの割り込み信号により記憶された前記各処理要
求単位からの処理要求を実行する命令処理手段と、前記
各記憶手段の状態を監視し、記憶手段の記憶容量が足り
なくなりそうな時に、前記命令処理手段に緊急の割り込
みをかける状態監視手段とを備えることを特徴とする状
態監視型割り込み制御システム。 - 【請求項２】 命令処理手段は、複数の記憶手段に記憶
される処理要求に対して優先順位を設定しており、状態
監視手段からの割り込みが生じたときには、優先順位が
下位の処理要求を優先順位が上位の処理要求よりも優先
して処理するように構成してなる請求項１の状態監視型
割り込み制御システム。 - 【請求項３】 記憶手段は記憶した順序で読み出しを行
うＦＩＦＯメモリで構成されてなる請求項１又は２の状
態監視型割り込み制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040757A JPH05210513A (ja) | 1992-01-31 | 1992-01-31 | 状態監視型割り込み制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040757A JPH05210513A (ja) | 1992-01-31 | 1992-01-31 | 状態監視型割り込み制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210513A true JPH05210513A (ja) | 1993-08-20 |
Family
ID=12589500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040757A Pending JPH05210513A (ja) | 1992-01-31 | 1992-01-31 | 状態監視型割り込み制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249295A (ja) * | 1995-03-15 | 1996-09-27 | Kofu Nippon Denki Kk | メッセージ制御装置 |
| JP2013518284A (ja) * | 2010-01-28 | 2013-05-20 | アイ．エス．エス （ユーエスエー）、インコーポレイテッド | デジタル並列周波数蛍光測定のためのシステムおよび方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399835A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Precedence control system |
| JPS58107962A (ja) * | 1981-12-22 | 1983-06-27 | Fujitsu Ltd | スケジユ−リング方式 |
| JPS6057441A (ja) * | 1983-09-08 | 1985-04-03 | Fujitsu Ltd | 情報処理装置 |
| JPS63214046A (ja) * | 1987-03-02 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| JPH02302830A (ja) * | 1989-05-18 | 1990-12-14 | Fujitsu Ltd | 割込制御方式 |
-
1992
- 1992-01-31 JP JP4040757A patent/JPH05210513A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399835A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Precedence control system |
| JPS58107962A (ja) * | 1981-12-22 | 1983-06-27 | Fujitsu Ltd | スケジユ−リング方式 |
| JPS6057441A (ja) * | 1983-09-08 | 1985-04-03 | Fujitsu Ltd | 情報処理装置 |
| JPS63214046A (ja) * | 1987-03-02 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| JPH02302830A (ja) * | 1989-05-18 | 1990-12-14 | Fujitsu Ltd | 割込制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249295A (ja) * | 1995-03-15 | 1996-09-27 | Kofu Nippon Denki Kk | メッセージ制御装置 |
| JP2013518284A (ja) * | 2010-01-28 | 2013-05-20 | アイ．エス．エス （ユーエスエー）、インコーポレイテッド | デジタル並列周波数蛍光測定のためのシステムおよび方法 |
| JP2015143719A (ja) * | 2010-01-28 | 2015-08-06 | アイ．エス．エス （ユーエスエー）、インコーポレイテッド | デジタル並列周波数蛍光測定のためのシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0361176B1 (en) | Method and apparatus for communicating data between multiple tasks in data processing systems | |
| US7305499B2 (en) | DMA controller for controlling and measuring the bus occupation time value for a plurality of DMA transfers | |
| JP2001005676A (ja) | 割り込み処理装置 | |
| US6742089B1 (en) | Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports | |
| JPH05210513A (ja) | 状態監視型割り込み制御システム | |
| JPWO2004046926A1 (ja) | イベント通知方法、デバイス及びプロセッサシステム | |
| JP2009093495A (ja) | メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JPS59111563A (ja) | マルチプロセツサの制御方式 | |
| JPS6149270A (ja) | マルチプロセツサシステムの入／出力制御方式 | |
| JPH05289987A (ja) | バス権調停回路 | |
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JPS6239792B2 (ja) | ||
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP2922342B2 (ja) | 割込み制御装置 | |
| JP2543887B2 (ja) | 回線制御装置 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH0281254A (ja) | マルチプロセッサ制御装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH06337796A (ja) | プライオリティアクセス制御装置 | |
| JPS595331A (ja) | 磁気デイスク・サブシステムにおける待ち合せ方式 | |
| JPS6152749A (ja) | システム監視方式 | |
| JPH02244371A (ja) | マルチプロセツサシステムの排他制御方法 | |
| JP2001306337A (ja) | マルチタスク均等処理方式及びその方法 |