JPH0520765B2 - - Google Patents

Info

Publication number
JPH0520765B2
JPH0520765B2 JP62155425A JP15542587A JPH0520765B2 JP H0520765 B2 JPH0520765 B2 JP H0520765B2 JP 62155425 A JP62155425 A JP 62155425A JP 15542587 A JP15542587 A JP 15542587A JP H0520765 B2 JPH0520765 B2 JP H0520765B2
Authority
JP
Japan
Prior art keywords
clock signal
signal
circuit
system bus
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62155425A
Other languages
English (en)
Other versions
JPH011017A (ja
JPS641017A (en
Inventor
Chiharu Oosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62155425A priority Critical patent/JPS641017A/ja
Publication of JPH011017A publication Critical patent/JPH011017A/ja
Publication of JPS641017A publication Critical patent/JPS641017A/ja
Publication of JPH0520765B2 publication Critical patent/JPH0520765B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の電子回路に共通クロツク信
号を供給するための、共通クロツク信号供給回路
に関する。
〔従来の技術〕
この種の共通クロツク信号供給回路が適用され
るシステムの一例を第7図に示す。これは、複数
の電子回路基板1(1A,1B,1C)およびバ
ス管理回路基板2がシステムバス3によつて結合
されている例である。
電子回路基板の内部構成例を第8図に示す。こ
こではシステムバスインタフエース12、マイク
ロプロセツサ(以下、CPUと記す。)13、メモ
リ14などがカード内バス11によつて結合さ
れ、CPU13にはクロツク信号発生器15より
ローカルクロツク信号C2が供給される。また、
システムバスインタフエース12には、システム
バス3より共通クロツク信号C1が他のシステム
バス信号と共に供給される。すなわち、このよう
システムにおいては、システムバス3に結合され
る全基板のシステムバスインタフエース12の動
作を同期化するために、前記共通クロツク信号C
1が使用される。
従来、このような共通クロツク信号の供給は、
バス使用権の制御電子回路基板の動作状態監視な
どとともに、バス管理回路基板2によつて行われ
ているのが普通である。
〔発明が解決しようとする問題点〕
しかし、この方法には次のような問題点があ
る。
イ バス使用権の制御などが不要で、バス管理回
路基板2の機能の大部分を必要としないシステ
ム構成の場合も、共通クロツク信号を供給する
ためにバス管理回路基板2が必要である。
ロ バス管理回路基板2の故障により共通クロツ
ク信号C1が発生しなくなると、全電子回路基
板1のシステムバスインタフエース12が動作
しなくなり、システムダウンにつながるおそれ
がある。
したがつて、この発明はバス管理回路基板が故
障しても共通クロツク信号を供給し得る。信頼性
の高い共通クロツク信号供給回路を提供すること
を目的とする。
〔問題点を解決するための手段〕
共通クロツク信号が供給されるシステムバスに
並設され、個々にローカルクロツク信号源をもつ
複数の電子回路の少くとも1つに、システムバス
上の共通クロツク信号の途絶を検出する信号断検
出手段と、自回路のローカルクロツク信号とシス
テムバス上の共通クロツク信号との不一致を検出
する不一致検出手段と、自回路からローカルクロ
ツク信号を送出していないときに共通クロツク信
号の途絶を検出した場合は該ローカルクロツク信
号を共通クロツク信号としてシステムバスに送出
する一方、自回路からローカルクロツク信号を送
出しているときに該ローカルクロツク信号と共通
クロツク信号との不一致が検出された場合は該ロ
ーカルクロツク信号の送出を停止する制御手段と
を設ける。
〔作 用〕
この発明は、システムバスに接続される複数の
電子回路の少なくとも1つに、共通クロツク信号
断検出回路を設けてシステムバス上の共通クロツ
ク信号の途絶を検出し、クロツク信号不一致検出
回路を設けて自回路のローカルクロツク信号とシ
ステムバス上の共通クロツク信号との不一致を検
出し、クロツク送出制御回路を設けて自回路から
ローカルクロツク信号を送出していないときに共
通クロツク信号が途絶した場合は前記ローカルク
ロツク信号を共通クロツク信号としてシステムバ
スに送出する一方、自回路からローカルクロツク
信号を送出しているときに前記ローカルクロツク
信号と共通クロツク信号との不一致が検出された
場合は前記ローカルクロツク信号の送出を停止す
ることにより、バス管理回路などの専用的な共通
クロツク信号供給回路を用いることなく、システ
ムバス上に唯一の共通クロツク信号を常に存在さ
せて信頼性を高めようとするものである。
〔実施例〕
第1図はこの発明の実施例を示す構成図で、1
1カード内バス、12はシステムバスインタフエ
ース、15はクロツク信号発生器、16はクロツ
ク信号の途絶を検出する信号断検出回路、17は
クロツク信号の不一致を検出する不一致検出回
路、18はクロツク送出制御回路である。こゝ
で、システムバス3の共通クロツク信号C1は、
システムバスインタフエース12、共通クロツク
信号断検出回路16およびクロツク信号不一致検
出回路17に入力され、クロツク信号発生器15
からのローカルクロツク信号C2、クロツク信号
不一致検出回路17に入力される。信号断検出回
路16からのクロツク断検出信号S1と、不一致
検出回路17からのクロツク不一致検出信号S2
と、ローカルクロツク信号C2とクロツク送出制
御回路18に入力され、クロツク送出制御回路1
8の出力はシステムバス3の共通クロツク信号C
1にワイヤードOR接続される。
第2図はこの発明による共通クロツク信号供給
回路の動作を示す状態遷移図であり、前記供給回
路の2つの動作状態「状態1」,「状態2」を示
す。なお、矢印付き曲線に付された語句は、(状
態遷移条件)/(状態遷移時の動作)を示す。以
下、各状態での動作を説明する。
〔1〕 状態1 システムバス上に共通クロツク信号が存在す
る場合、システムバスインタフエース12はシ
ステムバス上の共通クロツク信号C1によつて
動作する。この時、信号断検出回路16はクロ
ツク断検出信号S1を発生しないので、クロツ
ク送出制御回路18は信号を送出せず、回路の
動作は状態1に留まる。
これに対し、システムバス上に共通クロツク
信号が存在しなくなると信号断検出回路16は
クロツク断検出信号S1を発生し、また不一致
検出回路17はその2入力が一致しないため、
クロツク不一致検出信号S2を発生する。この
結果、クロツク送出制御回路18ローカルクロ
ツク信号C2を共通クロツク信号としてシステ
ムバスに送出し、回路動作は状態2に遷移す
る。
〔2〕 状態2 自基板内のローカルクロツク信号C2を共通
クロツク信号としてシステムバスに送出してい
る場合、信号断検出回路16はクロツク断検出
信号S1を発生せず、また不一致検出回路17
はその2入力が一致するため、クロツク不一致
検出信号S2を発生しない。状態2において
は、この場合自基板内のローカルクロツク信号
C2を共通クロツク信号としてシステムバスに
送出し続ける。
一方、他の基板が自基板内のローカルクロツ
ク信号を共通クロツク信号としてシステムバス
に送出した場合などは、クロツク送出制御回路
18の出力がワイヤードOR接続されているた
めに、共通クロツク信号の波形に歪みが生じ、
不一致検出回路17の2入力が不一致となり、
クロツク不一致検出信号S2が出力される。こ
の結果、クロツク送出制御回路18は自基板内
ローカルクロツク信号C2の送出を停止し、回
路動作は状態1に遷移する。
以上のように、必要に応じて2つの状態間を遷
移することにより、この発明による共通クロツク
信号供給回路は、システムバス上に唯一の共通ク
ロツク信号を常に存在させることができる。な
お、この供給回路はシステムバスに接続される全
基板に実装する必要はなく、少なくとも1基板に
実装すればよいので、バス管理回路基板2なしで
もシステム構成が可能である。また、バス管理回
路基板2と少なくとも1つの電子回路基板とこの
供給回路を実装しておくことにより、バス管理回
路基板2からの共通クロツク信号C1が途絶した
場合にも、他の電子回路基板から共通クロツク信
号C1を供給することができるので、システムバ
スインタフエース12の動作を可能にしてシステ
ムダウンを防止することができる。
以下、信号断検出回路16、不一致検出回路1
7、おびクロツク送出制御回路18の内部構成と
その動作ついてそれぞれ説明する。
第3図は信号断検出回路16の内部構成を示
し、同図の如くワンシヨツトタイマ16Aより構
成される。
第3A図はその動作を示すタイムチヤートであ
る。すなわち、共通クロツク信号C1の立ち上が
りが監視時間T1以上発生しなかつた場合に、ク
ロツク断検出信号S1が発生する。
第4図は不一致検出回路17の内部構成を示
し、同図の如く排他的OR回路17A、フイルタ
回路17Bおよびワンシヨツトタイマ17Cから
構成される。
第4A図はその動作を示すタイムチヤートであ
る。
すなわち、共通クロツク信号C1とローカルク
ロツク信号C2とから得られる位相差信号S3の
うち、幅τ未満のものはフイルタ回路17Bによ
り無視され、幅τ以上のものはワンシヨツトタイ
マ17Cにより幅T2のパルスに整形され、クロ
ツク不一致検出信号S2として出力される。な
お、第4A図中の区間は共通クロツク信号C1
とローカルクロツク信号C2との位相差がτ未満
の場合、区間は両クロツク信号の位相差がτ以
上の場合、区間は共通クロツク信号C1が途絶
している場合をそれぞれ示す。
第5図はクロツク送出制御回路18の内部構成
を示す回路図である。こゝに、クロツク断検出信
号S1と、R−Sフリツプフロツプ18Hから出
力されるクロツクイネーブル信号S5とはAND
回路18Eに入力され、その出力は遅延回路18
Bを通つてFFセツト信号S4としてR−Sフリ
ツプフロツプ18Hのセツト入力に供給される。
クロツクイネーブル信号S5は遅延回路18Aを
通り、クロツク不一致検出信号S2とともに
AND回路18Cに入力され、その出力はOR回路
18Gに入力される。また、クロツク断検出信号
S1とクロツクイネーブル信号S5とが入力され
る別のAND回路18Dの出力もOR回路18Gに
入力され、その出力はFFリセツト信号S6とし
てR−Sフリツプフロツプ18Hのリセツト入力
に供給される。オープンコレクタ形のAND回路
18Fにはクロツクイネーブル信号S5とローカ
ルクロツク信号C2とが入力され、その出力はシ
ステムバスの共通クロツク信号C1にワイヤード
OR接続される。なお、図中のAND回路に付した
小円は論理レベルの反転を示す。
第5A図はこの回路の動作を示すタイムチヤー
トである。以下、順を追つて説明する。文中の
L,Hはそれぞれ論理レベルの低,高に対応す
る。
〔区間〕 クロツクイネーブル信号S5がLで共通クロツ
ク信号C1が存在する間は、AND回路18Dの
出力によりFFリセツト信号S6がHになり、ク
ロツクイネーブル信号S5は引き続きLのままで
ある。
〔区間〕 共通クロツク信号C1が途絶した後時間T1
経過すると、クロツク断検出信号S1がHになる
ため、AND回路18Dの出力がLになりFFリセ
ツト信号S6がLになる。クロツク断検出信号S
1がHになつた後時間T4が経過すると、FFセツ
ト信号S4が発生し、R−Sフリツプフロツプ1
8Hの出力であるクロツクイネーブル信号S5が
Hになる。
〔区間〕 クロツクイネーブル信号S5がHになると、
AND回路18Fを通してローカルクロツク信号
C2が、システムバスに共通クロツク信号C1と
して出力される。クロツクイネーブル信号S5が
Hになつた直後は、時間T3が経過するまでクロ
ツク不一致信号S2がAND回路18Cによつて
無視される。これは、クロツク信号の切り換え時
に動作が不安定になるのを防止するためである。
ローカルクロツク信号C2がシステムバスに送出
されると、クロツク断検出信号S1がLになり、
時間T4だけ遅れてFFセツト信号S4もLにな
る。そして、現在送出中のローカルクロツク信号
C2がシステムバス上の唯一の共通クロツク信号
である間はクロツク不一致検出信号S2がLであ
るため、FFリセツト信号S6はLのままである。
〔区間〕 何らかの原因で共通クロツク信号C1に歪みが
生じクロツク不一致検出信号S2がHになると、
FFリセツト信号S6がHになり、R−Sフリツ
プフロツプ18Hの出力であるクロツクイネーブ
ル信号S5がLとなつてローカルクロツク信号C
2の送出が停止する。以下は〔区間〕に戻り、
上記の動作が繰り返される。
第6図はこの発明の別の実施例を示すもので、
CPUなどのクロツク信号供給回路の冗長化に応
用したものである。ここで、CPU用クロツク信
号C3は信号断検出回路16および不一致検出回
路17,17′に入力され、クロツク信号発生器
15,15′からのローカルクロツク信号C2,
C2′信号不一致検出回路17,17′に入力され
る。信号断検出回路16からのクロツク断検出信
号S1と、不一致検出回路17,17′からのク
ロツク不一致検出信号S2,S2′と、ローカル
クロツク信号C2,C2′とはクロツク送出制御
回路18,18′に入力され、クロツク送出制御
回路18,18′の出力はCPU用クロツク信号C
3にワイヤードOR接続される。
この場合も前記実施例と同様に、クロツク信号
発生器15,15′のどちらかが故障した場合に
も、一方が正常であればCPU用クロツク信号C
3を送出し続けることができ、CPU用クロツク
信号の途絶に起因する誤動作,システムダウンを
防止することができる。また、この場合には信号
断検出回路16は1回路あればよいので、構成が
より簡単になる。
〔発明の効果〕
この発明によれば、システムバスに接続される
電子回路基板に共通クロツク信号断検出回路を設
けたので、システムバス上の共通クロツク信号の
途絶が検出可能になり、またクロツク信号不一致
検出回路を設けたので、自回路のローカルクロツ
ク信号とシステムバス上の共通クロツク信号との
不一致が検出可能になり、さらにクロツク送出制
御回路を設けたので、自回路からのローカルクロ
ツク信号を送出していないときに共通クロツク信
号が途絶した場合には前記ローカルクロツク信号
を共通クロツク信号としてシステムバスに送出す
る一方、自回路からローカルクロツク信号を送出
しているときに前記ローカルクロツク信号と共通
クロツク信号との不一致が検出された場合には前
記ローカルクロツク信号の送出を停止することが
可能になる。その結果、システムバス上に唯一の
共通クロツク信号が常に存在することになるた
め、バス管理回路なしでもシステム構成が可能と
なり、またバス管理回路からの共通クロツク信号
が途絶した場合でも、システムバスインタフエー
スの動作を可能にしてシステムダウンを防止で
き、信頼性を向上させることができる利点がもた
らされる。
【図面の簡単な説明】
第1図はこの発明の実施例を示す構成図、第2
図はこの発明による共通クロツク信号供給回路の
動作を説明するための状態遷移図、第3図は信号
断検出回路の内部構成を示す構成図、第3A図は
その動作を示すタイムチヤート、第4図は不一致
検出回路の内部構成を示す構成図、第4A図はそ
の動作を示すタイムチヤート、第5図はクロツク
送出制御回路の内部構成を示す構成図、第5A図
はその動作を示すタイムチヤート、第6図はこの
発明の別の実施例を示す構成図、第7図は共通ク
ロツク信号供給回路が適用されるシステムの一例
を示す構成図、第8図は電子回路の内部構成例を
示す構成図である。 符号説明、1……電子回路、2……バス管理回
路、3……システムバス、11……カード内バ
ス、12……システムバスインタフエース、13
……マイクロプロセツサ(CPU)、14……メモ
リ、15,15′……クロツク信号発生器、16
……信号断検出回路、17,17′……不一致検
出回路、18,18′……クロツク送出制御回路、
16A,17C……ワンシヨツトタイマ、17A
……排他的OR回路、17B……フイルタ回路、
18A,18B……遅延回路、18C,18D,
18E,18F……AND回路、18G……OR回
路、13H……R−Sフリツプフロツプ。

Claims (1)

  1. 【特許請求の範囲】 1 共通クロツク信号が供給されるシステムバス
    に並設され、個々にローカルクロツク信号源をも
    つ複数の電子回路の少なくとも1つに、 システムバス上の共通クロツク信号の途絶を検
    出する信号断検出手段と、 自回路のローカルクロツク信号とシステムバス
    上の共通クロツク信号との不一致を検出する不一
    致検出手段と、 自回路からローカルクロツク信号を送出してい
    ないときに共通クロツク信号の途絶を検出した場
    合は該ローカルクロツク信号を共通クロツク信号
    としてシステムバスに送出する一方、自回路から
    ローカルクロツク信号を送出しているときに該ロ
    ーカルクロツク信号と共通クロツク信号との不一
    致が検出された場合は該ローカルクロツク信号の
    送出を停止する制御手段と、 を設けてなることを特徴とする共通クロツク信号
    供給回路。
JP62155425A 1987-06-24 1987-06-24 Common clock signal supply circuit Granted JPS641017A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62155425A JPS641017A (en) 1987-06-24 1987-06-24 Common clock signal supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62155425A JPS641017A (en) 1987-06-24 1987-06-24 Common clock signal supply circuit

Publications (3)

Publication Number Publication Date
JPH011017A JPH011017A (ja) 1989-01-05
JPS641017A JPS641017A (en) 1989-01-05
JPH0520765B2 true JPH0520765B2 (ja) 1993-03-22

Family

ID=15605727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62155425A Granted JPS641017A (en) 1987-06-24 1987-06-24 Common clock signal supply circuit

Country Status (1)

Country Link
JP (1) JPS641017A (ja)

Also Published As

Publication number Publication date
JPS641017A (en) 1989-01-05

Similar Documents

Publication Publication Date Title
US5546023A (en) Daisy chained clock distribution scheme
US5555213A (en) Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
JP2533192B2 (ja) マルチプロセッサシステムにおけるパワ―オンリセット回路
JPH0520765B2 (ja)
JPH011017A (ja) 共通クロック信号供給回路
KR0141292B1 (ko) 전전자 교환기에 있어서 이중화 제어회로
JP2736474B2 (ja) データ処理装置
JPH0755179Y2 (ja) 並列多重電子連動装置
JPH0426914Y2 (ja)
JP2734243B2 (ja) ウォッチドッグ・タイマ
JPH0426915Y2 (ja)
JP3006330B2 (ja) データ処理装置のクロック衝突検知回路
JP2531302B2 (ja) 二重化切替方式
JPS6227814A (ja) 故障検出回路
KR200300385Y1 (ko) 전전자 교환기에서의 동기용 클럭 모니터 회로
JPS61255445A (ja) Cpu監視回路
SU1013962A1 (ru) Устройство дл контрол двухпроцессорной системы
RU1786487C (ru) Дискретное устройство
KR100499501B1 (ko) 이중화 장치 및 방법
JPH0664535B2 (ja) マイクロコンピユ−タ・システム
SU1136336A1 (ru) Мажоритарно-резервированное устройство
JP2690615B2 (ja) 論理回路
JPH0625976B2 (ja) マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路
JPH0433054B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees