JPH05206794A - 位相同期信号発生回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】所望の同期クロツクが高周波である場合またト
リガ信号の周期が長い場合においても、外部トリガ信号
に位相同期したクロツク信号を得る。 【構成】基準クロツクを発生する基準クロツク発生手段
１と、基準クロツクに基づいて比較基準波を発生する比
較基準波発生手段２と、前記外部トリガ信号ＴＲＧ入力
時の前記比較基準波の電圧レベルをデジタル値で記憶す
る記憶手段６と、前記記憶されたデジタル値に対応する
アナログ電圧レベルと前記比較基準波の電圧レベルとの
比較を行うことにより同期クロツクを得る比較手段４と
を具備する。前記デジタル値記憶手段はＡ／Ｄ変換手段
５及びＤ／Ａ変換手段８を備え、Ｄ／Ａ変換手段８は外
部トリガ信号ＴＲＧ入力より所定時間経過後にＤ／Ａ変
換処理を行う。Ｄ／Ａ変換処理が終了するまでの間、前
記比較基準波の電圧レベルを前記比較手段４に入力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部トリガ信号に位相
同期したクロツク信号を発生する位相同期信号発生回路
に関するものである。

【０００２】

【従来の技術】従来、外部トリガ信号に位相同期したク
ロツクを得る手法として、図３や図４に示す構成の位相
同期信号発生回路が用いられる。以下、それぞれの従来
の位相同期信号発生回路について説明する。

【０００３】図３において、５１は水晶発振器であり、
所望の同期クロツクの周波数ｆの８倍の周波数８×ｆの
クロツク信号ＣＬＫ８を、Ｄフリツプフロツプ（Ｄ・F/
F）５３及びカウンタ（例えばＴＴＬの７４１６１）５
４に供給している。また、Ｄ・F/F５２のクロツク端子に
は外部トリガ信号ＴＲＧが入力されている。

【０００４】以下、この位相同期信号発生回路の動作に
ついて簡潔に説明する。外部トリガ信号ＴＲＧがＤ・F/F
５２のクロツク端子に入力すると、Ｄ・F/F５２の出力Ｑ
は“ハイ”となる。この出力端子ＱはＤ・F/F５３のデー
タ入力端子Ｄに接続されているため、水晶発振器５１か
らのクロツク信号ＣＬＫ８の次の立上りエツジでＤ・F/F
５３の出力／Ｑは“ロー”となり、カウンタ５４をリセ
ツトすると同時にＤ・F/F５２もリセツトされる。

【０００５】したがつて、次のＣＬＫ８信号の立上りエ
ツジではカウンタ５４のリセツトが解除されて、その次
の立上りエツジからカウントを始める。そこで、カウン
タ５４の８分周出力ＱC を同期クロツク信号ＣＬＫとす
れば、このＣＬＫ信号は１／８周期の精度でＴＲＧ信号
と位相同期した信号となる。

【０００６】図４において、４１は水晶発振器で発振周
波数ｆは所望する同期クロツクＣＬＫの周波数と等し
い。４２は水晶発振器４１の基準クロツクと同じ周期で
同じ位相の三角波信号を発生する三角波発生回路、４３
はトリガ信号ＴＲＧが入力したときの三角波の電圧レベ
ルをアナログホールドするサンプルホールド回路であ
る。４４はアナログコンパレータであり、トリガ信号入
力時にサンプルホールド回路４３によつてホールドされ
た電圧レベルと三角波発生回路４２からの三角波信号と
を比較し、ホールド電圧よりも三角波電圧の方が高いと
きに“ハイ”を出力する。

【０００７】ここで、三角波発生回路４２から出力され
る三角波の傾き（スロ−プ）が常に等しければ、図５に
示すようにトリガ信号に位相同期した周波数ｆのクロツ
ク出力信号が得られる。

【０００８】

【発明が解決しようとしている課題】しかしながら、図
３に示した上記従来例では、所望する同期クロツクの周
波数が５〜６ＭHz以下程度の領域では簡便で安価な方式
であるといえるが、高周波同期クロツク信号、もしくは
より同期精度の高い同期クロツク信号を得ようとする
と、水晶発振器の発振周波数を５０ＭHz以上にしなけれ
ばならず、回路設計が難しくなるとともに、水晶発振器
のコストも高くなつてしまう。

【０００９】また、図４に示した上記従来例では、外部
トリガ信号ＴＲＧの入力周期が長くなると、サンプルホ
ールド回路４３でのアナログレベルのホールド時間が長
くなるため、サンプルホールド回路４３の特性また温度
等の周囲環境の変化などに起因するホールド電圧の変動
が無視できなくなる。したがつて、同期クロツクの位相
のずれは避けられず、安定した同期クロツクを長時間に
わたつて得ることが難しいという欠点を有する。

【００１０】本発明は、上述の問題点に鑑みて成された
もので、所望の同期クロツクが高周波である場合またト
リガ信号の周期が長い場合においても、正確な同期クロ
ツクを得る位相同期信号発生回路を提供することを目的
とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の位相同期信号発生回路は、外部トリガ信号
に位相同期したクロツク信号を発生する位相同期信号発
生回路であつて、基準クロツクを発生する基準クロツク
発生手段と、前記基準クロツクに基づいて比較基準波を
発生する比較基準波発生手段と、前記外部トリガ信号入
力時の前記比較基準波の電圧レベルをデジタル値で記憶
する記憶手段と、前記記憶されたデジタル値に対応する
アナログ電圧レベルと前記比較基準波の電圧レベルとの
比較を行うことにより同期クロツクを得る比較手段とを
具備する。

【００１２】ここで、前記位相同期信号発生回路はＡ／
Ｄ変換手段及びＤ／Ａ変換手段を備え、該Ｄ／Ａ変換手
段は前記外部トリガ信号入力より所定時間経過後にＤ／
Ａ変換処理を行う。又、前記Ｄ／Ａ変換手段によるＤ／
Ａ変換処理が終了するまでの間、前記比較基準波の電圧
レベルを直接前記比較手段に入力する入力切替手段を更
に具備する。

【００１３】以上のように構成される位相同期信号発生
回路においては、外部トリガ信号入力時の比較基準波の
電圧レベルをデジタル値として記憶し、このデジタル値
を基準電圧として比較手段に入力することにより、トリ
ガ信号の周期が長い場合においても基準電圧の変動を避
けることができる。

【００１４】

【実施例】以下、添付図面を参照して本発明の実施例を
説明する。まず、外部トリガ信号を入力してから所定時
間経過後に同期クロツクが得られればよい場合を想定し
て説明する。外部トリガ信号入力直後に同期クロツクを
得る構成については、次の実施例で説明する。

【００１５】例えば、レーザビームプリンタでは、画像
データの転送クロツク（画像クロツク：ＶＣＬＫ）とし
て、主走査方向の同期信号である周知のビームデイテク
ト（ＢＤ）信号に同期したクロツクが用いられている。
解像度が３００ｄｐｉ（ドツト／インチ）で毎分８枚
（Ａ４サイズ）のスループツトを有する標準的なレーザ
ビームプリンタにおいては、ＢＤ信号の周期が約２ｍｓ
ｅｃ、画像クロツク信号ＶＣＬＫの周波数が約２Ｍヘル
ツであり、ＢＤ信号の入力から実際の画像データの出力
までの時間は約２００μｓｅｃである。したがつて、Ｂ
Ｄ信号に同期したＶＣＬＫ信号は、この所定時間内に得
られていれば良い。以下では、レーザビームプリンタの
主走査方向の同期を対象として本実施例の動作を説明す
る。

【００１６】図１は本実施例の位相同期信号発生回路の
概略構成を示すブロツク図である。以下、図１を参照し
て本実施例の位相同期信号発生回路の動作について説明
する。

【００１７】図中、１は発振周波数２ＭHzの水晶発振
器、２は水晶発振器１の出力と同じ周波数で同じ位相の
三角波を発生する三角波発生回路、３はＢＤ信号外部ト
リガ（信号ＴＲＧ）入力時の三角波の電圧レベルをアナ
ログホールドするサンプルホールド回路、５はＡ／Ｄ変
換器、６はラツチ、７はＢＤ信号が入力してから所定時
間経過後にラツチ６へラツチクロツクを出力するタイマ
回路、８はＤ／Ａ変換器、４はＤ／Ａ変換器の出力と三
角波発生回路２の三角波出力のアナログレベルとを比較
し、三角波のレベルの方が大きい時“ハイ”を出力する
アナログコンパレータである。

【００１８】このような構成において、トリガ信号とし
てＢＤ信号が入力すると、サンプルホールド回路３によ
りＢＤ信号入力時の三角波の電圧レベルが直ちにホール
ドされる。同時にこのホールド電圧はＡ／Ｄ変換器５に
入力され、Ａ／Ｄ変換器５ではＢＤ信号によるトリガで
ホ−ルド電圧のデジタル変換が行われる。

【００１９】一方、タイマ回路７ではＢＤ信号入力後、
Ａ／Ｄ変換器５におけるＡ／Ｄ変換処理が完了するのに
要する時間（例えば、１０μｓｅｃ）を計測する。この
タイマ回路７はカウンタ回路となつており、ＢＤ信号を
カウント開始信号として水晶発生器１の発振クロツクを
所定数（１０μｓｅｃの場合は２０カウント）カウント
することによつて時間の計測を行う。所定の時間が経過
すると時間経過信号を出力し、この信号はラツチ６にラ
ツチクロツクとして入力される。すると、ラツチ６に
は、ＢＤ信号入力時の三角波の電圧レベルをデジタル値
に変換した値がラツチされる。

【００２０】このようにして得られたラツチ６のデジタ
ル値は、Ｄ／Ａ変換器８により再びアナログ信号に変換
され、アナログコンパレータ４のマイナス入力端子に入
力される。コンパレータ４では、このアナログ信号と三
角波発生回路３からの三角波信号とのレベルの比較が行
われ、三角波信号のレベルの方が高いときに“ハイ”信
号が出力される。

【００２１】したがつて、コンパレ−タ４の出力信号は
ＢＤ信号に同期した周波数２ＭHzの画像クロツク信号Ｖ
ＣＬＫとなる。尚、このＶＣＬＫ信号の周波数及び位相
は次の主走査のＢＤ信号が入力し、所定時間経過後にラ
ツチ６に新しい値がラツチされるまで保持される。以上
説明した動作を、各主走査毎に繰り返すことにより、出
力画像の位相ずれを避けることができる。

【００２２】

【他の実施例】上記実施例では、外部トリガ信号ＴＲＧ
に同期したクロツク信号ＣＬＫを、所定時間経過後に得
る構成について説明したが、ここでは、同期クロツク信
号ＣＬＫを直ちに得る位相同期信号発生回路の実施例に
ついて説明する。

【００２３】図２は本実施例の位相同期信号発生回路の
概略構成を示すブロツク図であり、図１と同じ機能を有
する部位については同じ参照番号を付し、重複する説明
は省略する。図中、９はアナログスイツチであり、選択
信号ＳＥＬが“ロー”のときは入力端子Ａが、また選択
信号ＳＥＬが“ハイ”のときは入力端子Ｂが出力端子Ｙ
と導通状態となる。

【００２４】以下、図２を参照して本実施例の位相同期
信号発生回路の動作を説明する。前記実施例と同様に、
外部トリガ信号ＴＲＧが入力すると、サンプルホールド
回路３においてその時点での三角波信号の電圧レベルが
直ちにホールドされ、Ａ／Ｄ変換器５でＡ／Ｄ変換が行
われる。ここで、サンプルホールド回路３においてアナ
ログホールドされた信号は、アナログスイツチ９の入力
端子Ａにも入力されている。

【００２５】タイマ回路７はＴＲＧ信号が入力される
と、その出力がリセツトされて“ロー”となり、所定時
間のカウントを開始する。したがつて、この時点ではア
ナログスイツチ９の出力Ｙは入力端子Ａと導通状態とな
つている。すなわち、アナログコンパレータ４において
は、ＴＲＧ信号入力時にアナログホールドされた電圧と
三角波信号の電圧レベルとの比較が行なわれ、同期クロ
ツクＣＬＫが直ちに出力される。

【００２６】次に、タイマ回路７で所定時間のカウント
が終了すると、カウント終了信号が“ハイ”となり、こ
の時点でのＡ／Ｄ変換器５の出力デジタル値がラツチ６
によつてラツチされ、Ｄ／Ａ変換器８によつて直ちにア
ナログ値に変換される。同時にアナログスイツチ９の出
力は入力端子Ｂ側に切り換わる。即ち、比較基準電圧が
デジタル値をＤ／Ａ変換したものに切り換わる。このよ
うな状態は、次のトリガ信号の入力によりタイマ回路７
の出力がリセツトされるまで保持され、同様の動作がＴ
ＲＧ信号の入力毎に繰り返される。

【００２７】以上説明したように、本実施例では外部ト
リガ信号の入力時点より所定時間が経過する（Ａ／Ｄ変
換が終了する）までの間はアナログのホールド値、それ
以降はデジタル値を比較基準電圧として使用する。その
ため、トリガ入力と同時に同期クロツクが得られ、また
トリガ信号の周期が長い場合においても良好な同期精度
を保つことが可能となる。

【００２８】尚、上記実施例では、サンプルホ−ルド回
路，Ａ／Ｄ変換器，ラツチを個別に構成する例を示した
が、サンプルホ−ルド回路内蔵のＡ／Ｄ変換器やラツチ
機能を有するＡ／Ｄ変換器などの回路素子を用いること
も可能である。このような素子を用いれば、より簡潔な
構成で本実施例を実現することができる。

【００２９】また、上記実施例では、三角波信号を用い
たが、のこぎり波や、サイン波を用いても同様な効果を
奏する。更に、上記実施例では、レーザビームプリンタ
の主走査同期について説明したが、本実施例の位相同期
信号発生回路はこれに限定されるものではなく、外部ト
リガ信号に同期したクロツクが必要とされるシステムに
広く適用可能である。また、上記実施例においては、ハ
−ド的に位相同期信号発生回路を構成する例を示した
が、プログラムによりソフト的に実現することも可能で
ある。

【００３０】

【発明の効果】本発明により、所望の同期クロツクが高
周波である場合またトリガ信号の周期が長い場合におい
ても、正確な同期クロツクを得る位相同期信号発生回路
を提供できる。すなわち、トリガ信号入力時の比較基準
波（三角波信号）の電圧レベルをＡ／Ｄ変換したデジタ
ル値を基準電圧することにより、トリガ信号の周期が長
い場合においても基準電圧の変動がないため、正確な同
期クロツクを得ることができる。

【図面の簡単な説明】

【図１】本実施例の位相同期信号発生回路の概略構成を
示すブロツク図である。

【図２】他の実施例の位相同期信号発生回路の概略構成
を示すブロツク図である。

【図３】

【図４】従来例の位相同期信号発生回路の構成を示す図
である。

【図５】図４の従来例による位相のズレを説明するタイ
ミングチヤートである。

【符号の説明】

１…水晶発振器、２…三角波発生回路、３…サンプルホ
ールド回路、４…アナログコンパレータ、５…Ａ／Ｄ変
換器、６…ラツチ、７…タイマ回路、８…Ｄ／Ａ変換器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部トリガ信号に位相同期したクロツク
   信号を発生する位相同期信号発生回路であつて、 基準クロツクを発生する基準クロツク発生手段と、 前記基準クロツクに基づいて比較基準波を発生する比較
   基準波発生手段と、 前記外部トリガ信号入力時の前記比較基準波の電圧レベ
   ルをデジタル値で記憶する記憶手段と、 前記記憶されたデジタル値に対応するアナログ電圧レベ
   ルと前記比較基準波の電圧レベルとの比較を行うことに
   より同期クロツクを得る比較手段とを具備することを特
   徴とする位相同期信号発生回路。
2. 【請求項２】 前記位相同期信号発生回路はＡ／Ｄ変換
   手段及びＤ／Ａ変換手段を備え、該Ｄ／Ａ変換手段は前
   記外部トリガ信号入力より所定時間経過後にＤ／Ａ変換
   処理を行うことを特徴とする請求項１記載の位相同期信
   号発生回路。
3. 【請求項３】 前記Ｄ／Ａ変換手段によるＤ／Ａ変換処
   理が終了するまでの間、前記比較基準波の電圧レベルを
   直接前記比較手段に入力する入力切替手段を更に具備す
   ることを特徴とする請求項１記載の位相同期信号発生回
   路。