JPH05206749A - 電流制限回路 - Google Patents

電流制限回路

Info

Publication number
JPH05206749A
JPH05206749A JP4211143A JP21114392A JPH05206749A JP H05206749 A JPH05206749 A JP H05206749A JP 4211143 A JP4211143 A JP 4211143A JP 21114392 A JP21114392 A JP 21114392A JP H05206749 A JPH05206749 A JP H05206749A
Authority
JP
Japan
Prior art keywords
circuit
current
transistor
voltage
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4211143A
Other languages
English (en)
Other versions
JP2502244B2 (ja
Inventor
Scott B Kesler
スコット・バーク・ケスラー
Mark W Gose
マーク・ウエンデル・ゴーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delco Electronics LLC
Original Assignee
Delco Electronics LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delco Electronics LLC filed Critical Delco Electronics LLC
Publication of JPH05206749A publication Critical patent/JPH05206749A/ja
Application granted granted Critical
Publication of JP2502244B2 publication Critical patent/JP2502244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 【目的】 出力電流路に電流感知素子を必要としないイ
ンターフェース駆動回路の出力電流を制限するための回
路を提供する。 【構成】 回路(35)は、駆動トランジスタ(48、
50)からなるインターフェース駆動回路からの出力駆
動電流を制限するものである。この回路(35)は、外
部直列供給抵抗(30)を電流感知素子として、2つの
用途で利用している。駆動トランジスタ(48、50)
を介して引き出した過剰電流に起因して増加した外部抵
抗(30)間の電圧降下を、制御トランジスタ(38)
に結合し、これが、増加した電圧降下に応答して、駆動
トランジスタ(48、50)へのベース駆動電流を減少
させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、インターフェ
ースドライブのような駆動トランジスタの出力電流を制
限するための回路に関するものである。
【0002】
【従来技術および発明が解決しょうとする課題】パワー
トランジスタのように、他の種類のトランジスタとイン
ターフェースするための集積回路は、種々の負荷要求を
有することがあり、出力回路が種々の負荷とインターフ
ェースできることが必要である。例として、このような
状況は、高側駆動出力から得られる出力電流を1つまた
は複数の高側通過トランジスタの利得で制限する場合に
生じる。指定された最小特定出力電流を保証するために
は、最小利得の条件の下で作動するように回路を設計し
なくてはならない。しかしながら、高利得トランジスタ
と用いた場合、出力電流は過剰となる可能性があり、結
果として電力消費が高いレベルとなり、更に集積回路
(IC)を損傷する可能性もある。ICの損傷を防止す
るためには、出力電流の最大量を制限する手段が必要で
ある。
【0003】出力電流を制限する従来の方法は、出力電
流路と直列に配置した電流感知素子を用いていた。この
素子は、典型的に、両端に感知電圧が発生するようにし
た抵抗か、或はカレントミラー構成の一部であるダイオ
ードである。電流感知素子を通過した電流は、電圧降下
を起こし、それが回路で得られる出力電圧から減算する
ようにしている。供給電圧が低い回路では、不要な電圧
低下は望ましいものではない。更に、各出力電流路に電
流感知素子とそれに関連する回路が必要となるので、1
本以上出力電流路がある回路では、余分なシリコン領域
と余分なコストが必要となる。
【0004】また、電流感知素子を実施するための回路
は、大きな温度係数を有する傾向があり、温度変化に伴
って制限した出力電流に変化が起こる原因となること
も、発見されている。この特性を除去するための温度補
償回路は、更に多くのシリコン領域とコストを必要とす
る。更に、電流感知素子が集積化した抵抗の場合、シリ
コン処理の変動が結果として抵抗値の変動となり、出力
電流制限レベル値の変動をもたらすことになる。
【0005】本発明は、駆動トランジスタの出力電流を
制限するための改良した回路を提供しようとするもので
ある。
【0006】
【課題を解決するための手段】本発明の1つの態様によ
れば、請求項1に特定したような回路を提供する。本発
明は、出力電流路に電流感知素子を必要としないインタ
ーフェース駆動回路の出力電流を制限するための回路を
提供できるものである。2本の経路を同時に駆動するの
ではない限り、出力電流路の本数に係わらず、各集積回
路に本発明を基にした回路1つがあればよい。また、各
追加した出力電流路には集積化したダイオード1つのみ
が必要となる。温度補償を望む場合、温度補償回路を、
各集積回路に対して、本発明を基にした回路を用いて実
施することができる。上述の特徴が与えられれば、本発
明は、出力線におけるいかなる不要な電圧降下も除去す
ることができ、必要なシリコン領域、したがって製造コ
ストを徹底的に減少することができ、そして処理変動の
いくつかの危険性を除去することができる。
【0007】本発明は、供給電圧線内に外部直列抵抗を
用いた集積回路に用いるようにすることができる。外部
抵抗の典型的な用途は、供給電圧レギュレータをクラン
プするための電圧降下としてであり、車両の用途では一
般的なものである。本発明は、外部抵抗を出力電流感知
素子として副次的に用いることができる。外部抵抗は既
に他の電圧クランプに必要なので、それらを感知素子と
して用いると、構成物の数を節約するのに効果的であ
る。
【0008】好適実施例は、電力供給用外部手段と少な
くとも1つの出力トランジスタとの間に結合された外部
抵抗を備えている。更に、出力トランジスタのベース駆
動とクランプされた集積回路の電圧供給線との間に結合
されたトランジスタを含む、内部手段がある。この内部
手段は、外部抵抗にかかる電圧降下に応答して、出力ト
ランジスタへのベース駆動電流を制限し、これによって
外部抵抗を感知抵抗として用い、そして出力トランジス
タの出力電流を制限するようにしたものである。
【0009】
【実施例】本発明の一実施例を、例示のためのみに、添
付図面を参照して以下に説明する。図1の回路は、集積
回路用の典型的な電圧クランプを示すものである。ボッ
クス15内の構成物は、集積回路の構成物であり、抵抗
12は、集積回路への電流を制限する外部抵抗であり、
Vbは、車両電圧供給部のような外部電圧源を表す。図
示した回路は、外部抵抗12を用いることによって、本
発明の実施例を実施することができる回路の理想的な例
である。
【0010】この回路において、内部電圧供給線14と
グラウンド26との間の電圧差は、ツエナーダイオード
16、18及び20のツエナー電圧にトランジスタ22
のエミッタ電圧(Vbe22)を加えたものに等しい。抵抗
24は、ツエナーダイオードとグラウンドとの間の電流
路を完成する。
【0011】図2において、ボックス31内の回路は、
電圧Vbを有する外部電源から、抵抗28及び30を介
して、電力を受け取る集積回路を表している。線32及
び52は、内部供給線を表し、図1のクランプされた電
源のような別個の電圧クランプに各々接続してある。
【0012】ボックス34は、全体的に集積回路31に
含まれる別の回路を表しており、線32に対する電圧ク
ランプを含むこともできる。ボックス51は、線52に
対する電圧クランプを表す。トランジスタ48及び50
は出力駆動トランジスタであって、内部供給線52に接
続してある。ベースドライバ58及び60は、所望の回
路の実施に応じて、選択的にトランジスタ48及び50
のベースを介して電流を引き出すことによって、選択的
にトランジスタ48及び50を駆動するものである。当
業者であれば、ここで更に詳しく説明しなくとも、適切
なベースドライバ回路(58、60)を容易に実施する
ことができよう。
【0013】出力駆動トランジスタ48、50を選択的
に駆動するので、線54及び56は、パワートランジス
タまたはスイッチングトランジスタのようないかなる適
切な負荷にも、出力電流を与えるものである。線54ま
たは56を介して引き出した電流が増加するにつれ、抵
抗30を通る電流は減少し、抵抗30の電圧降下は増加
する。
【0014】ボックス35内の回路は、全体的に本発明
の実施例に関するものである。図示の制御トランジスタ
38は、NPNトランジスタであり、そのコレクタを内
部供給線32に接続してあり、ダイオード44及び46
を介して、出力ドライブトランジスタ48及び50のベ
ースにエミッタ結合してある。抵抗36をトランジスタ
38のコレクタとベースとの間に結合してあり、更に、
抵抗40をトランジスタ38のベースとエミッタとの間
に結合してある。
【0015】図示の例では、2つの出力駆動トランジス
タを用いている。本実施例は、2つの駆動トランジスタ
を同時に動作させるのではない限り、1つまたは多くの
出力駆動トランジスタを用いるような場合も、包含する
ことができる。1つの出力駆動トランジスタのみを用い
る場合、ダイオード(44または46)を除去してもよ
い。また、2つ以上の出力駆動トランジスタを用いる場
合、ダイオード44及び46と同様な分離用ダイオード
を、トランジスタ38のエミッタと夫々の追加した出力
駆動トランジスタのベースとの間に結合する。
【0016】動作において、出力電流の制限は、線32
及び52における2つの供給電圧間の電圧差(それぞれ
VS1及びVS2と呼ぶ)を感知することによって、行
なわれる。この電圧差は抵抗30を介して引き出した電
圧の変動、したがって抵抗30間の電圧の変動によって
起こるものである。ここに示したような実施では、供給
線52から引き出した電流は、出力電流と、出力駆動ト
ランジスタ48及び50に対するベース駆動電流との合
計となる。ベース駆動電流は既知なので、Vbに関連す
るVS2におけるいずれかの付加的な電圧降下として、
出力電流を測定することができる。線32は電流制限回
路への電流、並びに集積回路31のための他の全ての動
作電流を供給するものである。線32からの引き出され
る電流が既知で、比較的予測可能なので、VS1におけ
るVbに対する電圧降下も既知でしかも予測可能であ
る。
【0017】出力電流の制限は、電圧VS2が電圧VS
1以下の所定のレベルに達した時に、出力駆動トランジ
スタへのベース駆動を減少することによって、制御す
る。説明を簡素化するために、ダイオード44及び46
間の電圧は、出力駆動トランジスタ48及び50のVbe
電圧に等しいものと仮定して、所定の電圧差をVlim
呼ぶことにし、これをトランジスタ38のベース−エミ
ッタ電圧(Vbe)と抵抗36(R1)による電圧降下と
の合計によって、定義する。ノード43の電圧V4 3がほ
ぼVS2に等しく成った時、所定の電圧差に対する近似
が起こる。すると、VS1とVS2との間の差がトラン
ジスタ38のコレクタ−エミッタ電圧と等しくなる。上
述のように、この電圧は、トランジスタ38のVbeと抵
抗36間の電圧との合計である。
【0018】VS2における電圧がV43に近付く時、ト
ランジスタは通電を開始する。別の説明をすれば、VS
1とVS2との間の電圧差がVlimに等しい時、トラン
ジスタ38は電流を引き出し始める。トランジスタ38
を流れる電流は、利用中の出力駆動トランジスタ(48
または50)のベースにおける電流に加えられる。出力
駆動トランジスタ(48または50)のベースにトラン
ジスタ38を通過した電流を加えることによって、その
出力駆動トランジスタへの効果的なベース駆動電流を減
少させ、線54または56上の出力電流を制限すること
になる。
【0019】抵抗36(R1)及び40(R2)は、トラ
ンジスタ38と共に、標準Vbe乗算器回路を構成する。
電流源42が発生するIrefを無視すると、トランジス
タ38によってセットされるVlim値は、次の式で示す
ことができる。 Vlim = Vbe(1+R1/R2) (1) 式(1)は、抵抗36及び40の比率を変化させること
によって、トランジスタ38のVbeより大きいいかなる
値にも、Vlimを等しくなるように変化させることがで
きる。トランジスタ38によるこのVlimの固定の柔軟
性は、線54または56の出力電流を制限すべき、所望
のVS1とVS2の差分電圧を、設計者が設定できるよ
うにするものである。
【0020】好適な実施は、温度補償電流源42を用い
ることである。トランジスタ38の電圧Vbeが大きな負
温度係数を有するので、このような電流源42は好まし
いものである。集積回路の温度が上昇するにつれ、電圧
差VS1−VS2も変化し、これによって、出力電流制
限レベルを変化させようとする。電流源42は、それが
外部抵抗30及び28の温度係数と合致するようにV
limの温度係数を制御することによって、出力電流制限
レベルが変化してしまうのを防止する。
【0021】出力電流制限を広い温度範囲にわたって維
持する、所望の一定電圧差VS1−VS2は、正の温度
係数を有する付加的な電圧降下を抵抗36に跨がって加
えることによって、得ることができる。この付加的な電
圧降下を、電流源42を用いて発生させる。電流源42
は、正の温度係数を有する電圧Irefを供給するもので
ある。Irefを用いて、線32から抵抗36を介して電
流を引き出すようにしている。集積回路の温度が上昇す
るにつれて、トランジスタ38のVbeが低下するが、I
refによる抵抗36の電圧降下は増加する。以下に説明
するように適当な比率に設定すれば、IrefとVbeの温
度係数は、外部抵抗28及び30の温度係数と釣り合う
ので、温度による変化は互いに打ち消しあい、結果的に
出力電流制限レベルは一定となる。回路に好適な温度補
償電流源42を加えた場合、Vlimの式は次のように表
すことができる。 Vlim = Vbe(1+R1/R2) + Iref1 (2) 電流源42の好適な実施を図3に示す。これは標準「デ
ルタVbe」電流発生器である。発生される電圧を、トラ
ンジスタ84、86、88及び90、並びに抵抗92で
制御するようにする。図示の実施では、トランジスタ8
4及び90は各々、同一のトランジスタ86及び88の
3倍のエミッタ領域を有する。トランジスタ84及び9
0のエミッタ領域がより広いことの結果として、それら
のトランジスタのVbe電圧降下は、トランジスタ86及
び88のVbe電圧降下より、小さくなる。ノード85を
基準として用いると、トランジスタ90のVbe電圧を加
えたトランジスタ84のVbe電圧と、抵抗92(R3)
にかかる電圧降下との和は、トランジスタのVbe電圧降
下と、トランジスタ88のVbe電圧降下との和に等しく
なる。
【0022】上述から、抵抗R3を通った温度に依存す
る電流Irefを次のように定義できることを、示すこと
ができる。 Iref = (Vtln(9))/R3 (3) ここで、Vtは、kT/qによって定義した熱電圧であ
り、kはボルツマン係数、Tは華氏による温度、そして
qは電荷である。Vtが、温度と共に、抵抗92(R3
の値より速く増加するように、回路を実施すると、I
refは正の温度係数を有することになる。
【0023】抵抗70、72及び74が同一値を有し、
トランジスタ76、78及び80も同一であるので、図
示した回路は電流Irefをトランジスタ94を介して、
忠実に反映する。一方、トランジスタ96がノード41
(図2)から電流Irefを引き出すように、トランジス
タ94及び96を電流ミラー回路に設定してある。
【0024】線32は、別の回路34(図2)及び出力
電流制限回路に電圧を供給するので、抵抗28間の電圧
降下を計算する時、及びVlimに適切な値を計算する
時、この別の回路が引き出す電流を、考慮にいれなけれ
ばならない。
【0025】適当なVlimを設定するには、出力が所望
の電流制限レベルである時に線52に生じる電圧VS2
を判定し、そしてこの電圧を、同じ条件の間に線32に
生ずる既知のVS1電圧から減算することによって行
う。この数学的表現は、次のようになる。 Vlim = R30max(1+1/β48) − I2828 (4) ここで、Vlimは電圧制限におけるトランジスタ38の
ce電圧、R30は抵抗30の値、Imaxは出力電流を制
限したい出力電流レベル、β48はトランジスタ48、ト
ランジスタ50またはその他の出力トランジスタのβ
値、I28は抵抗28を介して引き出した電流、そしてR
28は抵抗28の値である。上記式も、出力トランジスタ
48及び50のVbeが分離ダイオード44及び46の順
方向ダイオード電圧と等しいことを、仮定している。
【0026】出力電流制限の温度独立性を達成するため
には、ボックス35内の回路、別の回路34及び電流源
42の温度係数を合計してゼロにならなくてはならな
い。抵抗28及び30が無視し得る温度依存性を有する
という条件では、次の式が成り立つ。 (dVbe/dT)(1+R1/R2) + in(9)(dVt/dT)(R1/R3)=dVS1/dT 外部抵抗28及び30の温度依存性が無視できない場
合、回路34及び35並びに電流源42の温度係数を合
計して、外部抵抗28及び30の温度係数にならなくて
はならない。当業者であれば、実験的測定によって、V
be、Vt、VS1、抵抗28及び抵抗30の温度係数を
容易に決定できるであろう。
【0027】一旦上記式の温度係数が決定したら、上記
式をR2に対して解く。次に、R2に対する解を、式
(2)に代入する。次に、上記式(2)及び(4)を用
いて、R1の適当な値を決定する。一旦R1を解くと、R
2の決定は容易に行なうことができる。結果的に得られ
たR1及びR2の値は、システムに対する実質的にゼロの
温度係数の要求、及び出力トランジスタ48及び50の
適当な電流制限を満足するものである。
【0028】上述の回路では、出力トランジスタ48及
び50を通る電流が制限され、集積回路及びこの集積回
路を実施している電子システムの他の構成物を、過剰電
流による損傷から保護するようにしている。
【0029】上述の電流発生器は、本発明と共に用いる
ことができる電流発生器の一例に過ぎない。正の温度係
数を有するものであれば、どのような電流発生器でも、
電流Irefを発生するために用いることができる。より
直線的な温度係数を有する回路が好ましい。
【図面の簡単な説明】
【図1】集積回路用の基本的電圧供給クランプ回路を示
す図。
【図2】本発明の回路の実施例の図。
【図3】温度補償電流供給回路の回路図。
【符号の説明】
12,24,28,30...抵抗 14...内部電圧供給線 16、18、20...ツエナーダイオード 26...グラウンド 32、52,54,56...線 38...制御トランジスタ 44、46...ダイオード 48、50...出力駆動トランジスタ 58、60...ベースドライバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・ウエンデル・ゴーズ アメリカ合衆国インディアナ州46902,コ コモ,サウス・400・イースト 722

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】外部抵抗を介して電力源と、共通グラウン
    ド電位とに接続可能な回路であって、 前記電力源に結合された時第1の電圧レベル(VS1)
    を用いる第1の電圧供給線(32)と、 前記電力源に結合された時第2の電圧レベル(VS2)
    を用いる第2の電圧供給線(52)であって、前記第2
    の電圧レベル(VS2)は前記外部抵抗を通過して流れ
    る抵抗電流に応答して変化するものである第2の電圧供
    給線(52)と、 前記第2の電圧供給線(52)に接続され、そこから電
    力を受け取る駆動トランジスタ(48、50)であっ
    て、該トランジスタ(48、50)のベースに供給され
    るベース駆動電流によって制御可能な出力電流を含む、
    駆動トランジスタ(48、50)と、 前記第1の電圧供給線(32)とグラウンドとの間に結
    合された制御回路(35)であって、前記第1及び第2
    の電圧レベル(VS1、VS2)の間の差が所定値(V
    lim)と等しい時、前記ベース駆動電流を減少すること
    によって、前記抵抗電流の変動及び結果的に前記第2の
    電圧レベル(VS2)に生じる変動に応答して、前記ベ
    ース駆動電流を制限するようにした、制御回路と、から
    なることを特徴とする、回路。
  2. 【請求項2】請求項1に記載の回路において、前記制御
    回路(35)は、前記第1の電圧供給線(32)に結合
    してあるコレクタと、前記駆動トランジスタ(48、5
    0)のベースに結合してあるエミッタと、電流源(4
    2)に結合してある制御トランジスタベースとを含む、
    制御トランジスタ(38)を備えており、前記制御トラ
    ンジスタは(38)は、前記第1及び第2の電圧レベル
    (VS1、VS2)の差が所定値(Vlim)と等しい
    時、前記ベース駆動電圧を減少するように動作可能であ
    ることを特徴とする、回路。
  3. 【請求項3】請求項2に記載の回路であって、更に、前
    記制御トランジスタ(38)のベースとコレクタとの間
    に接続された第1のバイアス抵抗(36)と、前記制御
    トランジスタ(38)のベースとエミッタとの間に接続
    された第2のバイアス抵抗(40)とを備えていること
    を特徴とする、回路。
  4. 【請求項4】請求項2または3に記載の回路であって、
    前記制御トランジスタ(38)は、負の温度係数を有
    し、そして電流源(42)は正の温度係数を有すること
    を特徴とする、回路。
  5. 【請求項5】請求項1、2、3、4のいずれか1項に記
    載の回路であって、更に、複数の駆動トランジスタ(4
    8、50)と、及び各々前記制御回路(35)をそれぞ
    れの駆動トランジスタ(48、50)に結合する複数の
    絶縁ダイオード(44、46)とを含むことを特徴とす
    る、回路。
  6. 【請求項6】請求項1、2、3、4、5のいずれか1項
    に記載の回路において、前記制御回路を、集積回路の形
    態で実施するようにしたことを特徴とする、回路。
JP4211143A 1991-08-09 1992-08-07 電流制限回路 Expired - Fee Related JP2502244B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/742,813 US5184036A (en) 1991-08-09 1991-08-09 Method of limiting output current from an interface drive circuit
US742813 1991-08-09

Publications (2)

Publication Number Publication Date
JPH05206749A true JPH05206749A (ja) 1993-08-13
JP2502244B2 JP2502244B2 (ja) 1996-05-29

Family

ID=24986332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4211143A Expired - Fee Related JP2502244B2 (ja) 1991-08-09 1992-08-07 電流制限回路

Country Status (4)

Country Link
US (1) US5184036A (ja)
EP (1) EP0527516B1 (ja)
JP (1) JP2502244B2 (ja)
DE (1) DE69208969T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636570A (ja) * 1992-07-16 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置のセンスアンプ回路
DE19505269C1 (de) * 1995-02-16 1996-05-23 Siemens Ag Integrierbare Schaltungsanordnung zur Arbeitsstromstabilisierung eines Transistors durch Gegenkopplung, insbesondere geeignet für batteriebetriebene Geräte
DE19704089C2 (de) * 1997-02-04 1999-02-11 Deutsch Zentr Luft & Raumfahrt Verfahren zur Steuerung eines Zerhacker(Chopper)-Treibers und Schaltungsanordnung zur Durchführung des Verfahrens
US6525919B2 (en) * 2001-01-24 2003-02-25 Intersil Americas Inc. Current limiting switch and related method
JP4156204B2 (ja) * 2001-03-14 2008-09-24 パイオニア株式会社 電源遮断装置
US20030117018A1 (en) * 2001-12-21 2003-06-26 Young James M. Current mirror seatbelt interface circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654530A (en) * 1970-06-22 1972-04-04 Ibm Integrated clamping circuit
US3676713A (en) * 1971-04-23 1972-07-11 Ibm Saturation control scheme for ttl circuit
US3691426A (en) * 1971-10-26 1972-09-12 Teledyne Inc Current limiter responsive to current flow and temperature rise
US3988643A (en) * 1974-10-25 1976-10-26 Litton Business Systems, Inc. Latch circuit
US3988644A (en) * 1975-09-26 1976-10-26 Motorola, Inc. Current protection circuit
US4118640A (en) * 1976-10-22 1978-10-03 National Semiconductor Corporation JFET base junction transistor clamp
DE2813073C2 (de) * 1978-03-25 1984-07-26 Telefunken electronic GmbH, 7100 Heilbronn Diskriminator-Schaltung
JPS6053924B2 (ja) * 1978-04-05 1985-11-28 株式会社東芝 リミツタ回路
US4333120A (en) * 1980-02-27 1982-06-01 General Motors Corporation Transistor protection circuit
US4354217A (en) * 1980-07-07 1982-10-12 Burroughs Corporation Automatic power disconnect system for wafer scale integrated circuits
US4408248A (en) * 1981-12-30 1983-10-04 Bell Telephone Laboratories, Incorporated Protection circuit
US4533845A (en) * 1984-02-22 1985-08-06 Motorola, Inc. Current limit technique for multiple-emitter vertical power transistor
US4672502A (en) * 1985-02-21 1987-06-09 Motorola, Inc. Overdissipation protection circuit for a semiconductor switch
IT1209647B (it) * 1985-06-24 1989-08-30 Sgs Microelettronica Spa Circuito antisaturazione per transistore pnp integrato.
US4750079A (en) * 1986-05-27 1988-06-07 Motorola, Inc. Low side switch integrated circuit
SE457182B (sv) * 1987-04-03 1988-12-05 Ericsson Telefon Ab L M Anordning bestaaende av en skyddskrets foer att skydda en integrerad krets mot oeverbelastnings- och kortslutningsstroemmar

Also Published As

Publication number Publication date
DE69208969D1 (de) 1996-04-18
US5184036A (en) 1993-02-02
EP0527516A2 (en) 1993-02-17
EP0527516A3 (en) 1993-07-21
EP0527516B1 (en) 1996-03-13
DE69208969T2 (de) 1996-07-25
JP2502244B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
US4352056A (en) Solid-state voltage reference providing a regulated voltage having a high magnitude
US3893018A (en) Compensated electronic voltage source
JPS59195718A (ja) 電流安定化回路
US5111071A (en) Threshold detection circuit
KR101478971B1 (ko) 예를들어 1-10v 인터페이스들을 위한 온도 보상 전류 생성기
US3886380A (en) Gain control circuit
JP2502244B2 (ja) 電流制限回路
US4325019A (en) Current stabilizer
JPH0537260A (ja) カレント・ミラー回路
KR900004562B1 (ko) 정전류 공급회로
US5838149A (en) Voltage control means having a reduced sensitivity to temperature variations
US6051966A (en) Bias source independent from its supply voltage
JP3070185B2 (ja) 定電圧回路
JP3335984B2 (ja) 電流発生装置
JPH10200345A (ja) 比較装置
JP4163861B2 (ja) 半導体装置
JP3437274B2 (ja) 基準電圧回路
JP2727389B2 (ja) 温度特性補償回路
JPH0836430A (ja) 電源回路
EP0539137A2 (en) Amplifier
JP3036084B2 (ja) 定電圧回路
RU1817079C (ru) Двухпол рный стабилизатор посто нного напр жени
JPH04245313A (ja) 定電圧回路
JPS62182819A (ja) 電源回路
JPH1195850A (ja) 定電圧発生回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees