JPH05206749A - 電流制限回路 - Google Patents
電流制限回路Info
- Publication number
- JPH05206749A JPH05206749A JP4211143A JP21114392A JPH05206749A JP H05206749 A JPH05206749 A JP H05206749A JP 4211143 A JP4211143 A JP 4211143A JP 21114392 A JP21114392 A JP 21114392A JP H05206749 A JPH05206749 A JP H05206749A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 出力電流路に電流感知素子を必要としないイ
ンターフェース駆動回路の出力電流を制限するための回
路を提供する。 【構成】 回路（３５）は、駆動トランジスタ（４８、
５０）からなるインターフェース駆動回路からの出力駆
動電流を制限するものである。この回路（３５）は、外
部直列供給抵抗（３０）を電流感知素子として、２つの
用途で利用している。駆動トランジスタ（４８、５０）
を介して引き出した過剰電流に起因して増加した外部抵
抗（３０）間の電圧降下を、制御トランジスタ（３８）
に結合し、これが、増加した電圧降下に応答して、駆動
トランジスタ（４８、５０）へのベース駆動電流を減少
させる。
ンターフェース駆動回路の出力電流を制限するための回
路を提供する。 【構成】 回路（３５）は、駆動トランジスタ（４８、
５０）からなるインターフェース駆動回路からの出力駆
動電流を制限するものである。この回路（３５）は、外
部直列供給抵抗（３０）を電流感知素子として、２つの
用途で利用している。駆動トランジスタ（４８、５０）
を介して引き出した過剰電流に起因して増加した外部抵
抗（３０）間の電圧降下を、制御トランジスタ（３８）
に結合し、これが、増加した電圧降下に応答して、駆動
トランジスタ（４８、５０）へのベース駆動電流を減少
させる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、インターフェ
ースドライブのような駆動トランジスタの出力電流を制
限するための回路に関するものである。
ースドライブのような駆動トランジスタの出力電流を制
限するための回路に関するものである。
【０００２】
【従来技術および発明が解決しょうとする課題】パワー
トランジスタのように、他の種類のトランジスタとイン
ターフェースするための集積回路は、種々の負荷要求を
有することがあり、出力回路が種々の負荷とインターフ
ェースできることが必要である。例として、このような
状況は、高側駆動出力から得られる出力電流を１つまた
は複数の高側通過トランジスタの利得で制限する場合に
生じる。指定された最小特定出力電流を保証するために
は、最小利得の条件の下で作動するように回路を設計し
なくてはならない。しかしながら、高利得トランジスタ
と用いた場合、出力電流は過剰となる可能性があり、結
果として電力消費が高いレベルとなり、更に集積回路
（ＩＣ）を損傷する可能性もある。ＩＣの損傷を防止す
るためには、出力電流の最大量を制限する手段が必要で
ある。
トランジスタのように、他の種類のトランジスタとイン
ターフェースするための集積回路は、種々の負荷要求を
有することがあり、出力回路が種々の負荷とインターフ
ェースできることが必要である。例として、このような
状況は、高側駆動出力から得られる出力電流を１つまた
は複数の高側通過トランジスタの利得で制限する場合に
生じる。指定された最小特定出力電流を保証するために
は、最小利得の条件の下で作動するように回路を設計し
なくてはならない。しかしながら、高利得トランジスタ
と用いた場合、出力電流は過剰となる可能性があり、結
果として電力消費が高いレベルとなり、更に集積回路
（ＩＣ）を損傷する可能性もある。ＩＣの損傷を防止す
るためには、出力電流の最大量を制限する手段が必要で
ある。
【０００３】出力電流を制限する従来の方法は、出力電
流路と直列に配置した電流感知素子を用いていた。この
素子は、典型的に、両端に感知電圧が発生するようにし
た抵抗か、或はカレントミラー構成の一部であるダイオ
ードである。電流感知素子を通過した電流は、電圧降下
を起こし、それが回路で得られる出力電圧から減算する
ようにしている。供給電圧が低い回路では、不要な電圧
低下は望ましいものではない。更に、各出力電流路に電
流感知素子とそれに関連する回路が必要となるので、１
本以上出力電流路がある回路では、余分なシリコン領域
と余分なコストが必要となる。
流路と直列に配置した電流感知素子を用いていた。この
素子は、典型的に、両端に感知電圧が発生するようにし
た抵抗か、或はカレントミラー構成の一部であるダイオ
ードである。電流感知素子を通過した電流は、電圧降下
を起こし、それが回路で得られる出力電圧から減算する
ようにしている。供給電圧が低い回路では、不要な電圧
低下は望ましいものではない。更に、各出力電流路に電
流感知素子とそれに関連する回路が必要となるので、１
本以上出力電流路がある回路では、余分なシリコン領域
と余分なコストが必要となる。
【０００４】また、電流感知素子を実施するための回路
は、大きな温度係数を有する傾向があり、温度変化に伴
って制限した出力電流に変化が起こる原因となること
も、発見されている。この特性を除去するための温度補
償回路は、更に多くのシリコン領域とコストを必要とす
る。更に、電流感知素子が集積化した抵抗の場合、シリ
コン処理の変動が結果として抵抗値の変動となり、出力
電流制限レベル値の変動をもたらすことになる。
は、大きな温度係数を有する傾向があり、温度変化に伴
って制限した出力電流に変化が起こる原因となること
も、発見されている。この特性を除去するための温度補
償回路は、更に多くのシリコン領域とコストを必要とす
る。更に、電流感知素子が集積化した抵抗の場合、シリ
コン処理の変動が結果として抵抗値の変動となり、出力
電流制限レベル値の変動をもたらすことになる。
【０００５】本発明は、駆動トランジスタの出力電流を
制限するための改良した回路を提供しようとするもので
ある。
制限するための改良した回路を提供しようとするもので
ある。
【０００６】
【課題を解決するための手段】本発明の１つの態様によ
れば、請求項１に特定したような回路を提供する。本発
明は、出力電流路に電流感知素子を必要としないインタ
ーフェース駆動回路の出力電流を制限するための回路を
提供できるものである。２本の経路を同時に駆動するの
ではない限り、出力電流路の本数に係わらず、各集積回
路に本発明を基にした回路１つがあればよい。また、各
追加した出力電流路には集積化したダイオード１つのみ
が必要となる。温度補償を望む場合、温度補償回路を、
各集積回路に対して、本発明を基にした回路を用いて実
施することができる。上述の特徴が与えられれば、本発
明は、出力線におけるいかなる不要な電圧降下も除去す
ることができ、必要なシリコン領域、したがって製造コ
ストを徹底的に減少することができ、そして処理変動の
いくつかの危険性を除去することができる。
れば、請求項１に特定したような回路を提供する。本発
明は、出力電流路に電流感知素子を必要としないインタ
ーフェース駆動回路の出力電流を制限するための回路を
提供できるものである。２本の経路を同時に駆動するの
ではない限り、出力電流路の本数に係わらず、各集積回
路に本発明を基にした回路１つがあればよい。また、各
追加した出力電流路には集積化したダイオード１つのみ
が必要となる。温度補償を望む場合、温度補償回路を、
各集積回路に対して、本発明を基にした回路を用いて実
施することができる。上述の特徴が与えられれば、本発
明は、出力線におけるいかなる不要な電圧降下も除去す
ることができ、必要なシリコン領域、したがって製造コ
ストを徹底的に減少することができ、そして処理変動の
いくつかの危険性を除去することができる。
【０００７】本発明は、供給電圧線内に外部直列抵抗を
用いた集積回路に用いるようにすることができる。外部
抵抗の典型的な用途は、供給電圧レギュレータをクラン
プするための電圧降下としてであり、車両の用途では一
般的なものである。本発明は、外部抵抗を出力電流感知
素子として副次的に用いることができる。外部抵抗は既
に他の電圧クランプに必要なので、それらを感知素子と
して用いると、構成物の数を節約するのに効果的であ
る。
用いた集積回路に用いるようにすることができる。外部
抵抗の典型的な用途は、供給電圧レギュレータをクラン
プするための電圧降下としてであり、車両の用途では一
般的なものである。本発明は、外部抵抗を出力電流感知
素子として副次的に用いることができる。外部抵抗は既
に他の電圧クランプに必要なので、それらを感知素子と
して用いると、構成物の数を節約するのに効果的であ
る。
【０００８】好適実施例は、電力供給用外部手段と少な
くとも１つの出力トランジスタとの間に結合された外部
抵抗を備えている。更に、出力トランジスタのベース駆
動とクランプされた集積回路の電圧供給線との間に結合
されたトランジスタを含む、内部手段がある。この内部
手段は、外部抵抗にかかる電圧降下に応答して、出力ト
ランジスタへのベース駆動電流を制限し、これによって
外部抵抗を感知抵抗として用い、そして出力トランジス
タの出力電流を制限するようにしたものである。
くとも１つの出力トランジスタとの間に結合された外部
抵抗を備えている。更に、出力トランジスタのベース駆
動とクランプされた集積回路の電圧供給線との間に結合
されたトランジスタを含む、内部手段がある。この内部
手段は、外部抵抗にかかる電圧降下に応答して、出力ト
ランジスタへのベース駆動電流を制限し、これによって
外部抵抗を感知抵抗として用い、そして出力トランジス
タの出力電流を制限するようにしたものである。
【０００９】
【実施例】本発明の一実施例を、例示のためのみに、添
付図面を参照して以下に説明する。図１の回路は、集積
回路用の典型的な電圧クランプを示すものである。ボッ
クス１５内の構成物は、集積回路の構成物であり、抵抗
１２は、集積回路への電流を制限する外部抵抗であり、
Ｖbは、車両電圧供給部のような外部電圧源を表す。図
示した回路は、外部抵抗１２を用いることによって、本
発明の実施例を実施することができる回路の理想的な例
である。
付図面を参照して以下に説明する。図１の回路は、集積
回路用の典型的な電圧クランプを示すものである。ボッ
クス１５内の構成物は、集積回路の構成物であり、抵抗
１２は、集積回路への電流を制限する外部抵抗であり、
Ｖbは、車両電圧供給部のような外部電圧源を表す。図
示した回路は、外部抵抗１２を用いることによって、本
発明の実施例を実施することができる回路の理想的な例
である。
【００１０】この回路において、内部電圧供給線１４と
グラウンド２６との間の電圧差は、ツエナーダイオード
１６、１８及び２０のツエナー電圧にトランジスタ２２
のエミッタ電圧（Ｖbe22）を加えたものに等しい。抵抗
２４は、ツエナーダイオードとグラウンドとの間の電流
路を完成する。
グラウンド２６との間の電圧差は、ツエナーダイオード
１６、１８及び２０のツエナー電圧にトランジスタ２２
のエミッタ電圧（Ｖbe22）を加えたものに等しい。抵抗
２４は、ツエナーダイオードとグラウンドとの間の電流
路を完成する。
【００１１】図２において、ボックス３１内の回路は、
電圧Ｖbを有する外部電源から、抵抗２８及び３０を介
して、電力を受け取る集積回路を表している。線３２及
び５２は、内部供給線を表し、図１のクランプされた電
源のような別個の電圧クランプに各々接続してある。
電圧Ｖbを有する外部電源から、抵抗２８及び３０を介
して、電力を受け取る集積回路を表している。線３２及
び５２は、内部供給線を表し、図１のクランプされた電
源のような別個の電圧クランプに各々接続してある。
【００１２】ボックス３４は、全体的に集積回路３１に
含まれる別の回路を表しており、線３２に対する電圧ク
ランプを含むこともできる。ボックス５１は、線５２に
対する電圧クランプを表す。トランジスタ４８及び５０
は出力駆動トランジスタであって、内部供給線５２に接
続してある。ベースドライバ５８及び６０は、所望の回
路の実施に応じて、選択的にトランジスタ４８及び５０
のベースを介して電流を引き出すことによって、選択的
にトランジスタ４８及び５０を駆動するものである。当
業者であれば、ここで更に詳しく説明しなくとも、適切
なベースドライバ回路（５８、６０）を容易に実施する
ことができよう。
含まれる別の回路を表しており、線３２に対する電圧ク
ランプを含むこともできる。ボックス５１は、線５２に
対する電圧クランプを表す。トランジスタ４８及び５０
は出力駆動トランジスタであって、内部供給線５２に接
続してある。ベースドライバ５８及び６０は、所望の回
路の実施に応じて、選択的にトランジスタ４８及び５０
のベースを介して電流を引き出すことによって、選択的
にトランジスタ４８及び５０を駆動するものである。当
業者であれば、ここで更に詳しく説明しなくとも、適切
なベースドライバ回路（５８、６０）を容易に実施する
ことができよう。
【００１３】出力駆動トランジスタ４８、５０を選択的
に駆動するので、線５４及び５６は、パワートランジス
タまたはスイッチングトランジスタのようないかなる適
切な負荷にも、出力電流を与えるものである。線５４ま
たは５６を介して引き出した電流が増加するにつれ、抵
抗３０を通る電流は減少し、抵抗３０の電圧降下は増加
する。
に駆動するので、線５４及び５６は、パワートランジス
タまたはスイッチングトランジスタのようないかなる適
切な負荷にも、出力電流を与えるものである。線５４ま
たは５６を介して引き出した電流が増加するにつれ、抵
抗３０を通る電流は減少し、抵抗３０の電圧降下は増加
する。
【００１４】ボックス３５内の回路は、全体的に本発明
の実施例に関するものである。図示の制御トランジスタ
３８は、ＮＰＮトランジスタであり、そのコレクタを内
部供給線３２に接続してあり、ダイオード４４及び４６
を介して、出力ドライブトランジスタ４８及び５０のベ
ースにエミッタ結合してある。抵抗３６をトランジスタ
３８のコレクタとベースとの間に結合してあり、更に、
抵抗４０をトランジスタ３８のベースとエミッタとの間
に結合してある。
の実施例に関するものである。図示の制御トランジスタ
３８は、ＮＰＮトランジスタであり、そのコレクタを内
部供給線３２に接続してあり、ダイオード４４及び４６
を介して、出力ドライブトランジスタ４８及び５０のベ
ースにエミッタ結合してある。抵抗３６をトランジスタ
３８のコレクタとベースとの間に結合してあり、更に、
抵抗４０をトランジスタ３８のベースとエミッタとの間
に結合してある。
【００１５】図示の例では、２つの出力駆動トランジス
タを用いている。本実施例は、２つの駆動トランジスタ
を同時に動作させるのではない限り、１つまたは多くの
出力駆動トランジスタを用いるような場合も、包含する
ことができる。１つの出力駆動トランジスタのみを用い
る場合、ダイオード（４４または４６）を除去してもよ
い。また、２つ以上の出力駆動トランジスタを用いる場
合、ダイオード４４及び４６と同様な分離用ダイオード
を、トランジスタ３８のエミッタと夫々の追加した出力
駆動トランジスタのベースとの間に結合する。
タを用いている。本実施例は、２つの駆動トランジスタ
を同時に動作させるのではない限り、１つまたは多くの
出力駆動トランジスタを用いるような場合も、包含する
ことができる。１つの出力駆動トランジスタのみを用い
る場合、ダイオード（４４または４６）を除去してもよ
い。また、２つ以上の出力駆動トランジスタを用いる場
合、ダイオード４４及び４６と同様な分離用ダイオード
を、トランジスタ３８のエミッタと夫々の追加した出力
駆動トランジスタのベースとの間に結合する。
【００１６】動作において、出力電流の制限は、線３２
及び５２における２つの供給電圧間の電圧差（それぞれ
ＶＳ１及びＶＳ２と呼ぶ）を感知することによって、行
なわれる。この電圧差は抵抗３０を介して引き出した電
圧の変動、したがって抵抗３０間の電圧の変動によって
起こるものである。ここに示したような実施では、供給
線５２から引き出した電流は、出力電流と、出力駆動ト
ランジスタ４８及び５０に対するベース駆動電流との合
計となる。ベース駆動電流は既知なので、Ｖbに関連す
るＶＳ２におけるいずれかの付加的な電圧降下として、
出力電流を測定することができる。線３２は電流制限回
路への電流、並びに集積回路３１のための他の全ての動
作電流を供給するものである。線３２からの引き出され
る電流が既知で、比較的予測可能なので、ＶＳ１におけ
るＶbに対する電圧降下も既知でしかも予測可能であ
る。
及び５２における２つの供給電圧間の電圧差（それぞれ
ＶＳ１及びＶＳ２と呼ぶ）を感知することによって、行
なわれる。この電圧差は抵抗３０を介して引き出した電
圧の変動、したがって抵抗３０間の電圧の変動によって
起こるものである。ここに示したような実施では、供給
線５２から引き出した電流は、出力電流と、出力駆動ト
ランジスタ４８及び５０に対するベース駆動電流との合
計となる。ベース駆動電流は既知なので、Ｖbに関連す
るＶＳ２におけるいずれかの付加的な電圧降下として、
出力電流を測定することができる。線３２は電流制限回
路への電流、並びに集積回路３１のための他の全ての動
作電流を供給するものである。線３２からの引き出され
る電流が既知で、比較的予測可能なので、ＶＳ１におけ
るＶbに対する電圧降下も既知でしかも予測可能であ
る。
【００１７】出力電流の制限は、電圧ＶＳ２が電圧ＶＳ
１以下の所定のレベルに達した時に、出力駆動トランジ
スタへのベース駆動を減少することによって、制御す
る。説明を簡素化するために、ダイオード４４及び４６
間の電圧は、出力駆動トランジスタ４８及び５０のＶbe
電圧に等しいものと仮定して、所定の電圧差をＶlimと
呼ぶことにし、これをトランジスタ３８のベース−エミ
ッタ電圧（Ｖbe）と抵抗３６（Ｒ1）による電圧降下と
の合計によって、定義する。ノード４３の電圧Ｖ4 3がほ
ぼＶＳ２に等しく成った時、所定の電圧差に対する近似
が起こる。すると、ＶＳ１とＶＳ２との間の差がトラン
ジスタ３８のコレクタ−エミッタ電圧と等しくなる。上
述のように、この電圧は、トランジスタ３８のＶbeと抵
抗３６間の電圧との合計である。
１以下の所定のレベルに達した時に、出力駆動トランジ
スタへのベース駆動を減少することによって、制御す
る。説明を簡素化するために、ダイオード４４及び４６
間の電圧は、出力駆動トランジスタ４８及び５０のＶbe
電圧に等しいものと仮定して、所定の電圧差をＶlimと
呼ぶことにし、これをトランジスタ３８のベース−エミ
ッタ電圧（Ｖbe）と抵抗３６（Ｒ1）による電圧降下と
の合計によって、定義する。ノード４３の電圧Ｖ4 3がほ
ぼＶＳ２に等しく成った時、所定の電圧差に対する近似
が起こる。すると、ＶＳ１とＶＳ２との間の差がトラン
ジスタ３８のコレクタ−エミッタ電圧と等しくなる。上
述のように、この電圧は、トランジスタ３８のＶbeと抵
抗３６間の電圧との合計である。
【００１８】ＶＳ２における電圧がＶ43に近付く時、ト
ランジスタは通電を開始する。別の説明をすれば、ＶＳ
１とＶＳ２との間の電圧差がＶlimに等しい時、トラン
ジスタ３８は電流を引き出し始める。トランジスタ３８
を流れる電流は、利用中の出力駆動トランジスタ（４８
または５０）のベースにおける電流に加えられる。出力
駆動トランジスタ（４８または５０）のベースにトラン
ジスタ３８を通過した電流を加えることによって、その
出力駆動トランジスタへの効果的なベース駆動電流を減
少させ、線５４または５６上の出力電流を制限すること
になる。
ランジスタは通電を開始する。別の説明をすれば、ＶＳ
１とＶＳ２との間の電圧差がＶlimに等しい時、トラン
ジスタ３８は電流を引き出し始める。トランジスタ３８
を流れる電流は、利用中の出力駆動トランジスタ（４８
または５０）のベースにおける電流に加えられる。出力
駆動トランジスタ（４８または５０）のベースにトラン
ジスタ３８を通過した電流を加えることによって、その
出力駆動トランジスタへの効果的なベース駆動電流を減
少させ、線５４または５６上の出力電流を制限すること
になる。
【００１９】抵抗３６（Ｒ1）及び４０（Ｒ2）は、トラ
ンジスタ３８と共に、標準Ｖbe乗算器回路を構成する。
電流源４２が発生するＩrefを無視すると、トランジス
タ３８によってセットされるＶlim値は、次の式で示す
ことができる。 Ｖlim ＝ Ｖbe（１＋Ｒ1／Ｒ2） （１） 式（１）は、抵抗３６及び４０の比率を変化させること
によって、トランジスタ３８のＶbeより大きいいかなる
値にも、Ｖlimを等しくなるように変化させることがで
きる。トランジスタ３８によるこのＶlimの固定の柔軟
性は、線５４または５６の出力電流を制限すべき、所望
のＶＳ１とＶＳ２の差分電圧を、設計者が設定できるよ
うにするものである。
ンジスタ３８と共に、標準Ｖbe乗算器回路を構成する。
電流源４２が発生するＩrefを無視すると、トランジス
タ３８によってセットされるＶlim値は、次の式で示す
ことができる。 Ｖlim ＝ Ｖbe（１＋Ｒ1／Ｒ2） （１） 式（１）は、抵抗３６及び４０の比率を変化させること
によって、トランジスタ３８のＶbeより大きいいかなる
値にも、Ｖlimを等しくなるように変化させることがで
きる。トランジスタ３８によるこのＶlimの固定の柔軟
性は、線５４または５６の出力電流を制限すべき、所望
のＶＳ１とＶＳ２の差分電圧を、設計者が設定できるよ
うにするものである。
【００２０】好適な実施は、温度補償電流源４２を用い
ることである。トランジスタ３８の電圧Ｖbeが大きな負
温度係数を有するので、このような電流源４２は好まし
いものである。集積回路の温度が上昇するにつれ、電圧
差ＶＳ１−ＶＳ２も変化し、これによって、出力電流制
限レベルを変化させようとする。電流源４２は、それが
外部抵抗３０及び２８の温度係数と合致するようにＶ
limの温度係数を制御することによって、出力電流制限
レベルが変化してしまうのを防止する。
ることである。トランジスタ３８の電圧Ｖbeが大きな負
温度係数を有するので、このような電流源４２は好まし
いものである。集積回路の温度が上昇するにつれ、電圧
差ＶＳ１−ＶＳ２も変化し、これによって、出力電流制
限レベルを変化させようとする。電流源４２は、それが
外部抵抗３０及び２８の温度係数と合致するようにＶ
limの温度係数を制御することによって、出力電流制限
レベルが変化してしまうのを防止する。
【００２１】出力電流制限を広い温度範囲にわたって維
持する、所望の一定電圧差ＶＳ１−ＶＳ２は、正の温度
係数を有する付加的な電圧降下を抵抗３６に跨がって加
えることによって、得ることができる。この付加的な電
圧降下を、電流源４２を用いて発生させる。電流源４２
は、正の温度係数を有する電圧Ｉrefを供給するもので
ある。Ｉrefを用いて、線３２から抵抗３６を介して電
流を引き出すようにしている。集積回路の温度が上昇す
るにつれて、トランジスタ３８のＶbeが低下するが、Ｉ
refによる抵抗３６の電圧降下は増加する。以下に説明
するように適当な比率に設定すれば、ＩrefとＶbeの温
度係数は、外部抵抗２８及び３０の温度係数と釣り合う
ので、温度による変化は互いに打ち消しあい、結果的に
出力電流制限レベルは一定となる。回路に好適な温度補
償電流源４２を加えた場合、Ｖlimの式は次のように表
すことができる。 Ｖlim ＝ Ｖbe（１＋Ｒ1／Ｒ2） ＋ ＩrefＲ1 （２） 電流源４２の好適な実施を図３に示す。これは標準「デ
ルタＶbe」電流発生器である。発生される電圧を、トラ
ンジスタ８４、８６、８８及び９０、並びに抵抗９２で
制御するようにする。図示の実施では、トランジスタ８
４及び９０は各々、同一のトランジスタ８６及び８８の
３倍のエミッタ領域を有する。トランジスタ８４及び９
０のエミッタ領域がより広いことの結果として、それら
のトランジスタのＶbe電圧降下は、トランジスタ８６及
び８８のＶbe電圧降下より、小さくなる。ノード８５を
基準として用いると、トランジスタ９０のＶbe電圧を加
えたトランジスタ８４のＶbe電圧と、抵抗９２（Ｒ3）
にかかる電圧降下との和は、トランジスタのＶbe電圧降
下と、トランジスタ８８のＶbe電圧降下との和に等しく
なる。
持する、所望の一定電圧差ＶＳ１−ＶＳ２は、正の温度
係数を有する付加的な電圧降下を抵抗３６に跨がって加
えることによって、得ることができる。この付加的な電
圧降下を、電流源４２を用いて発生させる。電流源４２
は、正の温度係数を有する電圧Ｉrefを供給するもので
ある。Ｉrefを用いて、線３２から抵抗３６を介して電
流を引き出すようにしている。集積回路の温度が上昇す
るにつれて、トランジスタ３８のＶbeが低下するが、Ｉ
refによる抵抗３６の電圧降下は増加する。以下に説明
するように適当な比率に設定すれば、ＩrefとＶbeの温
度係数は、外部抵抗２８及び３０の温度係数と釣り合う
ので、温度による変化は互いに打ち消しあい、結果的に
出力電流制限レベルは一定となる。回路に好適な温度補
償電流源４２を加えた場合、Ｖlimの式は次のように表
すことができる。 Ｖlim ＝ Ｖbe（１＋Ｒ1／Ｒ2） ＋ ＩrefＲ1 （２） 電流源４２の好適な実施を図３に示す。これは標準「デ
ルタＶbe」電流発生器である。発生される電圧を、トラ
ンジスタ８４、８６、８８及び９０、並びに抵抗９２で
制御するようにする。図示の実施では、トランジスタ８
４及び９０は各々、同一のトランジスタ８６及び８８の
３倍のエミッタ領域を有する。トランジスタ８４及び９
０のエミッタ領域がより広いことの結果として、それら
のトランジスタのＶbe電圧降下は、トランジスタ８６及
び８８のＶbe電圧降下より、小さくなる。ノード８５を
基準として用いると、トランジスタ９０のＶbe電圧を加
えたトランジスタ８４のＶbe電圧と、抵抗９２（Ｒ3）
にかかる電圧降下との和は、トランジスタのＶbe電圧降
下と、トランジスタ８８のＶbe電圧降下との和に等しく
なる。
【００２２】上述から、抵抗Ｒ3を通った温度に依存す
る電流Ｉrefを次のように定義できることを、示すこと
ができる。 Ｉref ＝ （Ｖtｌｎ（９））／Ｒ3 （３） ここで、Ｖtは、ｋＴ／ｑによって定義した熱電圧であ
り、ｋはボルツマン係数、Ｔは華氏による温度、そして
ｑは電荷である。Ｖtが、温度と共に、抵抗９２（Ｒ3）
の値より速く増加するように、回路を実施すると、Ｉ
refは正の温度係数を有することになる。
る電流Ｉrefを次のように定義できることを、示すこと
ができる。 Ｉref ＝ （Ｖtｌｎ（９））／Ｒ3 （３） ここで、Ｖtは、ｋＴ／ｑによって定義した熱電圧であ
り、ｋはボルツマン係数、Ｔは華氏による温度、そして
ｑは電荷である。Ｖtが、温度と共に、抵抗９２（Ｒ3）
の値より速く増加するように、回路を実施すると、Ｉ
refは正の温度係数を有することになる。
【００２３】抵抗７０、７２及び７４が同一値を有し、
トランジスタ７６、７８及び８０も同一であるので、図
示した回路は電流Ｉrefをトランジスタ９４を介して、
忠実に反映する。一方、トランジスタ９６がノード４１
（図２）から電流Ｉrefを引き出すように、トランジス
タ９４及び９６を電流ミラー回路に設定してある。
トランジスタ７６、７８及び８０も同一であるので、図
示した回路は電流Ｉrefをトランジスタ９４を介して、
忠実に反映する。一方、トランジスタ９６がノード４１
（図２）から電流Ｉrefを引き出すように、トランジス
タ９４及び９６を電流ミラー回路に設定してある。
【００２４】線３２は、別の回路３４（図２）及び出力
電流制限回路に電圧を供給するので、抵抗２８間の電圧
降下を計算する時、及びＶlimに適切な値を計算する
時、この別の回路が引き出す電流を、考慮にいれなけれ
ばならない。
電流制限回路に電圧を供給するので、抵抗２８間の電圧
降下を計算する時、及びＶlimに適切な値を計算する
時、この別の回路が引き出す電流を、考慮にいれなけれ
ばならない。
【００２５】適当なＶlimを設定するには、出力が所望
の電流制限レベルである時に線５２に生じる電圧ＶＳ２
を判定し、そしてこの電圧を、同じ条件の間に線３２に
生ずる既知のＶＳ１電圧から減算することによって行
う。この数学的表現は、次のようになる。 Ｖlim ＝ Ｒ30Ｉmax（１＋１／β48) − Ｉ28Ｒ28 （４） ここで、Ｖlimは電圧制限におけるトランジスタ３８の
Ｖce電圧、Ｒ30は抵抗３０の値、Ｉmaxは出力電流を制
限したい出力電流レベル、β48はトランジスタ４８、ト
ランジスタ５０またはその他の出力トランジスタのβ
値、Ｉ28は抵抗２８を介して引き出した電流、そしてＲ
28は抵抗２８の値である。上記式も、出力トランジスタ
４８及び５０のＶbeが分離ダイオード４４及び４６の順
方向ダイオード電圧と等しいことを、仮定している。
の電流制限レベルである時に線５２に生じる電圧ＶＳ２
を判定し、そしてこの電圧を、同じ条件の間に線３２に
生ずる既知のＶＳ１電圧から減算することによって行
う。この数学的表現は、次のようになる。 Ｖlim ＝ Ｒ30Ｉmax（１＋１／β48) − Ｉ28Ｒ28 （４） ここで、Ｖlimは電圧制限におけるトランジスタ３８の
Ｖce電圧、Ｒ30は抵抗３０の値、Ｉmaxは出力電流を制
限したい出力電流レベル、β48はトランジスタ４８、ト
ランジスタ５０またはその他の出力トランジスタのβ
値、Ｉ28は抵抗２８を介して引き出した電流、そしてＲ
28は抵抗２８の値である。上記式も、出力トランジスタ
４８及び５０のＶbeが分離ダイオード４４及び４６の順
方向ダイオード電圧と等しいことを、仮定している。
【００２６】出力電流制限の温度独立性を達成するため
には、ボックス３５内の回路、別の回路３４及び電流源
４２の温度係数を合計してゼロにならなくてはならな
い。抵抗２８及び３０が無視し得る温度依存性を有する
という条件では、次の式が成り立つ。 (ｄＶbe/ｄＴ)(１＋Ｒ1／Ｒ2） ＋ ｉｎ（９）（ｄＶt／ｄＴ）（Ｒ1／Ｒ3）＝ｄＶＳ１／ｄＴ 外部抵抗２８及び３０の温度依存性が無視できない場
合、回路３４及び３５並びに電流源４２の温度係数を合
計して、外部抵抗２８及び３０の温度係数にならなくて
はならない。当業者であれば、実験的測定によって、Ｖ
be、Ｖt、ＶＳ１、抵抗２８及び抵抗３０の温度係数を
容易に決定できるであろう。
には、ボックス３５内の回路、別の回路３４及び電流源
４２の温度係数を合計してゼロにならなくてはならな
い。抵抗２８及び３０が無視し得る温度依存性を有する
という条件では、次の式が成り立つ。 (ｄＶbe/ｄＴ)(１＋Ｒ1／Ｒ2） ＋ ｉｎ（９）（ｄＶt／ｄＴ）（Ｒ1／Ｒ3）＝ｄＶＳ１／ｄＴ 外部抵抗２８及び３０の温度依存性が無視できない場
合、回路３４及び３５並びに電流源４２の温度係数を合
計して、外部抵抗２８及び３０の温度係数にならなくて
はならない。当業者であれば、実験的測定によって、Ｖ
be、Ｖt、ＶＳ１、抵抗２８及び抵抗３０の温度係数を
容易に決定できるであろう。
【００２７】一旦上記式の温度係数が決定したら、上記
式をＲ2に対して解く。次に、Ｒ2に対する解を、式
（２）に代入する。次に、上記式（２）及び（４）を用
いて、Ｒ1の適当な値を決定する。一旦Ｒ1を解くと、Ｒ
2の決定は容易に行なうことができる。結果的に得られ
たＲ1及びＲ2の値は、システムに対する実質的にゼロの
温度係数の要求、及び出力トランジスタ４８及び５０の
適当な電流制限を満足するものである。
式をＲ2に対して解く。次に、Ｒ2に対する解を、式
（２）に代入する。次に、上記式（２）及び（４）を用
いて、Ｒ1の適当な値を決定する。一旦Ｒ1を解くと、Ｒ
2の決定は容易に行なうことができる。結果的に得られ
たＲ1及びＲ2の値は、システムに対する実質的にゼロの
温度係数の要求、及び出力トランジスタ４８及び５０の
適当な電流制限を満足するものである。
【００２８】上述の回路では、出力トランジスタ４８及
び５０を通る電流が制限され、集積回路及びこの集積回
路を実施している電子システムの他の構成物を、過剰電
流による損傷から保護するようにしている。
び５０を通る電流が制限され、集積回路及びこの集積回
路を実施している電子システムの他の構成物を、過剰電
流による損傷から保護するようにしている。
【００２９】上述の電流発生器は、本発明と共に用いる
ことができる電流発生器の一例に過ぎない。正の温度係
数を有するものであれば、どのような電流発生器でも、
電流Ｉrefを発生するために用いることができる。より
直線的な温度係数を有する回路が好ましい。
ことができる電流発生器の一例に過ぎない。正の温度係
数を有するものであれば、どのような電流発生器でも、
電流Ｉrefを発生するために用いることができる。より
直線的な温度係数を有する回路が好ましい。
【図１】集積回路用の基本的電圧供給クランプ回路を示
す図。
す図。
【図２】本発明の回路の実施例の図。
【図３】温度補償電流供給回路の回路図。
１２，２４，２８，３０．．．抵抗 １４．．．内部電圧供給線 １６、１８、２０．．．ツエナーダイオード ２６．．．グラウンド ３２、５２，５４，５６．．．線 ３８．．．制御トランジスタ ４４、４６．．．ダイオード ４８、５０．．．出力駆動トランジスタ ５８、６０．．．ベースドライバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・ウエンデル・ゴーズ アメリカ合衆国インディアナ州46902，コ コモ，サウス・400・イースト 722
Claims (6)
- 【請求項１】外部抵抗を介して電力源と、共通グラウン
ド電位とに接続可能な回路であって、 前記電力源に結合された時第１の電圧レベル（ＶＳ１）
を用いる第１の電圧供給線（３２）と、 前記電力源に結合された時第２の電圧レベル（ＶＳ２）
を用いる第２の電圧供給線（５２）であって、前記第２
の電圧レベル（ＶＳ２）は前記外部抵抗を通過して流れ
る抵抗電流に応答して変化するものである第２の電圧供
給線（５２）と、 前記第２の電圧供給線（５２）に接続され、そこから電
力を受け取る駆動トランジスタ（４８、５０）であっ
て、該トランジスタ（４８、５０）のベースに供給され
るベース駆動電流によって制御可能な出力電流を含む、
駆動トランジスタ（４８、５０）と、 前記第１の電圧供給線（３２）とグラウンドとの間に結
合された制御回路（３５）であって、前記第１及び第２
の電圧レベル（ＶＳ１、ＶＳ２）の間の差が所定値（Ｖ
lim）と等しい時、前記ベース駆動電流を減少すること
によって、前記抵抗電流の変動及び結果的に前記第２の
電圧レベル（ＶＳ２）に生じる変動に応答して、前記ベ
ース駆動電流を制限するようにした、制御回路と、から
なることを特徴とする、回路。 - 【請求項２】請求項１に記載の回路において、前記制御
回路（３５）は、前記第１の電圧供給線（３２）に結合
してあるコレクタと、前記駆動トランジスタ（４８、５
０）のベースに結合してあるエミッタと、電流源（４
２）に結合してある制御トランジスタベースとを含む、
制御トランジスタ（３８）を備えており、前記制御トラ
ンジスタは（３８）は、前記第１及び第２の電圧レベル
（ＶＳ１、ＶＳ２）の差が所定値（Ｖlim）と等しい
時、前記ベース駆動電圧を減少するように動作可能であ
ることを特徴とする、回路。 - 【請求項３】請求項２に記載の回路であって、更に、前
記制御トランジスタ（３８）のベースとコレクタとの間
に接続された第１のバイアス抵抗（３６）と、前記制御
トランジスタ（３８）のベースとエミッタとの間に接続
された第２のバイアス抵抗（４０）とを備えていること
を特徴とする、回路。 - 【請求項４】請求項２または３に記載の回路であって、
前記制御トランジスタ（３８）は、負の温度係数を有
し、そして電流源（４２）は正の温度係数を有すること
を特徴とする、回路。 - 【請求項５】請求項１、２、３、４のいずれか１項に記
載の回路であって、更に、複数の駆動トランジスタ（４
８、５０）と、及び各々前記制御回路（３５）をそれぞ
れの駆動トランジスタ（４８、５０）に結合する複数の
絶縁ダイオード（４４、４６）とを含むことを特徴とす
る、回路。 - 【請求項６】請求項１、２、３、４、５のいずれか１項
に記載の回路において、前記制御回路を、集積回路の形
態で実施するようにしたことを特徴とする、回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US742813 | 1985-10-15 | ||
| US07/742,813 US5184036A (en) | 1991-08-09 | 1991-08-09 | Method of limiting output current from an interface drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206749A true JPH05206749A (ja) | 1993-08-13 |
| JP2502244B2 JP2502244B2 (ja) | 1996-05-29 |
Family
ID=24986332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4211143A Expired - Fee Related JP2502244B2 (ja) | 1991-08-09 | 1992-08-07 | 電流制限回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5184036A (ja) |
| EP (1) | EP0527516B1 (ja) |
| JP (1) | JP2502244B2 (ja) |
| DE (1) | DE69208969T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636570A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 半導体記憶装置のセンスアンプ回路 |
| DE19505269C1 (de) * | 1995-02-16 | 1996-05-23 | Siemens Ag | Integrierbare Schaltungsanordnung zur Arbeitsstromstabilisierung eines Transistors durch Gegenkopplung, insbesondere geeignet für batteriebetriebene Geräte |
| DE19704089C2 (de) * | 1997-02-04 | 1999-02-11 | Deutsch Zentr Luft & Raumfahrt | Verfahren zur Steuerung eines Zerhacker(Chopper)-Treibers und Schaltungsanordnung zur Durchführung des Verfahrens |
| US6525919B2 (en) * | 2001-01-24 | 2003-02-25 | Intersil Americas Inc. | Current limiting switch and related method |
| JP4156204B2 (ja) * | 2001-03-14 | 2008-09-24 | パイオニア株式会社 | 電源遮断装置 |
| US20030117018A1 (en) * | 2001-12-21 | 2003-06-26 | Young James M. | Current mirror seatbelt interface circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3654530A (en) * | 1970-06-22 | 1972-04-04 | Ibm | Integrated clamping circuit |
| US3676713A (en) * | 1971-04-23 | 1972-07-11 | Ibm | Saturation control scheme for ttl circuit |
| US3691426A (en) * | 1971-10-26 | 1972-09-12 | Teledyne Inc | Current limiter responsive to current flow and temperature rise |
| US3988643A (en) * | 1974-10-25 | 1976-10-26 | Litton Business Systems, Inc. | Latch circuit |
| US3988644A (en) * | 1975-09-26 | 1976-10-26 | Motorola, Inc. | Current protection circuit |
| US4118640A (en) * | 1976-10-22 | 1978-10-03 | National Semiconductor Corporation | JFET base junction transistor clamp |
| DE2813073C2 (de) * | 1978-03-25 | 1984-07-26 | Telefunken electronic GmbH, 7100 Heilbronn | Diskriminator-Schaltung |
| JPS6053924B2 (ja) * | 1978-04-05 | 1985-11-28 | 株式会社東芝 | リミツタ回路 |
| US4333120A (en) * | 1980-02-27 | 1982-06-01 | General Motors Corporation | Transistor protection circuit |
| US4354217A (en) * | 1980-07-07 | 1982-10-12 | Burroughs Corporation | Automatic power disconnect system for wafer scale integrated circuits |
| US4408248A (en) * | 1981-12-30 | 1983-10-04 | Bell Telephone Laboratories, Incorporated | Protection circuit |
| US4533845A (en) * | 1984-02-22 | 1985-08-06 | Motorola, Inc. | Current limit technique for multiple-emitter vertical power transistor |
| US4672502A (en) * | 1985-02-21 | 1987-06-09 | Motorola, Inc. | Overdissipation protection circuit for a semiconductor switch |
| IT1209647B (it) * | 1985-06-24 | 1989-08-30 | Sgs Microelettronica Spa | Circuito antisaturazione per transistore pnp integrato. |
| US4750079A (en) * | 1986-05-27 | 1988-06-07 | Motorola, Inc. | Low side switch integrated circuit |
| SE457182B (sv) * | 1987-04-03 | 1988-12-05 | Ericsson Telefon Ab L M | Anordning bestaaende av en skyddskrets foer att skydda en integrerad krets mot oeverbelastnings- och kortslutningsstroemmar |
-
1991
- 1991-08-09 US US07/742,813 patent/US5184036A/en not_active Expired - Lifetime
-
1992
- 1992-07-20 EP EP92202234A patent/EP0527516B1/en not_active Expired - Lifetime
- 1992-07-20 DE DE69208969T patent/DE69208969T2/de not_active Expired - Fee Related
- 1992-08-07 JP JP4211143A patent/JP2502244B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0527516B1 (en) | 1996-03-13 |
| EP0527516A3 (en) | 1993-07-21 |
| EP0527516A2 (en) | 1993-02-17 |
| US5184036A (en) | 1993-02-02 |
| DE69208969D1 (de) | 1996-04-18 |
| JP2502244B2 (ja) | 1996-05-29 |
| DE69208969T2 (de) | 1996-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
| US3893018A (en) | Compensated electronic voltage source | |
| JPS59195718A (ja) | 電流安定化回路 | |
| US5111071A (en) | Threshold detection circuit | |
| KR101478971B1 (ko) | 예를들어 1-10ｖ 인터페이스들을 위한 온도 보상 전류 생성기 | |
| US3886380A (en) | Gain control circuit | |
| JP2502244B2 (ja) | 電流制限回路 | |
| EP0083208B1 (en) | A bias circuit for an emitter coupled logic circuit | |
| US4325019A (en) | Current stabilizer | |
| JPH0537260A (ja) | カレント・ミラー回路 | |
| KR900004562B1 (ko) | 정전류 공급회로 | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| US6051966A (en) | Bias source independent from its supply voltage | |
| JP3070185B2 (ja) | 定電圧回路 | |
| JP3335984B2 (ja) | 電流発生装置 | |
| JPH10200345A (ja) | 比較装置 | |
| JP4163861B2 (ja) | 半導体装置 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JPH0836430A (ja) | 電源回路 | |
| EP0539137A2 (en) | Amplifier | |
| JP3036084B2 (ja) | 定電圧回路 | |
| RU1817079C (ru) | Двухпол рный стабилизатор посто нного напр жени | |
| JPH04245313A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |