JP4156204B2 - 電源遮断装置 - Google Patents
電源遮断装置 Download PDFInfo
- Publication number
- JP4156204B2 JP4156204B2 JP2001072152A JP2001072152A JP4156204B2 JP 4156204 B2 JP4156204 B2 JP 4156204B2 JP 2001072152 A JP2001072152 A JP 2001072152A JP 2001072152 A JP2001072152 A JP 2001072152A JP 4156204 B2 JP4156204 B2 JP 4156204B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- current
- power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源遮断装置に関し、例えば負荷回路に供給されている電源電圧を遮断した際に生じる電源電圧の過渡特性を適宜に調整することを可能にする電源遮断装置に関する。
【０００２】
【従来の技術】
周知のように、ＬＳＩやＶＬＳＩ等の集積回路装置や、アナログ回路とディジタル回路が混成して形成されたハイブリッド回路装置や、基板上に多数の電子回路が形成された多機能且つ高機能の電気回路基板等にあっては、１つの電源電圧だけでは足りず、複数の電源電圧によって動作するものがある。
【０００３】
このような集積回路装置やハイブリッド回路装置や電気回路基板等（以下、これらを「電子回路装置」という）では、図６に示すように、電子回路装置ＤＶＣに備えられている電源入力端子Ｐ１，Ｐ２，Ｐ３とグランド端子ＰGNDに多電源回路ＶＲＥＧを接続し、グランドＧＮＤを共通にして、多電源回路ＶＲＥＧで生成される複数の定電圧Ｖ１，Ｖ２，Ｖ３を電源電圧Ｖcc1，Ｖcc2，Ｖcc3として印加することが一般に行われている。
【０００４】
尚、図６は、電子回路装置ＤＶＣに、それぞれ値の異なった３つの電源電圧によって動作する３つの電子回路（以下、「負荷回路」という）ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３が設けられており、多電源回路ＶＲＥＧで生成される定電圧Ｖ１，Ｖ２，Ｖ３を開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を介して各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加させるように接続した場合を示している。
【０００５】
そして、電源投入と電源遮断の制御を行うオン／オフ制御回路ＣＮＴから出力される制御信号Ｓon/offを論理レベル“Ｈ”にし、それによって開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を同時に閉状態（導通状態）に設定することで、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３への定電圧Ｖ１，Ｖ２，Ｖ３の印加を行わせ、また、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に切り替えて、閉状態になっていた開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を同時に開状態（非導通状態）に設定することで、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加されていた定電圧Ｖ１，Ｖ２，Ｖ３を遮断するようになっている。
【０００６】
【発明が解決しようとする課題】
ところで、図６に示す多電源回路ＶＲＥＧを電子回路装置ＤＶＣに接続する一般的な構成において、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に変化させ、その変化時点（以下、「遮断時点」という）ｔoffにおいて、開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を開状態にし、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加されていた定電圧Ｖ１，Ｖ２，Ｖ３を遮断させた場合には、図７に例示するように、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３における電源電圧Ｖcc1，Ｖcc2，Ｖcc3は残留電圧として夫々異なった過渡特性を示しながらグランドレベルに減衰していく。
【０００７】
すなわち、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３の規模の違いや、多電源回路ＶＲＥＧと各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３との間の配線容量や抵抗値の違い等に起因して、各電源電圧Ｖcc1，Ｖcc2，Ｖcc3に関連する時定数に差が生じる場合があり、同じ遮断時点ｔoffにおいて電源遮断を行っても、実際には遮断時点ｔoff以降の過渡期において、各電源電圧Ｖcc1，Ｖcc2，Ｖcc3の過渡特性が異なり、グランドレベルに到達するまでに要する時間や、減衰率等が異なる場合が生じる。
【０００８】
こうした各電源電圧Ｖcc1，Ｖcc2，Ｖcc3が、遮断時点ｔoffから、グランドレベルに減衰するまでの過渡期に、定格等で予め決められている本来印加されてはならない電圧が各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加されてしまい、そのため、負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３が誤動作したり、損傷したり、寿命の低下を招来するといった問題があった。
【０００９】
例えば、通常の動作時では、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加すべき電源電圧Ｖcc1，Ｖcc2，Ｖcc3を、Ｖcc1＞Ｖcc2＞Ｖcc3の大小関係に設定し、遮断時点ｔoff後の過渡期には、電源電圧Ｖcc3をいち早くグランドレベルに減衰させ、電源電圧Ｖcc1をその次にグランドレベルに減衰させ、電源電圧Ｖcc2を電源電圧Ｖcc1に較べてゆっくりと減衰させるようにしないと、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に誤動作等が生じる虞があるといった電子回路装置ＤＶＣの場合、図７に示したように、時定数等の影響のため、電源電圧Ｖcc1，Ｖcc2，Ｖcc3が予め決められた順序且つ予め決められた電圧値に従って減衰しなくなる場合が生じるという問題があった。
【００１０】
本発明は、従来の問題点に鑑みて成されたものであり、負荷回路等に供給されている電源電圧を遮断した際に生じる電源電圧の過渡特性を適宜に調整することを可能にし、例えば複数の電源電圧で動作する様々な電子回路装置を適切に使用すること等を可能にする電源遮断装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため本発明の電源遮断装置は、複数の負荷回路に供給されている複数の電源電圧を遮断する電源遮断装置であって、電源手段で生成される複数の電圧を前記複数の電源電圧として前記複数の負荷回路に供給する複数の電源ラインとグランドラインの間に設けられた、電源電圧検出手段と電流吸引手段とを備え、前記電源電圧検出手段は、前記複数の電源ラインのうちの何れか１つに生じる電源電圧の変化を検出して検出信号を出力し、前記電流吸引手段は、前記検出信号のレベルに応じて各々の前記電源ラインに対する吸引電流を設定して、前記複数の各電源ラインから前記グランドライン側への電流の吸引を個別に行うこと、を特徴とする。
【００１４】
また、前記電源電圧検出手段と前記電流吸引手段は、前記電源ラインに生じる電源電圧によって給電を受けて動作すること、を特徴とする。
【００１６】
これらの電源遮断装置によれば、複数の電源電圧によって個別に動作する複数の負荷回路を備えた電子回路装置に対して、夫々の電源電圧を遮断する際、電源電圧検出手段が、過渡状態となっている各電源電圧の少なくとも１つの電源電圧を検出して検出信号を出力し、電流吸引手段がその検出信号のレベルに応じた吸引電流を設定して、各電源ラインからグランドラインヘの電流の吸引を個別に行う。したがって、各負荷回路に印加されている各電源電圧毎に、減衰率やグランドラインのレベルに到達するまでに要する時間等を適宜に調節することを可能にする。その結果、負荷回路の誤動作等の発生を防止する等のために、各電源電圧の相互間の過渡特性が定格等によって予め決められている場合、各電源ラインからグランドラインヘの電流の吸引を個別に行うことで、適切な過渡特性を設定することを可能にする。
【００１７】
また、上記電源電圧検出手段と上記電流吸引手段は、上記電源ラインに生じる電源電圧によって給電を受けて動作することを特徴とする。
【００１８】
かかる構成によると、電源遮断装置を動作させるための専用電源等が不要となり、消費電力の低減や、回路規模の小形化及び簡素化を実現する。
【００１９】
また、上記電流吸引手段は、上記電源電圧検出手段から出力される検出信号を調整自在な増幅率で増幅した値に相当する吸引電流を設定することを特徴とする。
【００２０】
かかる構成によると、増幅率を調整することによって、吸引電流の値を適宜に調整することを可能にする。このため、過渡状態の電源電圧の変化を精密に調整することを可能にする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。尚、図１は、本実施形態の電源遮断装置の構成を示すブロック図、図２は、本実施形態の電源遮断装置の構成をより具体的に示した回路図である。
【００２２】
また、説明の便宜上、集積回路装置やハイブリッド回路装置や電気回路基板等の複数の電源電圧を必要とする電子回路装置として、例えば５ボルトと３．３ボルトと２．７ボルトの３つの電源電圧を必要とする電子回路装置２に本実施形態の電源遮断装置４を適用した場合について説明する。
【００２３】
図１において、交流の商用電源や車載用バッテリ等から得られる電力から所定の電圧Ｖｉを生成して出力する大容量の主電源１に、３個のボルテージレギュレータ（Voltage Regulator）Ａ１，Ａ２，Ａ３が接続され、ボルテージレギュレータＡ１は定電圧Ｖ１（＝５ボルト）、ボルテージレギュレータＡ２は定電圧Ｖ２（＝３．３ボルト）、ボルテージレギュレータＡ３は定電圧Ｖ３（＝２．７ボルト）を出力するように設計されている。
【００２４】
これら３個のボルテージレギュレータＡ１，Ａ２，Ａ３によって、又は、３個のボルテージレギュレータＡ１，Ａ２，Ａ３と主電源１を含めた構成によって、電源手段としての多電源回路ＶＲＥＧが形成されている。
【００２５】
尚、ボルテージレギュレータＡ１，Ａ２，Ａ３のグランドが、主電源１のグランドＧＮＤに共通接続されたグランドラインＧＬ１，ＧＬ２，ＧＬ３に夫々接続されている。
【００２６】
ボルテージレギュレータＡ１，Ａ２，Ａ３の電圧出力端子（符号省略）には、高耐圧且つ大電力形のスイッチングパワートランジスタ等で形成された開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が接続され、制御回路３から出力される制御信号Ｓon/offによって、それらの開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３の開閉動作を同時に制御するようになっている。
【００２７】
ここで、制御信号Ｓon/offを論理レベル“Ｈ”に設定すると、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３は同時に閉状態（導通状態）となり、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に切り替えると、導通状態となっていた開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３は、その論理レベルが変化した時点（遮断時点）ｔoffに同期して、同時に開状態（非導通状態）となる。
【００２８】
開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３の各出力端側には、電子回路装置２に定電圧Ｖ１，Ｖ２，Ｖ３を電源電圧Ｖcc1，Ｖcc2，Ｖcc3として供給するための電源ラインＦＬ１，ＦＬ２，ＦＬ３が接続され、これら電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３との夫々の間に、図示するように、大容量のコンデンサ（以下、「容量素子」という）Ｃ１，Ｃ２，Ｃ３が接続され、これらの容量素子Ｃ１，Ｃ２，Ｃ３によって電源電圧Ｖcc1，Ｖcc2，Ｖcc3の安定化を図るようにしている。
【００２９】
そして、電源電圧Ｖcc1（＝５．０Ｖ）で動作する負荷回路ＣＱＴ１と、電源電圧Ｖcc2（＝３．３Ｖ）で動作する負荷回路ＣＱＴ２と、電源電圧Ｖcc3（＝２．７Ｖ）で動作する負荷回路ＣＱＴ３とが形成されている電子回路装置２が、図示するように、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３に適宜に接続される。
【００３０】
電源遮断装置４は、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３の間に接続されている。
【００３１】
すなわち、電源遮断装置４は、誤差検出部ＤＴと３個の可変電流吸引部Ｅ１，Ｅ２，Ｅ３を備えて構成されており、誤差検出部ＤＴは電源ラインＦＬ１とグランドラインＧＬ１間に接続され、可変電流吸引部Ｅ１は電源ラインＦＬ１とグランドラインＧＬ１間に接続され、可変電流吸引部Ｅ２は電源ラインＦＬ２とグランドラインＧＬ２間に接続され、可変電流吸引部Ｅ３は電源ラインＦＬ３とグランドラインＧＬ３間に接続されている。
【００３２】
更に、誤差検出部ＤＴは、制御部３より供給される制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に切り替わると、その論理レベルが変化した時点（遮断時点）ｔoffから、電源ラインＦＬ１とグランドラインＧＬ１間の電源電圧Ｖcc1の変化を検出する。つまり、制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に切り替わると、既述したように開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が同時に開状態となって、電子回路装置２への電源電圧の供給が遮断されることになり、その結果、遮断時点ｔoff以降の過渡期には、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３間の電源電圧Ｖcc1，Ｖcc2，Ｖcc3が次第にグランドレベルに減衰していくことになる。この過渡期における電源電圧Ｖcc1の変化を誤差検出部ＤＴが検出し、検出結果を示す誤差検出信号Ｓｃを出力する。
【００３３】
可変電流吸引部Ｅ１，Ｅ２，Ｅ３は、誤差検出信号Ｓｃのレベルに比例した吸引電流（sink current）Ｉs1，Ｉs2，Ｉs3を設定するトランジスタ等の能動素子を備えて形成されている。
【００３４】
すなわち、可変電流吸引部Ｅ１は、誤差検出信号Ｓｃのレベルを所定の比例係数ｋ１で増幅した値に相当する吸引電流Ｉs1を設定し、可変電流吸引部Ｅ２は、誤差検出信号Ｓｃのレベルを所定の比例係数ｋ２で増幅した値に相当する吸引電流Ｉs2を設定し、可変電流吸引部Ｅ３は、誤差検出信号Ｓｃのレベルを所定の比例係数ｋ３で増幅した値に相当する吸引電流Ｉs3を設定する。尚、比例係数ｋ１，ｋ２，ｋ３は、適宜の値に調整することが可能であり、そのため吸引電流Ｉs1，Ｉs2，Ｉs3を独立に設定することができるようになっている。
【００３５】
そして、可変電流吸引部Ｅ１が、吸引電流Ｉs1を電源ラインＦＬ１からグランドラインＧＬ１側へ吸引し、可変電流吸引部Ｅ２が、吸引電流Ｉs2を電源ラインＦＬ２からグランドラインＧＬ２側へ吸引し、可変電流吸引部Ｅ３が、吸引電流Ｉs3を電源ラインＦＬ３からグランドラインＧＬ３側へ吸引する。
【００３６】
次に、図２を参照して電源遮断装置４のより具体的な構成を説明する。尚、図２において、図１と同一又は相当する部分を同一符号で示している。
【００３７】
誤差検出部ＤＴは、ＮＰＮトランジスタＱ１と、ＰＮＰトランジスタＱ２，Ｑ３を備えて構成されており、ＮＰＮトランジスタＱ１のベースには、バッファアンプＡＭＰと抵抗Ｒ１を介して、制御部３から出力される制御信号Ｓon/offが供給されようになっている。また、ＮＰＮトランジスタＱ１のベースとグランドラインＧＬ１に接続されたエミッタとの間にバイアス抵抗Ｒ２が接続され、ＮＰＮトランジスタＱ１のコレクタは、抵抗Ｒ４，Ｒ３を介して電源ラインＦＬ１に接続されている。
【００３８】
ＰＮＰトランジスタＱ２は、そのベースが抵抗Ｒ３とＲ４との接続点に接続され、そのエミッタが電源ラインＦＬ１に接続され、そのコレクタがＰＮＰトランジスタＱ３のベースに接続されると共に、抵抗Ｒ５を介してグランドラインＧＬ１に接続されている。
【００３９】
ＰＮＰトランジスタＱ３は、上記したように、そのベースがＰＮＰトランジスタＱ２のコレクタ及び抵抗Ｒ５に接続され、そのエミッタが電源ラインＦＬ１に接続され、そのコレクタが抵抗Ｒ６を介してグランドラインＧＬ１に接続されると共に、可変電流吸引部Ｅ１，Ｅ２，Ｅ３に含まれているＮＰＮトランジスタＱ４，Ｑ５，Ｑ６の各ベースに接続されている。
【００４０】
かかる構成の誤差検出部ＤＴにおいて、制御部３からの制御信号Ｓon/offが論理レベル“Ｈ”になると、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が閉状態（導通状態）になるのに伴って、電源ラインＦＬ１にボルテージレギュレータＡ１の定電圧Ｖ１が電源電圧Ｖcc1として供給され、更に、ＮＰＮトランジスタＱ１がオン状態となる。
【００４１】
ここで、オン状態となったＮＰＮトランジスタＱ１に電源ラインＦＬ１からの所定の電流が抵抗Ｒ３，Ｒ４を介して流入し、抵抗Ｒ３に所定の電圧降下が発生することにより、ＰＮＰトランジスタＱ２も順バイアスされてオン状態となる。
【００４２】
更に、電源ラインＦＬ１からＰＮＰトランジスタＱ２を通じて抵抗Ｒ５に所定の電流が流れることにより、その抵抗Ｒ５に所定の電圧降下が発生し、そのためＰＮＰトランジスタＱ３はオフ状態となって、抵抗Ｒ６の両端に発生する誤差検出信号ＳｃはグランドラインＧＬ１の電位とほぼ等しくなる。尚、誤差検出信号ＳｃがグランドラインＧＬ１の電位とほぼ等しくなる電位を、「オフ電位」と呼ぶこととする。
【００４３】
一方、制御部３からの制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に変化すると、その論理レベル“Ｌ”によって、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が開状態（非導通状態）となり、ボルテージレギュレータＡ１から電源ラインＦＬ１への定電圧Ｖ１の供給が遮断され、更にＮＰＮトランジスタＱ１がオフ状態となる。
【００４４】
ただし、電源ラインＦＬ１の電源電圧Ｖcc1は、負荷回路ＣＱＴ１や電源ラインＦＬ１における容量や抵抗、及び容量素子Ｃ１の影響のため、制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に変化した時点（遮断時点）ｔoffで、完全にグランドラインＧＬ１と等しいレベルにはならず、過渡状態となる。
【００４５】
このため、電源電圧Ｖcc1が過渡状態となっている間（すなわち、過渡期）に、ＮＰＮトランジスタＱ１がオフ状態となり、その結果、ＰＮＰトランジスタＱ２もオフ状態となり、更に、ＰＮＰトランジスタＱ３は、グランドラインＧＬ１に接続されている抵抗Ｒ５によって順バイアスの状態に設定される。
【００４６】
したがって、電源電圧Ｖcc1が過渡状態となっているときのその残存電圧に応じた電流が電圧ラインＦＬ１からＰＮＰトランジスタＱ３を通じて抵抗Ｒ６側へ流れ、上記の残存電圧に比例した誤差検出信号Ｓｃが抵抗Ｒ６の両端に発生する。
【００４７】
このように、誤差検出部ＤＴは、制御信号Ｓon/offが論理レベル“Ｈ”のときには、「オフ電位」となる誤差検出信号Ｓｃを出力し、制御信号Ｓon/offが論理レベル“Ｌ”になったときには、過渡状態の電源電圧Ｖcc1を検出して、その電源電圧Ｖcc1（残存電圧）に比例した誤差検出信号Ｓｃを出力する。
【００４８】
次に、可変電流吸引部Ｅ１は、ＮＰＮトランジスタＱ４と抵抗Ｒ７によって形成されており、ＮＰＮトランジスタＱ４は、そのコレクタが電源ラインＦＬ１に接続され、そのベースが上記したようにＰＮＰトランジスタＱ３のコレクタに接続され、そのエミッタが抵抗Ｒ７を介してグランドラインＧＬ１に接続されている。つまり、ＮＰＮトランジスタＱ４は、エミッタに接続された抵抗（いわゆる、エミッタ抵抗）Ｒ７と共に、電源ラインＦＬ１とグランドラインＧＬ１間にエミッタ接地されている。
【００４９】
したがって、ＮＰＮトランジスタＱ４は、「オフ電位」となる誤差検出信号Ｓｃが誤差検出部ＤＴから供給されるとき、別言すれば負荷回路ＣＱＴ１が電源電圧Ｖcc1（＝５．０ボルト）によって通常の動作をしているときには、オフ状態となる。
【００５０】
このため、吸引電流Ｉs1がほぼ０となり、可変電流吸引部Ｅ１は、実質的に電源ラインＦＬ１とグランドラインＧＬ１に対して何らの影響も及ぼさなくなり、また、可変電流吸引部Ｅ１における消費電力も無視できる程度に極めて小さくなる。
【００５１】
これに対して、上記の過渡期において、誤差検出部ＤＴからＮＰＮトランジスタＱ４に、電源電圧Ｖcc1に比例した誤差検出信号Ｓｃが供給されると、ＮＰＮトランジスタＱ４は、そのベース抵抗（ＲB）と電流増幅率（ｈFE）とベースエミッタ間電圧（ＶBE）及び抵抗Ｒ７によって決まる増幅率（比例係数）ｋ１で誤差検出信号Ｓｃを増幅した値に相当する吸引電流Ｉs1を設定する。
【００５２】
更に、上記のエミッタ接地のため、ＮＰＮトランジスタＱ４の電源ラインＦＬ１側に対する出力インピーダンスが高い（電源ラインＦＬ１側からＮＰＮトランジスタＱ４のコレクタ側を見たときのインピーダンスが高い）ので、負荷回路ＣＱＴ１を含む電源ラインＦＬ１側のインピーダンスに影響されることなく、誤差検出信号Ｓｃのレベルに比例した吸引電流Ｉs1が電源ラインＦＬ１からグランドラインＧＬ１側へ吸引される。
【００５３】
可変電流吸引部Ｅ２は、ＮＰＮトランジスタＱ５と抵抗Ｒ８によって形成されており、ＮＰＮトランジスタＱ５は、そのコレクタが電源ラインＦＬ２に接続され、そのベースが上記したようにＰＮＰトランジスタＱ３のコレクタに接続され、そのエミッタが抵抗Ｒ８を介してグランドラインＧＬ２に接続された、エミッタ接地となっている。
【００５４】
したがって、ＮＰＮトランジスタＱ５は、「オフ電位」となる誤差検出信号Ｓｃが誤差検出部ＤＴから供給されるとき、別言すれば負荷回路ＣＱＴ２が電源電圧Ｖcc2（＝３．３ボルト）によって通常の動作をしているときには、オフ状態となる。このため、吸引電流Ｉs2がほぼ０となり、可変電流吸引部Ｅ２は、実質的に電源ラインＦＬ２とグランドラインＧＬ２に対して何らの影響も及ぼさなくなる。
【００５５】
これに対して、上記の過渡期において、誤差検出部ＤＴからＮＰＮトランジスタＱ５に、電源電圧Ｖcc1（残存電圧）に比例した誤差検出信号Ｓｃが供給されると、ＮＰＮトランジスタＱ５は、そのベース抵抗（ＲB）と電流増幅率（ｈFE）とベースエミッタ間電圧（ＶBE）及び抵抗Ｒ８によって決まる増幅率（比例係数）ｋ２で誤差検出信号Ｓｃを増幅した値に相当する吸引電流Ｉs2を設定する。
【００５６】
更に、上記のエミッタ接地のため、ＮＰＮトランジスタＱ５の電源ラインＦＬ２側に対する出力インピーダンスが高い（電源ラインＦＬ２側からＮＰＮトランジスタＱ５のコレクタ側を見たときのインピーダンスが高い）ので、負荷回路ＣＱＴ２を含む電源ラインＦＬ２側のインピーダンスに影響されることなく、誤差検出信号Ｓｃのレベルに比例した吸引電流Ｉs2が電源ラインＦＬ２からグランドラインＧＬ２側へ吸引される。
【００５７】
可変電流吸引部Ｅ３は、ＮＰＮトランジスタＱ６と抵抗Ｒ９によって形成されており、ＮＰＮトランジスタＱ６は、そのコレクタが電源ラインＦＬ３に接続され、そのベースが上記したようにＰＮＰトランジスタＱ３のコレクタに接続され、そのエミッタが抵抗Ｒ９を介してグランドラインＧＬ３に接続されている。
【００５８】
つまり、ＮＰＮトランジスタＱ６も、ＮＰＮトランジスタＱ４，Ｑ５の場合と同様に、抵抗Ｒ９と共に電源ラインＦＬ３とグランドラインＧＬ３間にエミッタ接地されている。
【００５９】
したがって、ＮＰＮトランジスタＱ６は、「オフ電位」となる誤差検出信号Ｓｃが誤差検出部ＤＴから供給されるとき、別言すれば負荷回路ＣＱＴ３が電源電圧Ｖcc3（＝２．７ボルト）によって通常の動作をしているときには、オフ状態となる。このため、吸引電流Ｉs3がほぼ０となり、可変電流吸引部Ｅ３は、実質的に電源ラインＦＬ３とグランドラインＧＬ３に対して何らの影響も及ぼさなくなる。
【００６０】
これに対して、上記の過渡期において、誤差検出部ＤＴからＮＰＮトランジスタＱ５に、電源電圧Ｖcc1に比例した誤差検出信号Ｓｃが供給されると、ＮＰＮトランジスタＱ６は、そのベース抵抗（ＲB）と電流増幅率（ｈFE）とベースエミッタ間電圧（ＶBE）及び抵抗Ｒ９によって決まる増幅率（比例係数）ｋ３で誤差検出信号Ｓｃを増幅した値に相当する吸引電流Ｉs3を設定する。
【００６１】
更に、上記のエミッタ接地のため、ＮＰＮトランジスタＱ６の電源ラインＦＬ３側に対する出力インピーダンスが高い（電源ラインＦＬ３側からＮＰＮトランジスタＱ６のコレクタ側を見たときのインピーダンスが高い）ので、負荷回路ＣＱＴ３を含む電源ラインＦＬ３側のインピーダンスに影響されることなく、誤差検出信号Ｓｃのレベルに比例した吸引電流Ｉs3が電源ラインＦＬ３からグランドラインＧＬ３側へ吸引される。
【００６２】
そして、可変電流吸引部Ｅ１，Ｅ２，Ｅ３に設けられている抵抗Ｒ７，Ｒ８，Ｒ９の値を適宜に設定しておくとことで、上記過渡期における増幅率（比例係数）ｋ１，ｋ２，ｋ３を独立に調整することができ、ひいては吸引電流Ｉs1，Ｉs2，Ｉs3を独立に調整することができるようになっている。
【００６３】
次に、図３及び図４を参照して、本実施形態の電流遮断回路ＤＴの動作を説明する。
図３は、実験により得られた特性図であり、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に、ボルテージレギュレータＡ１，Ａ２，Ａ３で生成される定電圧Ｖ１（＝５．０ボルト）、定電圧Ｖ２（＝３．３ボルト）、定電圧Ｖ３（＝２．７ボルト）を電源電圧Ｖcc1，Ｖcc2，Ｖcc3として印加しておき、遮断時ｔoffに開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３を同時に開状態に切り替えたときの過渡期における電源電圧Ｖcc1，Ｖcc2，Ｖcc3の変化を示したものである。図４は、図３と同じ条件の下で測定して得られた吸引電流Ｉs1，Ｉs2，Ｉs3の変化を示す特性図である。
【００６４】
尚、この実験結果を得るに当たって設定したトランジスタＱ１〜Ｑ６と抵抗Ｒ１〜Ｒ９及び容量素子Ｃ１〜Ｃ３等の具体的な設計値については、あくまでも適宜に決めることが可能な設計事項に属するものであるので、その説明を省略する。また、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３の規模等についても説明を省略する。
【００６５】
可変電流吸引部Ｅ１，Ｅ２，Ｅ３中の抵抗Ｒ７，Ｒ８，Ｒ９を所望の値に設定しておき、既述した制御信号Ｓon/offを論理レベル“Ｈ”に設定すると、図３に示すように、ボルテージレギュレータＡ１，Ａ２，Ａ３で生成される所定の定電圧Ｖ１，Ｖ２，Ｖ３が電源電圧Ｖcc1，Ｖcc2，Ｖcc3となって、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に供給される。このとき、図４に示すように、吸引電流Ｉs1，Ｉs2，Ｉs3は、ほぼ０アンペアとなることから、電源遮断装置４は、実質的に存在しないのと同じ状態となる。
【００６６】
遮断時点ｔoffにおいて、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に急峻に変化させると、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が同時に開状態となり、電源電圧Ｖcc1，Ｖcc2，Ｖcc3は遮断時点ｔoffの直後から過渡状態となる。
【００６７】
まず、図４に示すように、吸引電流Ｉs1，Ｉs2，Ｉs3は、遮断時点ｔoffとほぼ同時に急激に増加し、過渡期の経過に伴って次第に減少していき、最後にはほぼ０アンペアとなる。
【００６８】
ここで、図４に示す吸引電流Ｉs1，Ｉs2，Ｉs3が、図３に示す残存電圧としての電源電圧Ｖcc1，Ｖcc2，Ｖcc3の変化に従って変化し、また、図３に示す残存電圧としての電源電圧Ｖcc1，Ｖcc2，Ｖcc3が、図４に示す吸引電流Ｉs1，Ｉs2，Ｉs3の変化に従って変化するという相互関係に従って、吸引電流Ｉs1，Ｉs2，Ｉs3と電源電圧Ｖcc1，Ｖcc2，Ｖcc3は共に減衰していく。
【００６９】
したがって、電源電圧Ｖcc1，Ｖcc2，Ｖcc3は、単に周囲の容量や抵抗等の影響による時定数に従って自然減衰するのではなく、上記の相互関係に従って決まる吸引電流Ｉs1，Ｉs2，Ｉs3によって強制的且つ規制された条件の下で減衰されていく。
【００７０】
このため、抵抗Ｒ７，Ｒ８，Ｒ９を調整することで、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３への電源電圧Ｖcc1，Ｖcc2，Ｖcc3を予め決められた順序且つ予め決められた電圧値に従ってプログラマブルに減衰させることが可能となっている。
【００７１】
ちなみに、図３の特性図では、電源電圧Ｖcc1と電源電圧Ｖcc3を急峻に減衰させ、且つ電源電圧Ｖcc1に較べて電源電圧Ｖcc3をいち早く０ボルトに減衰させ、更に、電源電圧Ｖcc2を緩慢に減衰させる場合を示しているが、抵抗Ｒ７，Ｒ８，Ｒ９を調整すると、これらの電源電圧Ｖcc1，Ｖcc2，Ｖcc3の減衰特性をプログラマブルに変化させることが可能である。
【００７２】
ここで注目すべき点を更に述べると、誤差検出部ＤＴが過渡期における電源ラインＦＬ１の電圧Ｖ１の変化を検出して、その検出結果である誤差検出信号Ｓｃを出力し、可変電流吸引部Ｅ１，Ｅ２，Ｅ３は、その誤差検出信号Ｓｃのレベルの変化（別言すれば、残存電圧としての電源電圧Ｖcc1の変化）を基準として、吸引電流Ｉs1，Ｉs2，Ｉs3を設定する。このことは、吸引電流Ｉs1を基準にして、吸引電流Ｉs2，Ｉs3が相対的に設定されることを意味している。従って、図３に示す電源電圧Ｖcc2，Ｖcc3の変化も電源電圧Ｖcc1を基準として変化することになる。
【００７３】
このように、吸引電流Ｉs1或いは電源電圧Ｖcc1を基準として、過渡期における吸引電流Ｉs2，Ｉs3或いは電源電圧Ｖcc2，Ｖcc3が設定されることになるため、予め抵抗Ｒ７，Ｒ８，Ｒ９の値を調整する際に、まず抵抗Ｒ７を調節して吸引電流Ｉs1或いは電源電圧Ｖcc1を測定し、その測定結果を基準として、吸引電流Ｉs2，Ｉs3或いは電源電圧Ｖcc2，Ｖcc3が所望の過渡特性となるように、抵抗Ｒ８，Ｒ９を適切な値に調整することができる。
【００７４】
このように、吸引電流Ｉs1或いは電源電圧Ｖcc1を基準として、抵抗Ｒ８，Ｒ９の調整による残りの吸引電流Ｉs2，Ｉs3或いは電源電圧Ｖcc2，Ｖcc3の調整を行うことができることから、基準が無い場合に較べて遥かに調整作業が容易となり、更に調整精度の向上を図ることが可能となっている。
【００７５】
以上に述べたように、本実施形態の電源遮断装置４によれば、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に供給されている電源電圧Ｖcc1，Ｖcc2，Ｖcc3を遮断した際に生じる過渡特性を、その負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３等の周囲の状況によって生じる時定数の影響を受ける場合があっても、吸引電流Ｉs1，Ｉs2，Ｉs3によって強制的に電源電圧Ｖcc1，Ｖcc2，Ｖcc3を変化させることが可能となるため、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３における電源電圧Ｖcc1，Ｖcc2，Ｖcc3の遮断を適切なシーケンスで行うことができ、ひいては、複数の電源電圧で動作する様々な電子回路装置を適切に使用すること等を可能にする。
【００７６】
更に、本電源遮断装置４は、電源電圧Ｖcc1，Ｖcc2，Ｖcc3を負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に供給するための電源ラインＦＬ１，ＦＬ２，ＦＬ３から給電されて動作する。したがって、本電源遮断装置４を動作させるための専用の電源回路を必要としない。このため、回路規模が小さく且つ簡素で、消費電力の少ない回路構成を実現することができるという効果が得られる。
【００７７】
尚、図１及び図２に示した電源遮断装置４では、誤差検出器ＤＴを電源ラインＦＬ１とグランドラインＧＬ１間に設け、電源ラインＦＬ１における電源電圧Ｖcc1の変化を検出する構成となっているが、誤差検出器ＤＴを電源ラインＦＬ２とグランドラインＧＬ２間に設けて、電源ラインＦＬ２の電源電圧Ｖcc2の変化を検出することによって得られる誤差信号Ｓｃに基づいて可変電流吸引部Ｅ１，Ｅ２，Ｅ３中のＮＰＮトランジスタＱ４，Ｑ５，Ｑ６のベースを駆動する構成にしてもよい。
【００７８】
また、誤差検出器ＤＴを電源ラインＦＬ３とグランドラインＧＬ３間に設けて、電源ラインＦＬ３の電源電圧Ｖcc3の変化を検出することによって得られる誤差信号Ｓｃに基づいて可変電流吸引部Ｅ１，Ｅ２，Ｅ３中のＮＰＮトランジスタＱ４，Ｑ５，Ｑ６のベースを駆動する構成にしてもよい。
【００７９】
更にまた、本実施形態の電源遮断装置４の変形例として、図５に示す回路構成としてもよい。尚、図５において、図１と同一又は相当する部分を同一符号で示している。
【００８０】
つまり、図５の電源遮断装置４は、図１及び図２に示した誤差検出器ＤＴと同様の３個の誤差検出器ＤＴ１，ＤＴ２，ＤＴ３が、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３間のそれぞれに設けられている。誤差検出器ＤＴ１は電源ラインＦＬ１の電源電圧Ｖcc1の変化を検出し、誤差検出器ＤＴ２は電源ラインＦＬ２の電源電圧Ｖcc2の変化を検出し、誤差検出器ＤＴ３は電源ラインＦＬ３の電源電圧Ｖcc3の変化を検出するようになっている。
【００８１】
そして、誤差検出器ＤＴ１から出力される誤差検出信号Ｓc1によって、可変電流吸引部Ｅ１中のＮＰＮトランジスタＱ４のベースを駆動し、誤差検出器ＤＴ２から出力される誤差検出信号Ｓc2によって、可変電流吸引部Ｅ２中のＮＰＮトランジスタＱ５のベースを駆動し、誤差検出器ＤＴ３から出力される誤差検出信号Ｓc3によって、可変電流吸引部Ｅ３中のＮＰＮトランジスタＱ６のベースを駆動する。
【００８２】
かかる構成によると、抵抗Ｒ７，Ｒ８，Ｒ９を調整することにより、可変電流吸引部Ｅ１，Ｅ２，Ｅ３にて設定される各吸引電流Ｉs1，Ｉs2，Ｉs3をほぼ完全に独立して設定することができる。このため、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３毎に、電源電圧Ｖcc1，Ｖcc2，Ｖcc3の過渡特性を独立且つ精密に調整することができる。
【００８３】
また、図２では、抵抗Ｒ７，Ｒ８，Ｒ９を固定抵抗として示しているが、可変抵抗に置き換えて調整し易いようにしてもよい。
【００８４】
また、図２に示した誤差検出部ＤＴと可変電流吸引部Ｅ１，Ｅ２，Ｅ３では、回路規模の簡素化や素子数の低減化等を実現すべく、少ないトランジスタと抵抗によって形成されているが、同様の機能を発揮するものであれば、オペアンプ等の他の電子部品を用いて構成してもよい。
【００８５】
また、実施形態として、３つの電源電圧Ｖcc1，Ｖcc2，Ｖcc3の過渡特性を調節するための電源遮断装置４について説明したが、本発明はこれに限定されるものではなく、上記の誤差検出部と可変電流吸引部を適宜の数だけ形成することにより、適宜の数の電源電圧の過渡特性を調節することができる。
【００８６】
【発明の効果】
以上説明したように本発明の電源遮断装置は、負荷回路に供給されている電源電圧を遮断するに際して生じる過渡状態の電源電圧を電源電圧検出手段によって検出し、その検出結果である検出信号のレベルに応じて吸引電流を電流吸引手段で設定して、電源ラインからグランドラインへの上記吸引電流による電流の吸引を行うようにしたので、過渡状態となっている電源電圧の減衰率や、グランドラインのレベルに到達するまでに要する時間等を適宜に調節することができる。
【００８７】
また、複数の電源電圧によって個別に動作する複数の負荷回路を備えた電子回路装置に対して、夫々の電源電圧を遮断する際、電源電圧検出手段が、過渡状態となっている各電源電圧の少なくとも１つの電源電圧を検出して検出信号を出力し、電流吸引手段がその検出信号のレベルに応じた吸引電流を設定して、各電源ラインからグランドラインヘの電流の吸引を個別に行うようにしたので、各負荷回路に印加されている各電源電圧毎に、減衰率やグランドラインのレベルに到達するまでに要する時間等を適宜に調節することができる。このため、負荷回路の誤動作等の発生を防止する等のために、各電源電圧の相互間の過渡特性が定格等によって予め決められている場合、各電源ラインからグランドラインヘの電流の吸引を個別に行うことで、適切な過渡特性を設定することができ、ひいては、複数の電源電圧を必要とする様々な電子回路装置への適用を可能にする。
【００８８】
また、電源電圧検出手段と電流吸引手段を、電源ラインに生じる電源電圧によって給電を受けて動作する構成にしたので、電源遮断装置を動作させるための専用電源等が不要となり、消費電力の低減や、回路規模の小形化及び簡素化を実現することができる。
【００８９】
また、電源電圧検出手段から出力される検出信号を調整自在な増幅率で増幅した値に相当する吸引電流を設定するように電流吸引手段を構成したので、増幅率を調整することによって、吸引電流の値を適宜に調整することを可能にし、過渡状態の電源電圧の変化を精密に調整することが可能となる。
【図面の簡単な説明】
【図１】本実施形態の電源遮断装置の構成を示すブロック図である。
【図２】本実施形態の電源遮断装置の構成をより具体的に示した回路図である。
【図３】本実施形態の電源遮断装置の動作を説明するための特性図である。
【図４】本実施形態の電源遮断装置の動作を更に説明するための特性図である。
【図５】本実施形態の電源遮断装置の変形例の構成を示すブロック図である。
【図６】複数の電源電圧を必要とする電子回路装置に電源電圧を供給ための従来の構成を示すブロック図である。
【図７】電源遮断後の過渡期に生じる電源電圧の変化例を示す図である。
【符号の説明】
１…主電源
２…電子回路装置
３…制御部
４…電源遮断装置
Ａ１，Ａ２，Ａ３…ボルテージレギュレータ
Ｂ１，Ｂ２，Ｂ３…開閉スイッチ素子
Ｃ１，Ｃ２，Ｃ３…容量素子
ＦＬ１，ＦＬ２，ＦＬ３…電源ライン
ＧＬ１，ＧＬ２，ＧＬ３…グランドライン
ＤＴ，ＤＴ１，ＤＴ２，ＤＴ３…誤差検出部
Ｅ１，Ｅ２，Ｅ３…可変電流吸引部
ＣＱＴ１，ＣＱＴ２，ＣＱＴ３…負荷回路
Ｑ１，Ｑ４…ＮＰＮトランジスタ
Ｑ２，Ｑ３…ＰＮＰトランジスタ
Ｒ１〜Ｒ９…抵抗
【発明の属する技術分野】
本発明は、電源遮断装置に関し、例えば負荷回路に供給されている電源電圧を遮断した際に生じる電源電圧の過渡特性を適宜に調整することを可能にする電源遮断装置に関する。
【０００２】
【従来の技術】
周知のように、ＬＳＩやＶＬＳＩ等の集積回路装置や、アナログ回路とディジタル回路が混成して形成されたハイブリッド回路装置や、基板上に多数の電子回路が形成された多機能且つ高機能の電気回路基板等にあっては、１つの電源電圧だけでは足りず、複数の電源電圧によって動作するものがある。
【０００３】
このような集積回路装置やハイブリッド回路装置や電気回路基板等（以下、これらを「電子回路装置」という）では、図６に示すように、電子回路装置ＤＶＣに備えられている電源入力端子Ｐ１，Ｐ２，Ｐ３とグランド端子ＰGNDに多電源回路ＶＲＥＧを接続し、グランドＧＮＤを共通にして、多電源回路ＶＲＥＧで生成される複数の定電圧Ｖ１，Ｖ２，Ｖ３を電源電圧Ｖcc1，Ｖcc2，Ｖcc3として印加することが一般に行われている。
【０００４】
尚、図６は、電子回路装置ＤＶＣに、それぞれ値の異なった３つの電源電圧によって動作する３つの電子回路（以下、「負荷回路」という）ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３が設けられており、多電源回路ＶＲＥＧで生成される定電圧Ｖ１，Ｖ２，Ｖ３を開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を介して各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加させるように接続した場合を示している。
【０００５】
そして、電源投入と電源遮断の制御を行うオン／オフ制御回路ＣＮＴから出力される制御信号Ｓon/offを論理レベル“Ｈ”にし、それによって開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を同時に閉状態（導通状態）に設定することで、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３への定電圧Ｖ１，Ｖ２，Ｖ３の印加を行わせ、また、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に切り替えて、閉状態になっていた開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を同時に開状態（非導通状態）に設定することで、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加されていた定電圧Ｖ１，Ｖ２，Ｖ３を遮断するようになっている。
【０００６】
【発明が解決しようとする課題】
ところで、図６に示す多電源回路ＶＲＥＧを電子回路装置ＤＶＣに接続する一般的な構成において、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に変化させ、その変化時点（以下、「遮断時点」という）ｔoffにおいて、開閉スイッチＳＷ１，ＳＷ２，ＳＷ３を開状態にし、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加されていた定電圧Ｖ１，Ｖ２，Ｖ３を遮断させた場合には、図７に例示するように、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３における電源電圧Ｖcc1，Ｖcc2，Ｖcc3は残留電圧として夫々異なった過渡特性を示しながらグランドレベルに減衰していく。
【０００７】
すなわち、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３の規模の違いや、多電源回路ＶＲＥＧと各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３との間の配線容量や抵抗値の違い等に起因して、各電源電圧Ｖcc1，Ｖcc2，Ｖcc3に関連する時定数に差が生じる場合があり、同じ遮断時点ｔoffにおいて電源遮断を行っても、実際には遮断時点ｔoff以降の過渡期において、各電源電圧Ｖcc1，Ｖcc2，Ｖcc3の過渡特性が異なり、グランドレベルに到達するまでに要する時間や、減衰率等が異なる場合が生じる。
【０００８】
こうした各電源電圧Ｖcc1，Ｖcc2，Ｖcc3が、遮断時点ｔoffから、グランドレベルに減衰するまでの過渡期に、定格等で予め決められている本来印加されてはならない電圧が各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加されてしまい、そのため、負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３が誤動作したり、損傷したり、寿命の低下を招来するといった問題があった。
【０００９】
例えば、通常の動作時では、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に印加すべき電源電圧Ｖcc1，Ｖcc2，Ｖcc3を、Ｖcc1＞Ｖcc2＞Ｖcc3の大小関係に設定し、遮断時点ｔoff後の過渡期には、電源電圧Ｖcc3をいち早くグランドレベルに減衰させ、電源電圧Ｖcc1をその次にグランドレベルに減衰させ、電源電圧Ｖcc2を電源電圧Ｖcc1に較べてゆっくりと減衰させるようにしないと、各負荷回路ＬＯＡＤ１，ＬＯＡＤ２，ＬＯＡＤ３に誤動作等が生じる虞があるといった電子回路装置ＤＶＣの場合、図７に示したように、時定数等の影響のため、電源電圧Ｖcc1，Ｖcc2，Ｖcc3が予め決められた順序且つ予め決められた電圧値に従って減衰しなくなる場合が生じるという問題があった。
【００１０】
本発明は、従来の問題点に鑑みて成されたものであり、負荷回路等に供給されている電源電圧を遮断した際に生じる電源電圧の過渡特性を適宜に調整することを可能にし、例えば複数の電源電圧で動作する様々な電子回路装置を適切に使用すること等を可能にする電源遮断装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため本発明の電源遮断装置は、複数の負荷回路に供給されている複数の電源電圧を遮断する電源遮断装置であって、電源手段で生成される複数の電圧を前記複数の電源電圧として前記複数の負荷回路に供給する複数の電源ラインとグランドラインの間に設けられた、電源電圧検出手段と電流吸引手段とを備え、前記電源電圧検出手段は、前記複数の電源ラインのうちの何れか１つに生じる電源電圧の変化を検出して検出信号を出力し、前記電流吸引手段は、前記検出信号のレベルに応じて各々の前記電源ラインに対する吸引電流を設定して、前記複数の各電源ラインから前記グランドライン側への電流の吸引を個別に行うこと、を特徴とする。
【００１４】
また、前記電源電圧検出手段と前記電流吸引手段は、前記電源ラインに生じる電源電圧によって給電を受けて動作すること、を特徴とする。
【００１６】
これらの電源遮断装置によれば、複数の電源電圧によって個別に動作する複数の負荷回路を備えた電子回路装置に対して、夫々の電源電圧を遮断する際、電源電圧検出手段が、過渡状態となっている各電源電圧の少なくとも１つの電源電圧を検出して検出信号を出力し、電流吸引手段がその検出信号のレベルに応じた吸引電流を設定して、各電源ラインからグランドラインヘの電流の吸引を個別に行う。したがって、各負荷回路に印加されている各電源電圧毎に、減衰率やグランドラインのレベルに到達するまでに要する時間等を適宜に調節することを可能にする。その結果、負荷回路の誤動作等の発生を防止する等のために、各電源電圧の相互間の過渡特性が定格等によって予め決められている場合、各電源ラインからグランドラインヘの電流の吸引を個別に行うことで、適切な過渡特性を設定することを可能にする。
【００１７】
また、上記電源電圧検出手段と上記電流吸引手段は、上記電源ラインに生じる電源電圧によって給電を受けて動作することを特徴とする。
【００１８】
かかる構成によると、電源遮断装置を動作させるための専用電源等が不要となり、消費電力の低減や、回路規模の小形化及び簡素化を実現する。
【００１９】
また、上記電流吸引手段は、上記電源電圧検出手段から出力される検出信号を調整自在な増幅率で増幅した値に相当する吸引電流を設定することを特徴とする。
【００２０】
かかる構成によると、増幅率を調整することによって、吸引電流の値を適宜に調整することを可能にする。このため、過渡状態の電源電圧の変化を精密に調整することを可能にする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。尚、図１は、本実施形態の電源遮断装置の構成を示すブロック図、図２は、本実施形態の電源遮断装置の構成をより具体的に示した回路図である。
【００２２】
また、説明の便宜上、集積回路装置やハイブリッド回路装置や電気回路基板等の複数の電源電圧を必要とする電子回路装置として、例えば５ボルトと３．３ボルトと２．７ボルトの３つの電源電圧を必要とする電子回路装置２に本実施形態の電源遮断装置４を適用した場合について説明する。
【００２３】
図１において、交流の商用電源や車載用バッテリ等から得られる電力から所定の電圧Ｖｉを生成して出力する大容量の主電源１に、３個のボルテージレギュレータ（Voltage Regulator）Ａ１，Ａ２，Ａ３が接続され、ボルテージレギュレータＡ１は定電圧Ｖ１（＝５ボルト）、ボルテージレギュレータＡ２は定電圧Ｖ２（＝３．３ボルト）、ボルテージレギュレータＡ３は定電圧Ｖ３（＝２．７ボルト）を出力するように設計されている。
【００２４】
これら３個のボルテージレギュレータＡ１，Ａ２，Ａ３によって、又は、３個のボルテージレギュレータＡ１，Ａ２，Ａ３と主電源１を含めた構成によって、電源手段としての多電源回路ＶＲＥＧが形成されている。
【００２５】
尚、ボルテージレギュレータＡ１，Ａ２，Ａ３のグランドが、主電源１のグランドＧＮＤに共通接続されたグランドラインＧＬ１，ＧＬ２，ＧＬ３に夫々接続されている。
【００２６】
ボルテージレギュレータＡ１，Ａ２，Ａ３の電圧出力端子（符号省略）には、高耐圧且つ大電力形のスイッチングパワートランジスタ等で形成された開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が接続され、制御回路３から出力される制御信号Ｓon/offによって、それらの開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３の開閉動作を同時に制御するようになっている。
【００２７】
ここで、制御信号Ｓon/offを論理レベル“Ｈ”に設定すると、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３は同時に閉状態（導通状態）となり、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に切り替えると、導通状態となっていた開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３は、その論理レベルが変化した時点（遮断時点）ｔoffに同期して、同時に開状態（非導通状態）となる。
【００２８】
開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３の各出力端側には、電子回路装置２に定電圧Ｖ１，Ｖ２，Ｖ３を電源電圧Ｖcc1，Ｖcc2，Ｖcc3として供給するための電源ラインＦＬ１，ＦＬ２，ＦＬ３が接続され、これら電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３との夫々の間に、図示するように、大容量のコンデンサ（以下、「容量素子」という）Ｃ１，Ｃ２，Ｃ３が接続され、これらの容量素子Ｃ１，Ｃ２，Ｃ３によって電源電圧Ｖcc1，Ｖcc2，Ｖcc3の安定化を図るようにしている。
【００２９】
そして、電源電圧Ｖcc1（＝５．０Ｖ）で動作する負荷回路ＣＱＴ１と、電源電圧Ｖcc2（＝３．３Ｖ）で動作する負荷回路ＣＱＴ２と、電源電圧Ｖcc3（＝２．７Ｖ）で動作する負荷回路ＣＱＴ３とが形成されている電子回路装置２が、図示するように、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３に適宜に接続される。
【００３０】
電源遮断装置４は、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３の間に接続されている。
【００３１】
すなわち、電源遮断装置４は、誤差検出部ＤＴと３個の可変電流吸引部Ｅ１，Ｅ２，Ｅ３を備えて構成されており、誤差検出部ＤＴは電源ラインＦＬ１とグランドラインＧＬ１間に接続され、可変電流吸引部Ｅ１は電源ラインＦＬ１とグランドラインＧＬ１間に接続され、可変電流吸引部Ｅ２は電源ラインＦＬ２とグランドラインＧＬ２間に接続され、可変電流吸引部Ｅ３は電源ラインＦＬ３とグランドラインＧＬ３間に接続されている。
【００３２】
更に、誤差検出部ＤＴは、制御部３より供給される制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に切り替わると、その論理レベルが変化した時点（遮断時点）ｔoffから、電源ラインＦＬ１とグランドラインＧＬ１間の電源電圧Ｖcc1の変化を検出する。つまり、制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に切り替わると、既述したように開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が同時に開状態となって、電子回路装置２への電源電圧の供給が遮断されることになり、その結果、遮断時点ｔoff以降の過渡期には、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３間の電源電圧Ｖcc1，Ｖcc2，Ｖcc3が次第にグランドレベルに減衰していくことになる。この過渡期における電源電圧Ｖcc1の変化を誤差検出部ＤＴが検出し、検出結果を示す誤差検出信号Ｓｃを出力する。
【００３３】
可変電流吸引部Ｅ１，Ｅ２，Ｅ３は、誤差検出信号Ｓｃのレベルに比例した吸引電流（sink current）Ｉs1，Ｉs2，Ｉs3を設定するトランジスタ等の能動素子を備えて形成されている。
【００３４】
すなわち、可変電流吸引部Ｅ１は、誤差検出信号Ｓｃのレベルを所定の比例係数ｋ１で増幅した値に相当する吸引電流Ｉs1を設定し、可変電流吸引部Ｅ２は、誤差検出信号Ｓｃのレベルを所定の比例係数ｋ２で増幅した値に相当する吸引電流Ｉs2を設定し、可変電流吸引部Ｅ３は、誤差検出信号Ｓｃのレベルを所定の比例係数ｋ３で増幅した値に相当する吸引電流Ｉs3を設定する。尚、比例係数ｋ１，ｋ２，ｋ３は、適宜の値に調整することが可能であり、そのため吸引電流Ｉs1，Ｉs2，Ｉs3を独立に設定することができるようになっている。
【００３５】
そして、可変電流吸引部Ｅ１が、吸引電流Ｉs1を電源ラインＦＬ１からグランドラインＧＬ１側へ吸引し、可変電流吸引部Ｅ２が、吸引電流Ｉs2を電源ラインＦＬ２からグランドラインＧＬ２側へ吸引し、可変電流吸引部Ｅ３が、吸引電流Ｉs3を電源ラインＦＬ３からグランドラインＧＬ３側へ吸引する。
【００３６】
次に、図２を参照して電源遮断装置４のより具体的な構成を説明する。尚、図２において、図１と同一又は相当する部分を同一符号で示している。
【００３７】
誤差検出部ＤＴは、ＮＰＮトランジスタＱ１と、ＰＮＰトランジスタＱ２，Ｑ３を備えて構成されており、ＮＰＮトランジスタＱ１のベースには、バッファアンプＡＭＰと抵抗Ｒ１を介して、制御部３から出力される制御信号Ｓon/offが供給されようになっている。また、ＮＰＮトランジスタＱ１のベースとグランドラインＧＬ１に接続されたエミッタとの間にバイアス抵抗Ｒ２が接続され、ＮＰＮトランジスタＱ１のコレクタは、抵抗Ｒ４，Ｒ３を介して電源ラインＦＬ１に接続されている。
【００３８】
ＰＮＰトランジスタＱ２は、そのベースが抵抗Ｒ３とＲ４との接続点に接続され、そのエミッタが電源ラインＦＬ１に接続され、そのコレクタがＰＮＰトランジスタＱ３のベースに接続されると共に、抵抗Ｒ５を介してグランドラインＧＬ１に接続されている。
【００３９】
ＰＮＰトランジスタＱ３は、上記したように、そのベースがＰＮＰトランジスタＱ２のコレクタ及び抵抗Ｒ５に接続され、そのエミッタが電源ラインＦＬ１に接続され、そのコレクタが抵抗Ｒ６を介してグランドラインＧＬ１に接続されると共に、可変電流吸引部Ｅ１，Ｅ２，Ｅ３に含まれているＮＰＮトランジスタＱ４，Ｑ５，Ｑ６の各ベースに接続されている。
【００４０】
かかる構成の誤差検出部ＤＴにおいて、制御部３からの制御信号Ｓon/offが論理レベル“Ｈ”になると、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が閉状態（導通状態）になるのに伴って、電源ラインＦＬ１にボルテージレギュレータＡ１の定電圧Ｖ１が電源電圧Ｖcc1として供給され、更に、ＮＰＮトランジスタＱ１がオン状態となる。
【００４１】
ここで、オン状態となったＮＰＮトランジスタＱ１に電源ラインＦＬ１からの所定の電流が抵抗Ｒ３，Ｒ４を介して流入し、抵抗Ｒ３に所定の電圧降下が発生することにより、ＰＮＰトランジスタＱ２も順バイアスされてオン状態となる。
【００４２】
更に、電源ラインＦＬ１からＰＮＰトランジスタＱ２を通じて抵抗Ｒ５に所定の電流が流れることにより、その抵抗Ｒ５に所定の電圧降下が発生し、そのためＰＮＰトランジスタＱ３はオフ状態となって、抵抗Ｒ６の両端に発生する誤差検出信号ＳｃはグランドラインＧＬ１の電位とほぼ等しくなる。尚、誤差検出信号ＳｃがグランドラインＧＬ１の電位とほぼ等しくなる電位を、「オフ電位」と呼ぶこととする。
【００４３】
一方、制御部３からの制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に変化すると、その論理レベル“Ｌ”によって、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が開状態（非導通状態）となり、ボルテージレギュレータＡ１から電源ラインＦＬ１への定電圧Ｖ１の供給が遮断され、更にＮＰＮトランジスタＱ１がオフ状態となる。
【００４４】
ただし、電源ラインＦＬ１の電源電圧Ｖcc1は、負荷回路ＣＱＴ１や電源ラインＦＬ１における容量や抵抗、及び容量素子Ｃ１の影響のため、制御信号Ｓon/offが論理レベル“Ｈ”から“Ｌ”に変化した時点（遮断時点）ｔoffで、完全にグランドラインＧＬ１と等しいレベルにはならず、過渡状態となる。
【００４５】
このため、電源電圧Ｖcc1が過渡状態となっている間（すなわち、過渡期）に、ＮＰＮトランジスタＱ１がオフ状態となり、その結果、ＰＮＰトランジスタＱ２もオフ状態となり、更に、ＰＮＰトランジスタＱ３は、グランドラインＧＬ１に接続されている抵抗Ｒ５によって順バイアスの状態に設定される。
【００４６】
したがって、電源電圧Ｖcc1が過渡状態となっているときのその残存電圧に応じた電流が電圧ラインＦＬ１からＰＮＰトランジスタＱ３を通じて抵抗Ｒ６側へ流れ、上記の残存電圧に比例した誤差検出信号Ｓｃが抵抗Ｒ６の両端に発生する。
【００４７】
このように、誤差検出部ＤＴは、制御信号Ｓon/offが論理レベル“Ｈ”のときには、「オフ電位」となる誤差検出信号Ｓｃを出力し、制御信号Ｓon/offが論理レベル“Ｌ”になったときには、過渡状態の電源電圧Ｖcc1を検出して、その電源電圧Ｖcc1（残存電圧）に比例した誤差検出信号Ｓｃを出力する。
【００４８】
次に、可変電流吸引部Ｅ１は、ＮＰＮトランジスタＱ４と抵抗Ｒ７によって形成されており、ＮＰＮトランジスタＱ４は、そのコレクタが電源ラインＦＬ１に接続され、そのベースが上記したようにＰＮＰトランジスタＱ３のコレクタに接続され、そのエミッタが抵抗Ｒ７を介してグランドラインＧＬ１に接続されている。つまり、ＮＰＮトランジスタＱ４は、エミッタに接続された抵抗（いわゆる、エミッタ抵抗）Ｒ７と共に、電源ラインＦＬ１とグランドラインＧＬ１間にエミッタ接地されている。
【００４９】
したがって、ＮＰＮトランジスタＱ４は、「オフ電位」となる誤差検出信号Ｓｃが誤差検出部ＤＴから供給されるとき、別言すれば負荷回路ＣＱＴ１が電源電圧Ｖcc1（＝５．０ボルト）によって通常の動作をしているときには、オフ状態となる。
【００５０】
このため、吸引電流Ｉs1がほぼ０となり、可変電流吸引部Ｅ１は、実質的に電源ラインＦＬ１とグランドラインＧＬ１に対して何らの影響も及ぼさなくなり、また、可変電流吸引部Ｅ１における消費電力も無視できる程度に極めて小さくなる。
【００５１】
これに対して、上記の過渡期において、誤差検出部ＤＴからＮＰＮトランジスタＱ４に、電源電圧Ｖcc1に比例した誤差検出信号Ｓｃが供給されると、ＮＰＮトランジスタＱ４は、そのベース抵抗（ＲB）と電流増幅率（ｈFE）とベースエミッタ間電圧（ＶBE）及び抵抗Ｒ７によって決まる増幅率（比例係数）ｋ１で誤差検出信号Ｓｃを増幅した値に相当する吸引電流Ｉs1を設定する。
【００５２】
更に、上記のエミッタ接地のため、ＮＰＮトランジスタＱ４の電源ラインＦＬ１側に対する出力インピーダンスが高い（電源ラインＦＬ１側からＮＰＮトランジスタＱ４のコレクタ側を見たときのインピーダンスが高い）ので、負荷回路ＣＱＴ１を含む電源ラインＦＬ１側のインピーダンスに影響されることなく、誤差検出信号Ｓｃのレベルに比例した吸引電流Ｉs1が電源ラインＦＬ１からグランドラインＧＬ１側へ吸引される。
【００５３】
可変電流吸引部Ｅ２は、ＮＰＮトランジスタＱ５と抵抗Ｒ８によって形成されており、ＮＰＮトランジスタＱ５は、そのコレクタが電源ラインＦＬ２に接続され、そのベースが上記したようにＰＮＰトランジスタＱ３のコレクタに接続され、そのエミッタが抵抗Ｒ８を介してグランドラインＧＬ２に接続された、エミッタ接地となっている。
【００５４】
したがって、ＮＰＮトランジスタＱ５は、「オフ電位」となる誤差検出信号Ｓｃが誤差検出部ＤＴから供給されるとき、別言すれば負荷回路ＣＱＴ２が電源電圧Ｖcc2（＝３．３ボルト）によって通常の動作をしているときには、オフ状態となる。このため、吸引電流Ｉs2がほぼ０となり、可変電流吸引部Ｅ２は、実質的に電源ラインＦＬ２とグランドラインＧＬ２に対して何らの影響も及ぼさなくなる。
【００５５】
これに対して、上記の過渡期において、誤差検出部ＤＴからＮＰＮトランジスタＱ５に、電源電圧Ｖcc1（残存電圧）に比例した誤差検出信号Ｓｃが供給されると、ＮＰＮトランジスタＱ５は、そのベース抵抗（ＲB）と電流増幅率（ｈFE）とベースエミッタ間電圧（ＶBE）及び抵抗Ｒ８によって決まる増幅率（比例係数）ｋ２で誤差検出信号Ｓｃを増幅した値に相当する吸引電流Ｉs2を設定する。
【００５６】
更に、上記のエミッタ接地のため、ＮＰＮトランジスタＱ５の電源ラインＦＬ２側に対する出力インピーダンスが高い（電源ラインＦＬ２側からＮＰＮトランジスタＱ５のコレクタ側を見たときのインピーダンスが高い）ので、負荷回路ＣＱＴ２を含む電源ラインＦＬ２側のインピーダンスに影響されることなく、誤差検出信号Ｓｃのレベルに比例した吸引電流Ｉs2が電源ラインＦＬ２からグランドラインＧＬ２側へ吸引される。
【００５７】
可変電流吸引部Ｅ３は、ＮＰＮトランジスタＱ６と抵抗Ｒ９によって形成されており、ＮＰＮトランジスタＱ６は、そのコレクタが電源ラインＦＬ３に接続され、そのベースが上記したようにＰＮＰトランジスタＱ３のコレクタに接続され、そのエミッタが抵抗Ｒ９を介してグランドラインＧＬ３に接続されている。
【００５８】
つまり、ＮＰＮトランジスタＱ６も、ＮＰＮトランジスタＱ４，Ｑ５の場合と同様に、抵抗Ｒ９と共に電源ラインＦＬ３とグランドラインＧＬ３間にエミッタ接地されている。
【００５９】
したがって、ＮＰＮトランジスタＱ６は、「オフ電位」となる誤差検出信号Ｓｃが誤差検出部ＤＴから供給されるとき、別言すれば負荷回路ＣＱＴ３が電源電圧Ｖcc3（＝２．７ボルト）によって通常の動作をしているときには、オフ状態となる。このため、吸引電流Ｉs3がほぼ０となり、可変電流吸引部Ｅ３は、実質的に電源ラインＦＬ３とグランドラインＧＬ３に対して何らの影響も及ぼさなくなる。
【００６０】
これに対して、上記の過渡期において、誤差検出部ＤＴからＮＰＮトランジスタＱ５に、電源電圧Ｖcc1に比例した誤差検出信号Ｓｃが供給されると、ＮＰＮトランジスタＱ６は、そのベース抵抗（ＲB）と電流増幅率（ｈFE）とベースエミッタ間電圧（ＶBE）及び抵抗Ｒ９によって決まる増幅率（比例係数）ｋ３で誤差検出信号Ｓｃを増幅した値に相当する吸引電流Ｉs3を設定する。
【００６１】
更に、上記のエミッタ接地のため、ＮＰＮトランジスタＱ６の電源ラインＦＬ３側に対する出力インピーダンスが高い（電源ラインＦＬ３側からＮＰＮトランジスタＱ６のコレクタ側を見たときのインピーダンスが高い）ので、負荷回路ＣＱＴ３を含む電源ラインＦＬ３側のインピーダンスに影響されることなく、誤差検出信号Ｓｃのレベルに比例した吸引電流Ｉs3が電源ラインＦＬ３からグランドラインＧＬ３側へ吸引される。
【００６２】
そして、可変電流吸引部Ｅ１，Ｅ２，Ｅ３に設けられている抵抗Ｒ７，Ｒ８，Ｒ９の値を適宜に設定しておくとことで、上記過渡期における増幅率（比例係数）ｋ１，ｋ２，ｋ３を独立に調整することができ、ひいては吸引電流Ｉs1，Ｉs2，Ｉs3を独立に調整することができるようになっている。
【００６３】
次に、図３及び図４を参照して、本実施形態の電流遮断回路ＤＴの動作を説明する。
図３は、実験により得られた特性図であり、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に、ボルテージレギュレータＡ１，Ａ２，Ａ３で生成される定電圧Ｖ１（＝５．０ボルト）、定電圧Ｖ２（＝３．３ボルト）、定電圧Ｖ３（＝２．７ボルト）を電源電圧Ｖcc1，Ｖcc2，Ｖcc3として印加しておき、遮断時ｔoffに開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３を同時に開状態に切り替えたときの過渡期における電源電圧Ｖcc1，Ｖcc2，Ｖcc3の変化を示したものである。図４は、図３と同じ条件の下で測定して得られた吸引電流Ｉs1，Ｉs2，Ｉs3の変化を示す特性図である。
【００６４】
尚、この実験結果を得るに当たって設定したトランジスタＱ１〜Ｑ６と抵抗Ｒ１〜Ｒ９及び容量素子Ｃ１〜Ｃ３等の具体的な設計値については、あくまでも適宜に決めることが可能な設計事項に属するものであるので、その説明を省略する。また、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３の規模等についても説明を省略する。
【００６５】
可変電流吸引部Ｅ１，Ｅ２，Ｅ３中の抵抗Ｒ７，Ｒ８，Ｒ９を所望の値に設定しておき、既述した制御信号Ｓon/offを論理レベル“Ｈ”に設定すると、図３に示すように、ボルテージレギュレータＡ１，Ａ２，Ａ３で生成される所定の定電圧Ｖ１，Ｖ２，Ｖ３が電源電圧Ｖcc1，Ｖcc2，Ｖcc3となって、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に供給される。このとき、図４に示すように、吸引電流Ｉs1，Ｉs2，Ｉs3は、ほぼ０アンペアとなることから、電源遮断装置４は、実質的に存在しないのと同じ状態となる。
【００６６】
遮断時点ｔoffにおいて、制御信号Ｓon/offを論理レベル“Ｈ”から“Ｌ”に急峻に変化させると、開閉スイッチ素子Ｂ１，Ｂ２，Ｂ３が同時に開状態となり、電源電圧Ｖcc1，Ｖcc2，Ｖcc3は遮断時点ｔoffの直後から過渡状態となる。
【００６７】
まず、図４に示すように、吸引電流Ｉs1，Ｉs2，Ｉs3は、遮断時点ｔoffとほぼ同時に急激に増加し、過渡期の経過に伴って次第に減少していき、最後にはほぼ０アンペアとなる。
【００６８】
ここで、図４に示す吸引電流Ｉs1，Ｉs2，Ｉs3が、図３に示す残存電圧としての電源電圧Ｖcc1，Ｖcc2，Ｖcc3の変化に従って変化し、また、図３に示す残存電圧としての電源電圧Ｖcc1，Ｖcc2，Ｖcc3が、図４に示す吸引電流Ｉs1，Ｉs2，Ｉs3の変化に従って変化するという相互関係に従って、吸引電流Ｉs1，Ｉs2，Ｉs3と電源電圧Ｖcc1，Ｖcc2，Ｖcc3は共に減衰していく。
【００６９】
したがって、電源電圧Ｖcc1，Ｖcc2，Ｖcc3は、単に周囲の容量や抵抗等の影響による時定数に従って自然減衰するのではなく、上記の相互関係に従って決まる吸引電流Ｉs1，Ｉs2，Ｉs3によって強制的且つ規制された条件の下で減衰されていく。
【００７０】
このため、抵抗Ｒ７，Ｒ８，Ｒ９を調整することで、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３への電源電圧Ｖcc1，Ｖcc2，Ｖcc3を予め決められた順序且つ予め決められた電圧値に従ってプログラマブルに減衰させることが可能となっている。
【００７１】
ちなみに、図３の特性図では、電源電圧Ｖcc1と電源電圧Ｖcc3を急峻に減衰させ、且つ電源電圧Ｖcc1に較べて電源電圧Ｖcc3をいち早く０ボルトに減衰させ、更に、電源電圧Ｖcc2を緩慢に減衰させる場合を示しているが、抵抗Ｒ７，Ｒ８，Ｒ９を調整すると、これらの電源電圧Ｖcc1，Ｖcc2，Ｖcc3の減衰特性をプログラマブルに変化させることが可能である。
【００７２】
ここで注目すべき点を更に述べると、誤差検出部ＤＴが過渡期における電源ラインＦＬ１の電圧Ｖ１の変化を検出して、その検出結果である誤差検出信号Ｓｃを出力し、可変電流吸引部Ｅ１，Ｅ２，Ｅ３は、その誤差検出信号Ｓｃのレベルの変化（別言すれば、残存電圧としての電源電圧Ｖcc1の変化）を基準として、吸引電流Ｉs1，Ｉs2，Ｉs3を設定する。このことは、吸引電流Ｉs1を基準にして、吸引電流Ｉs2，Ｉs3が相対的に設定されることを意味している。従って、図３に示す電源電圧Ｖcc2，Ｖcc3の変化も電源電圧Ｖcc1を基準として変化することになる。
【００７３】
このように、吸引電流Ｉs1或いは電源電圧Ｖcc1を基準として、過渡期における吸引電流Ｉs2，Ｉs3或いは電源電圧Ｖcc2，Ｖcc3が設定されることになるため、予め抵抗Ｒ７，Ｒ８，Ｒ９の値を調整する際に、まず抵抗Ｒ７を調節して吸引電流Ｉs1或いは電源電圧Ｖcc1を測定し、その測定結果を基準として、吸引電流Ｉs2，Ｉs3或いは電源電圧Ｖcc2，Ｖcc3が所望の過渡特性となるように、抵抗Ｒ８，Ｒ９を適切な値に調整することができる。
【００７４】
このように、吸引電流Ｉs1或いは電源電圧Ｖcc1を基準として、抵抗Ｒ８，Ｒ９の調整による残りの吸引電流Ｉs2，Ｉs3或いは電源電圧Ｖcc2，Ｖcc3の調整を行うことができることから、基準が無い場合に較べて遥かに調整作業が容易となり、更に調整精度の向上を図ることが可能となっている。
【００７５】
以上に述べたように、本実施形態の電源遮断装置４によれば、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に供給されている電源電圧Ｖcc1，Ｖcc2，Ｖcc3を遮断した際に生じる過渡特性を、その負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３等の周囲の状況によって生じる時定数の影響を受ける場合があっても、吸引電流Ｉs1，Ｉs2，Ｉs3によって強制的に電源電圧Ｖcc1，Ｖcc2，Ｖcc3を変化させることが可能となるため、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３における電源電圧Ｖcc1，Ｖcc2，Ｖcc3の遮断を適切なシーケンスで行うことができ、ひいては、複数の電源電圧で動作する様々な電子回路装置を適切に使用すること等を可能にする。
【００７６】
更に、本電源遮断装置４は、電源電圧Ｖcc1，Ｖcc2，Ｖcc3を負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３に供給するための電源ラインＦＬ１，ＦＬ２，ＦＬ３から給電されて動作する。したがって、本電源遮断装置４を動作させるための専用の電源回路を必要としない。このため、回路規模が小さく且つ簡素で、消費電力の少ない回路構成を実現することができるという効果が得られる。
【００７７】
尚、図１及び図２に示した電源遮断装置４では、誤差検出器ＤＴを電源ラインＦＬ１とグランドラインＧＬ１間に設け、電源ラインＦＬ１における電源電圧Ｖcc1の変化を検出する構成となっているが、誤差検出器ＤＴを電源ラインＦＬ２とグランドラインＧＬ２間に設けて、電源ラインＦＬ２の電源電圧Ｖcc2の変化を検出することによって得られる誤差信号Ｓｃに基づいて可変電流吸引部Ｅ１，Ｅ２，Ｅ３中のＮＰＮトランジスタＱ４，Ｑ５，Ｑ６のベースを駆動する構成にしてもよい。
【００７８】
また、誤差検出器ＤＴを電源ラインＦＬ３とグランドラインＧＬ３間に設けて、電源ラインＦＬ３の電源電圧Ｖcc3の変化を検出することによって得られる誤差信号Ｓｃに基づいて可変電流吸引部Ｅ１，Ｅ２，Ｅ３中のＮＰＮトランジスタＱ４，Ｑ５，Ｑ６のベースを駆動する構成にしてもよい。
【００７９】
更にまた、本実施形態の電源遮断装置４の変形例として、図５に示す回路構成としてもよい。尚、図５において、図１と同一又は相当する部分を同一符号で示している。
【００８０】
つまり、図５の電源遮断装置４は、図１及び図２に示した誤差検出器ＤＴと同様の３個の誤差検出器ＤＴ１，ＤＴ２，ＤＴ３が、電源ラインＦＬ１，ＦＬ２，ＦＬ３とグランドラインＧＬ１，ＧＬ２，ＧＬ３間のそれぞれに設けられている。誤差検出器ＤＴ１は電源ラインＦＬ１の電源電圧Ｖcc1の変化を検出し、誤差検出器ＤＴ２は電源ラインＦＬ２の電源電圧Ｖcc2の変化を検出し、誤差検出器ＤＴ３は電源ラインＦＬ３の電源電圧Ｖcc3の変化を検出するようになっている。
【００８１】
そして、誤差検出器ＤＴ１から出力される誤差検出信号Ｓc1によって、可変電流吸引部Ｅ１中のＮＰＮトランジスタＱ４のベースを駆動し、誤差検出器ＤＴ２から出力される誤差検出信号Ｓc2によって、可変電流吸引部Ｅ２中のＮＰＮトランジスタＱ５のベースを駆動し、誤差検出器ＤＴ３から出力される誤差検出信号Ｓc3によって、可変電流吸引部Ｅ３中のＮＰＮトランジスタＱ６のベースを駆動する。
【００８２】
かかる構成によると、抵抗Ｒ７，Ｒ８，Ｒ９を調整することにより、可変電流吸引部Ｅ１，Ｅ２，Ｅ３にて設定される各吸引電流Ｉs1，Ｉs2，Ｉs3をほぼ完全に独立して設定することができる。このため、負荷回路ＣＱＴ１，ＣＱＴ２，ＣＱＴ３毎に、電源電圧Ｖcc1，Ｖcc2，Ｖcc3の過渡特性を独立且つ精密に調整することができる。
【００８３】
また、図２では、抵抗Ｒ７，Ｒ８，Ｒ９を固定抵抗として示しているが、可変抵抗に置き換えて調整し易いようにしてもよい。
【００８４】
また、図２に示した誤差検出部ＤＴと可変電流吸引部Ｅ１，Ｅ２，Ｅ３では、回路規模の簡素化や素子数の低減化等を実現すべく、少ないトランジスタと抵抗によって形成されているが、同様の機能を発揮するものであれば、オペアンプ等の他の電子部品を用いて構成してもよい。
【００８５】
また、実施形態として、３つの電源電圧Ｖcc1，Ｖcc2，Ｖcc3の過渡特性を調節するための電源遮断装置４について説明したが、本発明はこれに限定されるものではなく、上記の誤差検出部と可変電流吸引部を適宜の数だけ形成することにより、適宜の数の電源電圧の過渡特性を調節することができる。
【００８６】
【発明の効果】
以上説明したように本発明の電源遮断装置は、負荷回路に供給されている電源電圧を遮断するに際して生じる過渡状態の電源電圧を電源電圧検出手段によって検出し、その検出結果である検出信号のレベルに応じて吸引電流を電流吸引手段で設定して、電源ラインからグランドラインへの上記吸引電流による電流の吸引を行うようにしたので、過渡状態となっている電源電圧の減衰率や、グランドラインのレベルに到達するまでに要する時間等を適宜に調節することができる。
【００８７】
また、複数の電源電圧によって個別に動作する複数の負荷回路を備えた電子回路装置に対して、夫々の電源電圧を遮断する際、電源電圧検出手段が、過渡状態となっている各電源電圧の少なくとも１つの電源電圧を検出して検出信号を出力し、電流吸引手段がその検出信号のレベルに応じた吸引電流を設定して、各電源ラインからグランドラインヘの電流の吸引を個別に行うようにしたので、各負荷回路に印加されている各電源電圧毎に、減衰率やグランドラインのレベルに到達するまでに要する時間等を適宜に調節することができる。このため、負荷回路の誤動作等の発生を防止する等のために、各電源電圧の相互間の過渡特性が定格等によって予め決められている場合、各電源ラインからグランドラインヘの電流の吸引を個別に行うことで、適切な過渡特性を設定することができ、ひいては、複数の電源電圧を必要とする様々な電子回路装置への適用を可能にする。
【００８８】
また、電源電圧検出手段と電流吸引手段を、電源ラインに生じる電源電圧によって給電を受けて動作する構成にしたので、電源遮断装置を動作させるための専用電源等が不要となり、消費電力の低減や、回路規模の小形化及び簡素化を実現することができる。
【００８９】
また、電源電圧検出手段から出力される検出信号を調整自在な増幅率で増幅した値に相当する吸引電流を設定するように電流吸引手段を構成したので、増幅率を調整することによって、吸引電流の値を適宜に調整することを可能にし、過渡状態の電源電圧の変化を精密に調整することが可能となる。
【図面の簡単な説明】
【図１】本実施形態の電源遮断装置の構成を示すブロック図である。
【図２】本実施形態の電源遮断装置の構成をより具体的に示した回路図である。
【図３】本実施形態の電源遮断装置の動作を説明するための特性図である。
【図４】本実施形態の電源遮断装置の動作を更に説明するための特性図である。
【図５】本実施形態の電源遮断装置の変形例の構成を示すブロック図である。
【図６】複数の電源電圧を必要とする電子回路装置に電源電圧を供給ための従来の構成を示すブロック図である。
【図７】電源遮断後の過渡期に生じる電源電圧の変化例を示す図である。
【符号の説明】
１…主電源
２…電子回路装置
３…制御部
４…電源遮断装置
Ａ１，Ａ２，Ａ３…ボルテージレギュレータ
Ｂ１，Ｂ２，Ｂ３…開閉スイッチ素子
Ｃ１，Ｃ２，Ｃ３…容量素子
ＦＬ１，ＦＬ２，ＦＬ３…電源ライン
ＧＬ１，ＧＬ２，ＧＬ３…グランドライン
ＤＴ，ＤＴ１，ＤＴ２，ＤＴ３…誤差検出部
Ｅ１，Ｅ２，Ｅ３…可変電流吸引部
ＣＱＴ１，ＣＱＴ２，ＣＱＴ３…負荷回路
Ｑ１，Ｑ４…ＮＰＮトランジスタ
Ｑ２，Ｑ３…ＰＮＰトランジスタ
Ｒ１〜Ｒ９…抵抗
Claims (3)
- 複数の負荷回路に供給されている複数の電源電圧を遮断する電源遮断装置であって、
電源手段で生成される複数の電圧を前記複数の電源電圧として前記複数の負荷回路に供給する複数の電源ラインとグランドラインの間に設けられた、電源電圧検出手段と電流吸引手段とを備え、
前記電源電圧検出手段は、前記複数の電源ラインのうちの何れか１つに生じる電源電圧の変化を検出して検出信号を出力し、
前記電流吸引手段は、前記検出信号のレベルに応じて各々の前記電源ラインに対する吸引電流を設定して、前記複数の各電源ラインから前記グランドライン側への電流の吸引を個別に行うこと、
を特徴とする電源遮断装置。 - 前記電源電圧検出手段と前記電流吸引手段は、前記電源ラインに生じる電源電圧によって給電を受けて動作すること、
を特徴とする請求項１に記載の電源遮断装置。 - 前記電流吸引手段は、前記電源電圧検出手段から出力される検出信号を調整自在な増幅率で増幅した値に相当する吸引電流を設定すること、
を特徴とする請求項１または２に記載の電源遮断装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072152A JP4156204B2 (ja) | 2001-03-14 | 2001-03-14 | 電源遮断装置 |
| US10/095,077 US6674270B2 (en) | 2001-03-14 | 2002-03-12 | Power cutoff device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072152A JP4156204B2 (ja) | 2001-03-14 | 2001-03-14 | 電源遮断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002271978A JP2002271978A (ja) | 2002-09-20 |
| JP4156204B2 true JP4156204B2 (ja) | 2008-09-24 |
Family
ID=18929769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072152A Expired - Fee Related JP4156204B2 (ja) | 2001-03-14 | 2001-03-14 | 電源遮断装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6674270B2 (ja) |
| JP (1) | JP4156204B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW545097B (en) * | 2002-11-25 | 2003-08-01 | Delta Electronics Inc | Method for eliminating noise interference and acoustic noise by printed circuit board ground plane layout |
| US6879142B2 (en) * | 2003-08-20 | 2005-04-12 | Broadcom Corporation | Power management unit for use in portable applications |
| US7161339B2 (en) * | 2003-08-20 | 2007-01-09 | Broadcom Corporation | High voltage power management unit architecture in CMOS process |
| US6894472B2 (en) | 2003-08-20 | 2005-05-17 | Broadcom Corporation | Low leakage CMOS power mux |
| JP2005190264A (ja) * | 2003-12-26 | 2005-07-14 | Orion Denki Kk | 短絡保護回路 |
| JP4750653B2 (ja) * | 2006-09-04 | 2011-08-17 | 株式会社リコー | 電源電圧制御回路 |
| EP1965283B1 (en) * | 2007-02-27 | 2010-07-28 | STMicroelectronics Srl | Improved voltage regulator with leakage current compensation |
| US7839129B2 (en) * | 2007-09-10 | 2010-11-23 | The Regents Of The University Of Michigan | On-chip power supply voltage regulation |
| ES2365553T3 (es) * | 2007-12-03 | 2011-10-06 | Sirio Panel S.P.A. | Configuración de circuito para generar una señal modulada en anchura de pulsos, para accionar cargas eléctricas. |
| US8248230B2 (en) * | 2009-02-20 | 2012-08-21 | Redwood Systems, Inc. | Smart power device |
| US8427300B2 (en) | 2009-02-20 | 2013-04-23 | Redwood Systems, Inc. | Transmission of power and data with frequency modulation |
| JP5407466B2 (ja) * | 2009-03-23 | 2014-02-05 | 日本電気株式会社 | 電源制御方式 |
| US8289037B2 (en) * | 2009-09-30 | 2012-10-16 | Alcatel Lucent | Method and apparatus to measure current in power switchers |
| JP5428969B2 (ja) * | 2010-03-16 | 2014-02-26 | 株式会社リコー | 画像形成装置 |
| CN102467211A (zh) * | 2010-11-12 | 2012-05-23 | 鸿富锦精密工业（深圳）有限公司 | 电子装置 |
| US11112813B2 (en) * | 2019-11-28 | 2021-09-07 | Shenzhen GOODIX Technology Co., Ltd. | Distributed low-dropout voltage regulator (LDO) with uniform power delivery |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4020395A (en) * | 1975-09-17 | 1977-04-26 | The United States Of America As Represented By The Secretary Of The Army | Transient voltage protection circuit for a DC power supply |
| US4008418A (en) * | 1976-03-02 | 1977-02-15 | Fairchild Camera And Instrument Corporation | High voltage transient protection circuit for voltage regulators |
| US4716354A (en) * | 1985-11-12 | 1987-12-29 | Norand Corporation | Automatic voltage regulator means providing a dual low power responsive and output-voltage-controlling regulator signal particularly for a plural source battery powered system |
| DE4015351A1 (de) * | 1990-05-12 | 1991-11-14 | Daimler Benz Ag | Einrichtung zur stromversorgung einer elektronischen rechenanlage in einem kraftfahrzeug |
| US5184036A (en) * | 1991-08-09 | 1993-02-02 | Delco Electronics Corporation | Method of limiting output current from an interface drive circuit |
| US5412308A (en) * | 1994-01-06 | 1995-05-02 | Hewlett-Packard Corporation | Dual voltage power supply |
| US6058030A (en) * | 1997-11-20 | 2000-05-02 | Intersil Corporation | Multiple output DC-to-DC converter having enhanced noise margin and related methods |
-
2001
- 2001-03-14 JP JP2001072152A patent/JP4156204B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-12 US US10/095,077 patent/US6674270B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002271978A (ja) | 2002-09-20 |
| US20020130647A1 (en) | 2002-09-19 |
| US6674270B2 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4156204B2 (ja) | 電源遮断装置 | |
| JPH08154022A (ja) | 過電流保護回路付き増幅回路 | |
| US5537081A (en) | No turn-on pop noise amplifier | |
| JP3526267B2 (ja) | 安定化電源回路 | |
| US6031364A (en) | Series control type regulator | |
| US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| WO1988007715A1 (en) | Voltage regulator | |
| JP3680784B2 (ja) | 電源回路 | |
| JPH02153616A (ja) | 駆動回路 | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| JPH0549288A (ja) | モータ制御回路およびモータ制御装置 | |
| US6847513B2 (en) | Current limiter for magneto-resistive circuit element | |
| JP5001822B2 (ja) | バイアス回路、差動増幅器 | |
| US6154063A (en) | Class AB emitter follower buffers | |
| EP0107248B1 (en) | Switching amplifier | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0227622Y2 (ja) | ||
| EP0362217B1 (en) | Output amplifier | |
| JPH0240964A (ja) | 電流センス機能付ｓｉｔ | |
| JPH07306725A (ja) | 定電圧電源回路 | |
| JPH0749853Y2 (ja) | 差動アンプの誤動作防止回路 | |
| KR940002778Y1 (ko) | 무감쇄 스위치 회로 | |
| JP2004240535A (ja) | レギュレータ回路 | |
| JPH10107604A (ja) | ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 | |
| JPH0522043A (ja) | 入力バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |