JP2004240535A - レギュレータ回路 - Google Patents
レギュレータ回路 Download PDFInfo
- Publication number
- JP2004240535A JP2004240535A JP2003026806A JP2003026806A JP2004240535A JP 2004240535 A JP2004240535 A JP 2004240535A JP 2003026806 A JP2003026806 A JP 2003026806A JP 2003026806 A JP2003026806 A JP 2003026806A JP 2004240535 A JP2004240535 A JP 2004240535A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- regulator circuit
- circuit
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】レギュレータ回路において、制御可能な電圧をより低くし、かつ過電流検出用抵抗のトリミングの手間を省略する。
【解決手段】レギュレータ回路10には、出力トランジスタTr0のベース電流を増幅するエミッタ接地のプリドライブトランジスタTr2と、そのベースがプリドライブトランジスタTr2のベースに接続される第二のトランジスタTr3と、第二のトランジスタTr3のコレクタ電流に基づいて出力トランジスタTr0の過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路20と、が設けられ、プリドライブトランジスタTr2と第二のトランジスタTr3とのサイズ比はN:1(N>1)に設定される。トランジスタTr4およびTr5を含むカレントミラー回路が設けられており、第二のトランジスタTr3のコレクタ電流に応じて、過電流保護回路20の検出対象としての抵抗R1の電流Id(抵抗R1の両端間電圧)が変動する。
【選択図】 図1
【解決手段】レギュレータ回路10には、出力トランジスタTr0のベース電流を増幅するエミッタ接地のプリドライブトランジスタTr2と、そのベースがプリドライブトランジスタTr2のベースに接続される第二のトランジスタTr3と、第二のトランジスタTr3のコレクタ電流に基づいて出力トランジスタTr0の過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路20と、が設けられ、プリドライブトランジスタTr2と第二のトランジスタTr3とのサイズ比はN:1(N>1)に設定される。トランジスタTr4およびTr5を含むカレントミラー回路が設けられており、第二のトランジスタTr3のコレクタ電流に応じて、過電流保護回路20の検出対象としての抵抗R1の電流Id(抵抗R1の両端間電圧)が変動する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、レギュレータ回路に関し、特に、過電流保護回路を備えるレギュレータ回路に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
まず、この種のレギュレータ回路について、図面を参照して説明する。
【0003】
関連技術1(図2,図3). 図2は、この種のレギュレータ回路の一例を示す回路図、また図3は、図2のレギュレータ回路40に設けられる過電流保護回路の一例を示す回路図である。
【0004】
まずは図2のレギュレータ回路40の基本的な電圧調整機能について説明する。このレギュレータ回路40では、出力端子16とグラウンドとの間に二つの抵抗R2,R3が直列に設けられる。そして、エラーアンプ12は、グラウンド側の抵抗R3の両端間電圧V3(すなわち出力電圧Voutの分圧)と基準電源14の電圧Vrefとを比較し、その比較結果に基づいて制御信号I1bを出力する。ここでは、制御信号I1bは、電圧V3が電圧Vrefより低い場合にはハイレベル(Hレベル)となり、その逆の場合にはローレベル(Lレベル)となる。エラーアンプ12の出力端子は、ダーリントン接続された二つのトランジスタTr1,Tr2(いずれもNPN型、これらがプリドライブトランジスタに相当する。)のうち前段のトランジスタTr1のベースに接続されており、さらにトランジスタTr2のコレクタが出力トランジスタTr0(PNP型)のベースに接続されている。なお、出力トランジスタTr0のベース(およびトランジスタTr2のコレクタ)と入力端子18との間には抵抗R4が接続されている。かかる構成において、出力電圧Voutが所定の電圧値(すなわち制御目標たる出力電圧値)より低くなると電圧V3が電圧Vrefより低くなり、エラーアンプ12の制御信号I1bはHレベルとなる。逆に出力電圧Voutが所定の電圧値より高くなると電圧V3が電圧Vrefより高くなり、エラーアンプ12の制御信号I1bはLレベルとなる。そして、出力トランジスタTr0は制御信号I1bに基づいて制御されるので、結局、出力電圧Voutが低下すると出力トランジスタTr0のコレクタ電流I0cは増大し、出力電圧Voutが増大すると出力トランジスタTr0のコレクタ電流I0cは減少することになる。このようにして、出力電圧Voutが所定の電圧値に調整される。
【0005】
そして、図2のレギュレータ回路40には、回路内の各素子の電流(特に出力トランジスタTr0のエミッタ電流I0e)が許容電流量を超えないようにするために、過電流保護回路20が設けられている。このレギュレータ回路40では、トランジスタTr2のエミッタとグラウンドとの間に過電流検出用の抵抗R1が設けられ、過電流保護回路20は、この抵抗R1を流れる電流Idを検出し、この電流Idが所定値以上となるときに、制御信号I1bの電流を減らす。過電流保護回路20は、例えば、図3に示すように、トランジスタTr21、オペアンプ22および基準電源24を含む回路として構成することができる。この場合、過電流検出用の抵抗R1の両端間電圧が基準電源24の電圧より高いときにトランジスタTr21がONされ、エラーアンプから出力される制御信号I1bの電流が減少する。
【0006】
さて、図2のレギュレータ回路40では、その回路構成上、入力端子の電位をある程度高くしなければ正常に動作せず、低い電圧値に制御するのは難しいという問題がある。すなわち、入力端子18とグラウンドとの間の電圧値(入力電圧値)を、少なくとも、抵抗R1の両端間電圧の分(実際の例では例えば0.7V程度となる)、トランジスタTr2のベース−エミッタ間電圧の分(同0.7V程度)、トランジスタTr1のベース−エミッタ間電圧の分(同0.7V程度)、およびエラーアンプ12における電源端子−出力端子間電圧の分(同0.7V程度)を積算した電圧値(同2.8V)以上にしておく必要があり、それより低い制御電圧値(出力電圧値)には基本的には対応できない。
【0007】
関連技術2(図4). 図4は、この種のレギュレータ回路の別の例を示す回路図である。
【0008】
図4のレギュレータ回路50における出力電圧の制御に関する回路構成は、上記関連技術1のレギュレータ回路40(図2)と同じである。すなわち、入力端子18および出力端子16に対する、エラーアンプ12、基準電源14、トランジスタ(プリドライブトランジスタ)Tr1,Tr2、出力トランジスタTr0、および抵抗R2,R3,R4の接続およびそれらの動作は、レギュレータ回路40と同様である。したがって、このレギュレータ回路50でも、上記関連技術1で説明したのと同様にして、出力電圧が所定の電圧値に調整される。
【0009】
また、図4のレギュレータ回路50は、上記関連技術1のレギュレータ回路40と同様の過電流保護回路20(例えば図3に示したもの)を備えており、これによりエラーアンプ12の制御信号I1bが制限される。しかしながら、このレギュレータ回路50では、過電流を検出するための電流Idを取得するための回路構成が、図2のレギュレータ回路40とは異なる。具体的には、図4のレギュレータ回路50では、過電流検出用の抵抗R1の他にトランジスタTr6(PNP型)が設けられる。そしてトランジスタTr6のエミッタは入力端子18(および出力トランジスタTr0のエミッタ)に接続され、またベースはトランジスタTr2のコレクタ(および出力トランジスタTr0のベース)に接続される。そして、トランジスタTr6のコレクタとグラウンドとの間に抵抗R1が設けられる。かかる構成により、出力トランジスタTr0およびトランジスタTr6は、サイズ比(例えばTr0とTr6で200対2、すなわち100対1)に応じてほぼ比例するベース電流に基づいて制御され、結果、出力トランジスタTr0およびトランジスタTr6のコレクタ電流は、そのサイズ比に応じてほぼ比例することとなる。そして、過電流保護回路20は、トランジスタTr6のコレクタ電流に対応する抵抗R1の電流Id(すなわち抵抗R1の両端間電圧)を検出する。このレギュレータ回路50によれば、上記関連技術1のレギュレータ回路40(図2)に比べて制御電圧を低くすることができる。すなわち、レギュレータ回路40のようにトランジスタTr2のエミッタとグラウンドとの間に抵抗R1を設けない分、入力端子18においてその両端間電圧分の電位を確保する必要がないからである。
【0010】
しかしながら、このレギュレータ回路50では、出力トランジスタTr0とトランジスタTr6とのサイズ比が大きい(例えばTr0とTr6で100対1)ことが問題となる。すなわち、このようにサイズ比が大きい場合には、トランジスタTr6のコレクタ電流ひいては過電流検出用の電流Idの所期値(設計値)に対する誤差(ばらつき)が大きくなるので、所望の制御精度を確保するためには、抵抗R1の抵抗値を調整(トリミング)してその誤差を吸収することが必要となるからである。そして、その調整作業が必要となる分、レギュレータ回路50の製造スループットの低下を招き、また製造コストが増大する要因ともなっていた。
【0011】
【課題を解決するための手段】
本発明にかかるレギュレータ回路は、出力トランジスタを制御して出力電圧を所定値に調整するレギュレータ回路であって、出力トランジスタのベース電流を増幅するプリドライブトランジスタであってエミッタ接地されるプリドライブトランジスタと、そのベースが上記プリドライブトランジスタのベースに接続される第二のトランジスタと、上記第二のトランジスタのコレクタ電流に基づいて出力トランジスタの過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路と、を備え、上記プリドライブトランジスタと上記第二のトランジスタとのサイズ比がN:1(N>1)である。
【0012】
【発明の実施の形態】
以下、本発明の好適な実施形態について図1を参照して説明する。図1は、本実施形態にかかるレギュレータ回路の一例を示す回路図である。
【0013】
図1のレギュレータ回路10における出力電圧の制御に関する回路構成は、上記関連技術1のレギュレータ回路40(図2)および上記関連技術2のレギュレータ回路50(図4)と同じである。すなわち、入力端子18および出力端子16に対する、エラーアンプ12、基準電源14、トランジスタ(プリドライブトランジスタ)Tr1,Tr2、出力トランジスタTr0、および抵抗R2,R3,R4の接続およびそれらの動作は、レギュレータ回路40,50と同様である。したがって、本実施形態にかかるレギュレータ回路10でも、上記関連技術1で説明したのと同様にして、出力電圧が所定の電圧値に調整される。
【0014】
また、本実施形態にかかるレギュレータ回路10は、上記レギュレータ回路40,50と同様の過電流保護回路20(例えば図3に示したもの)を備えており、これによりエラーアンプ12の制御信号I1bが制限される。しかしながら、本実施形態では、過電流を検出するための電流Idを取得するための回路構成が、上記レギュレータ回路40,50とは異なる。具体的には、本実施形態にかかるレギュレータ回路10は、過電流検出用の抵抗R1の他に、トランジスタTr3(NPN型)、トランジスタTr4,Tr5(PNP型)および抵抗R5を備える。このうち、トランジスタTr3のエミッタはグラウンドに直接接続(接地)され、またベースはトランジスタTr1のエミッタおよびトランジスタ(プリドライブトランジスタ)Tr2のベースに接続される。トランジスタTr4のエミッタは入力端子18に接続され、またコレクタはトランジスタTr3のコレクタに接続される。トランジスタTr5はトランジスタTr4とともにカレントミラー回路を構成している。すなわち、トランジスタTr5のエミッタは入力端子18に接続され、またベースはトランジスタTr4のベースに接続され、トランジスタTr4のベースとコレクタとが直接接続される。そして、このトランジスタTr5のコレクタとグラウンドとの間に過電流検出用の抵抗R1が設けられる。抵抗R5は、トランジスタTr2およびTr3のベースとグラウンドとの間に接続される。なお、トランジスタTr2とトランジスタTr3とのサイズ比は、N対1(N>1;例えばN=2)に設定される。
【0015】
上記構成では、トランジスタ(プリドライブトランジスタ)Tr2およびトランジスタTr3は、そのベースがトランジスタTr1のエミッタに接続されているから、それらのサイズ比(N:1)に応じたトランジスタTr1のエミッタ電流の分流によって動作することになる。したがって、トランジスタTr3のコレクタ電流は、トランジスタTr2のコレクタ電流のほぼ1/Nとなる。そして、トランジスタTr4,Tr5を含むカレントミラー回路により、抵抗R1の電流Idは、トランジスタTr3のコレクタ電流とほぼ同じかまたはそれにほぼ比例することとなる。そして、本実施形態の過電流保護回路20は、この電流Idの電流値、すなわち抵抗R1の両端間電圧値によって、過電流を検出する。
【0016】
かかる構成を有するレギュレータ回路10によれば、上記関連技術1のレギュレータ回路40(図2)に比べて制御電圧を低くすることができる。これは、レギュレータ回路40のようにトランジスタTr2のエミッタとグラウンドとの間に抵抗R1を設けない分、入力端子18においてその両端間電圧分の電位を確保する必要がないからである。また、本実施形態にかかるレギュレータ回路10によれば、上記関連技術2のレギュレータ回路50(図4)のように、抵抗R1のトリミングの必要がない。これは、トランジスタTr2とTr3とのサイズ比を、レギュレータ回路50の出力トランジスタTr0とTr6とのサイズ比のように大きくとる必要がないため(これはトランジスタTr2のサイズが出力トランジスタTr0のサイズより小さいことによる)、トランジスタTr3のコレクタ電流の所期値に対する誤差が比較的小さくなるからである。なお、本実施形態では、トランジスタTr2およびTr3のベースとグラウンドとの間に、抵抗R5(例えば30kΩの抵抗)を備えるが、この抵抗R5は、トランジスタTr2およびTr3のベースの電位を安定化させ、制御精度をより向上させるという効果を奏するものである。
【0017】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態の回路構成には限定されず、それと等価な回路構成によっても実現されうる。例えば、カレントミラー回路は、PNP型のトランジスタのペアに替えて、NPN型のトランジスタのペアによって構築してもよい。また過電流保護回路として、図3の例以外の公知の回路を用いてもよい。さらに、ダーリントン接続されるプリドライブトランジスタの段数は適宜変更することができる。
【図面の簡単な説明】
【図1】本発明の実施形態にかかるレギュレータ回路の一例を示す回路図である。
【図2】関連技術としてのレギュレータ回路の一例を示す回路図である。
【図3】レギュレータ回路に設けられる過電流保護回路の一例を示す回路図である。
【図4】関連技術としてのレギュレータ回路の別の一例を示す回路図である。
【符号の説明】
10 レギュレータ回路、12 エラーアンプ、14 基準電源、16 出力端子、18 入力端子、20 過電流保護回路、22 オペアンプ、24 基準電源、R1,R2,R3 抵抗、Tr0 出力トランジスタ、Tr1,Tr2 トランジスタ(プリドライブトランジスタ)、Tr3,Tr4,Tr5,Tr6トランジスタ。
【発明の属する技術分野】
本発明は、レギュレータ回路に関し、特に、過電流保護回路を備えるレギュレータ回路に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
まず、この種のレギュレータ回路について、図面を参照して説明する。
【0003】
関連技術1(図2,図3). 図2は、この種のレギュレータ回路の一例を示す回路図、また図3は、図2のレギュレータ回路40に設けられる過電流保護回路の一例を示す回路図である。
【0004】
まずは図2のレギュレータ回路40の基本的な電圧調整機能について説明する。このレギュレータ回路40では、出力端子16とグラウンドとの間に二つの抵抗R2,R3が直列に設けられる。そして、エラーアンプ12は、グラウンド側の抵抗R3の両端間電圧V3(すなわち出力電圧Voutの分圧)と基準電源14の電圧Vrefとを比較し、その比較結果に基づいて制御信号I1bを出力する。ここでは、制御信号I1bは、電圧V3が電圧Vrefより低い場合にはハイレベル(Hレベル)となり、その逆の場合にはローレベル(Lレベル)となる。エラーアンプ12の出力端子は、ダーリントン接続された二つのトランジスタTr1,Tr2(いずれもNPN型、これらがプリドライブトランジスタに相当する。)のうち前段のトランジスタTr1のベースに接続されており、さらにトランジスタTr2のコレクタが出力トランジスタTr0(PNP型)のベースに接続されている。なお、出力トランジスタTr0のベース(およびトランジスタTr2のコレクタ)と入力端子18との間には抵抗R4が接続されている。かかる構成において、出力電圧Voutが所定の電圧値(すなわち制御目標たる出力電圧値)より低くなると電圧V3が電圧Vrefより低くなり、エラーアンプ12の制御信号I1bはHレベルとなる。逆に出力電圧Voutが所定の電圧値より高くなると電圧V3が電圧Vrefより高くなり、エラーアンプ12の制御信号I1bはLレベルとなる。そして、出力トランジスタTr0は制御信号I1bに基づいて制御されるので、結局、出力電圧Voutが低下すると出力トランジスタTr0のコレクタ電流I0cは増大し、出力電圧Voutが増大すると出力トランジスタTr0のコレクタ電流I0cは減少することになる。このようにして、出力電圧Voutが所定の電圧値に調整される。
【0005】
そして、図2のレギュレータ回路40には、回路内の各素子の電流(特に出力トランジスタTr0のエミッタ電流I0e)が許容電流量を超えないようにするために、過電流保護回路20が設けられている。このレギュレータ回路40では、トランジスタTr2のエミッタとグラウンドとの間に過電流検出用の抵抗R1が設けられ、過電流保護回路20は、この抵抗R1を流れる電流Idを検出し、この電流Idが所定値以上となるときに、制御信号I1bの電流を減らす。過電流保護回路20は、例えば、図3に示すように、トランジスタTr21、オペアンプ22および基準電源24を含む回路として構成することができる。この場合、過電流検出用の抵抗R1の両端間電圧が基準電源24の電圧より高いときにトランジスタTr21がONされ、エラーアンプから出力される制御信号I1bの電流が減少する。
【0006】
さて、図2のレギュレータ回路40では、その回路構成上、入力端子の電位をある程度高くしなければ正常に動作せず、低い電圧値に制御するのは難しいという問題がある。すなわち、入力端子18とグラウンドとの間の電圧値(入力電圧値)を、少なくとも、抵抗R1の両端間電圧の分(実際の例では例えば0.7V程度となる)、トランジスタTr2のベース−エミッタ間電圧の分(同0.7V程度)、トランジスタTr1のベース−エミッタ間電圧の分(同0.7V程度)、およびエラーアンプ12における電源端子−出力端子間電圧の分(同0.7V程度)を積算した電圧値(同2.8V)以上にしておく必要があり、それより低い制御電圧値(出力電圧値)には基本的には対応できない。
【0007】
関連技術2(図4). 図4は、この種のレギュレータ回路の別の例を示す回路図である。
【0008】
図4のレギュレータ回路50における出力電圧の制御に関する回路構成は、上記関連技術1のレギュレータ回路40(図2)と同じである。すなわち、入力端子18および出力端子16に対する、エラーアンプ12、基準電源14、トランジスタ(プリドライブトランジスタ)Tr1,Tr2、出力トランジスタTr0、および抵抗R2,R3,R4の接続およびそれらの動作は、レギュレータ回路40と同様である。したがって、このレギュレータ回路50でも、上記関連技術1で説明したのと同様にして、出力電圧が所定の電圧値に調整される。
【0009】
また、図4のレギュレータ回路50は、上記関連技術1のレギュレータ回路40と同様の過電流保護回路20(例えば図3に示したもの)を備えており、これによりエラーアンプ12の制御信号I1bが制限される。しかしながら、このレギュレータ回路50では、過電流を検出するための電流Idを取得するための回路構成が、図2のレギュレータ回路40とは異なる。具体的には、図4のレギュレータ回路50では、過電流検出用の抵抗R1の他にトランジスタTr6(PNP型)が設けられる。そしてトランジスタTr6のエミッタは入力端子18(および出力トランジスタTr0のエミッタ)に接続され、またベースはトランジスタTr2のコレクタ(および出力トランジスタTr0のベース)に接続される。そして、トランジスタTr6のコレクタとグラウンドとの間に抵抗R1が設けられる。かかる構成により、出力トランジスタTr0およびトランジスタTr6は、サイズ比(例えばTr0とTr6で200対2、すなわち100対1)に応じてほぼ比例するベース電流に基づいて制御され、結果、出力トランジスタTr0およびトランジスタTr6のコレクタ電流は、そのサイズ比に応じてほぼ比例することとなる。そして、過電流保護回路20は、トランジスタTr6のコレクタ電流に対応する抵抗R1の電流Id(すなわち抵抗R1の両端間電圧)を検出する。このレギュレータ回路50によれば、上記関連技術1のレギュレータ回路40(図2)に比べて制御電圧を低くすることができる。すなわち、レギュレータ回路40のようにトランジスタTr2のエミッタとグラウンドとの間に抵抗R1を設けない分、入力端子18においてその両端間電圧分の電位を確保する必要がないからである。
【0010】
しかしながら、このレギュレータ回路50では、出力トランジスタTr0とトランジスタTr6とのサイズ比が大きい(例えばTr0とTr6で100対1)ことが問題となる。すなわち、このようにサイズ比が大きい場合には、トランジスタTr6のコレクタ電流ひいては過電流検出用の電流Idの所期値(設計値)に対する誤差(ばらつき)が大きくなるので、所望の制御精度を確保するためには、抵抗R1の抵抗値を調整(トリミング)してその誤差を吸収することが必要となるからである。そして、その調整作業が必要となる分、レギュレータ回路50の製造スループットの低下を招き、また製造コストが増大する要因ともなっていた。
【0011】
【課題を解決するための手段】
本発明にかかるレギュレータ回路は、出力トランジスタを制御して出力電圧を所定値に調整するレギュレータ回路であって、出力トランジスタのベース電流を増幅するプリドライブトランジスタであってエミッタ接地されるプリドライブトランジスタと、そのベースが上記プリドライブトランジスタのベースに接続される第二のトランジスタと、上記第二のトランジスタのコレクタ電流に基づいて出力トランジスタの過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路と、を備え、上記プリドライブトランジスタと上記第二のトランジスタとのサイズ比がN:1(N>1)である。
【0012】
【発明の実施の形態】
以下、本発明の好適な実施形態について図1を参照して説明する。図1は、本実施形態にかかるレギュレータ回路の一例を示す回路図である。
【0013】
図1のレギュレータ回路10における出力電圧の制御に関する回路構成は、上記関連技術1のレギュレータ回路40(図2)および上記関連技術2のレギュレータ回路50(図4)と同じである。すなわち、入力端子18および出力端子16に対する、エラーアンプ12、基準電源14、トランジスタ(プリドライブトランジスタ)Tr1,Tr2、出力トランジスタTr0、および抵抗R2,R3,R4の接続およびそれらの動作は、レギュレータ回路40,50と同様である。したがって、本実施形態にかかるレギュレータ回路10でも、上記関連技術1で説明したのと同様にして、出力電圧が所定の電圧値に調整される。
【0014】
また、本実施形態にかかるレギュレータ回路10は、上記レギュレータ回路40,50と同様の過電流保護回路20(例えば図3に示したもの)を備えており、これによりエラーアンプ12の制御信号I1bが制限される。しかしながら、本実施形態では、過電流を検出するための電流Idを取得するための回路構成が、上記レギュレータ回路40,50とは異なる。具体的には、本実施形態にかかるレギュレータ回路10は、過電流検出用の抵抗R1の他に、トランジスタTr3(NPN型)、トランジスタTr4,Tr5(PNP型)および抵抗R5を備える。このうち、トランジスタTr3のエミッタはグラウンドに直接接続(接地)され、またベースはトランジスタTr1のエミッタおよびトランジスタ(プリドライブトランジスタ)Tr2のベースに接続される。トランジスタTr4のエミッタは入力端子18に接続され、またコレクタはトランジスタTr3のコレクタに接続される。トランジスタTr5はトランジスタTr4とともにカレントミラー回路を構成している。すなわち、トランジスタTr5のエミッタは入力端子18に接続され、またベースはトランジスタTr4のベースに接続され、トランジスタTr4のベースとコレクタとが直接接続される。そして、このトランジスタTr5のコレクタとグラウンドとの間に過電流検出用の抵抗R1が設けられる。抵抗R5は、トランジスタTr2およびTr3のベースとグラウンドとの間に接続される。なお、トランジスタTr2とトランジスタTr3とのサイズ比は、N対1(N>1;例えばN=2)に設定される。
【0015】
上記構成では、トランジスタ(プリドライブトランジスタ)Tr2およびトランジスタTr3は、そのベースがトランジスタTr1のエミッタに接続されているから、それらのサイズ比(N:1)に応じたトランジスタTr1のエミッタ電流の分流によって動作することになる。したがって、トランジスタTr3のコレクタ電流は、トランジスタTr2のコレクタ電流のほぼ1/Nとなる。そして、トランジスタTr4,Tr5を含むカレントミラー回路により、抵抗R1の電流Idは、トランジスタTr3のコレクタ電流とほぼ同じかまたはそれにほぼ比例することとなる。そして、本実施形態の過電流保護回路20は、この電流Idの電流値、すなわち抵抗R1の両端間電圧値によって、過電流を検出する。
【0016】
かかる構成を有するレギュレータ回路10によれば、上記関連技術1のレギュレータ回路40(図2)に比べて制御電圧を低くすることができる。これは、レギュレータ回路40のようにトランジスタTr2のエミッタとグラウンドとの間に抵抗R1を設けない分、入力端子18においてその両端間電圧分の電位を確保する必要がないからである。また、本実施形態にかかるレギュレータ回路10によれば、上記関連技術2のレギュレータ回路50(図4)のように、抵抗R1のトリミングの必要がない。これは、トランジスタTr2とTr3とのサイズ比を、レギュレータ回路50の出力トランジスタTr0とTr6とのサイズ比のように大きくとる必要がないため(これはトランジスタTr2のサイズが出力トランジスタTr0のサイズより小さいことによる)、トランジスタTr3のコレクタ電流の所期値に対する誤差が比較的小さくなるからである。なお、本実施形態では、トランジスタTr2およびTr3のベースとグラウンドとの間に、抵抗R5(例えば30kΩの抵抗)を備えるが、この抵抗R5は、トランジスタTr2およびTr3のベースの電位を安定化させ、制御精度をより向上させるという効果を奏するものである。
【0017】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態の回路構成には限定されず、それと等価な回路構成によっても実現されうる。例えば、カレントミラー回路は、PNP型のトランジスタのペアに替えて、NPN型のトランジスタのペアによって構築してもよい。また過電流保護回路として、図3の例以外の公知の回路を用いてもよい。さらに、ダーリントン接続されるプリドライブトランジスタの段数は適宜変更することができる。
【図面の簡単な説明】
【図1】本発明の実施形態にかかるレギュレータ回路の一例を示す回路図である。
【図2】関連技術としてのレギュレータ回路の一例を示す回路図である。
【図3】レギュレータ回路に設けられる過電流保護回路の一例を示す回路図である。
【図4】関連技術としてのレギュレータ回路の別の一例を示す回路図である。
【符号の説明】
10 レギュレータ回路、12 エラーアンプ、14 基準電源、16 出力端子、18 入力端子、20 過電流保護回路、22 オペアンプ、24 基準電源、R1,R2,R3 抵抗、Tr0 出力トランジスタ、Tr1,Tr2 トランジスタ(プリドライブトランジスタ)、Tr3,Tr4,Tr5,Tr6トランジスタ。
Claims (1)
- 出力トランジスタを制御して出力電圧を所定値に調整するレギュレータ回路であって、
出力トランジスタのベース電流を増幅するプリドライブトランジスタであってエミッタ接地されるプリドライブトランジスタと、
そのベースが前記プリドライブトランジスタのベースに接続される第二のトランジスタと、
前記第二のトランジスタのコレクタ電流に基づいて出力トランジスタの過電流を検出して出力トランジスタのベース電流を制限する過電流保護回路と、
を備え、
前記プリドライブトランジスタと前記第二のトランジスタとのサイズ比がN:1(N>1)であることを特徴とするレギュレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026806A JP2004240535A (ja) | 2003-02-04 | 2003-02-04 | レギュレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026806A JP2004240535A (ja) | 2003-02-04 | 2003-02-04 | レギュレータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004240535A true JP2004240535A (ja) | 2004-08-26 |
Family
ID=32954701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003026806A Pending JP2004240535A (ja) | 2003-02-04 | 2003-02-04 | レギュレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004240535A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106444954A (zh) * | 2015-08-10 | 2017-02-22 | 精工半导体有限公司 | 稳压器 |
-
2003
- 2003-02-04 JP JP2003026806A patent/JP2004240535A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106444954A (zh) * | 2015-08-10 | 2017-02-22 | 精工半导体有限公司 | 稳压器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
JP4156204B2 (ja) | 電源遮断装置 | |
JPH09145749A (ja) | 電流検出回路 | |
JP3342367B2 (ja) | 過電流保護回路 | |
JP3779838B2 (ja) | 電流制限回路 | |
JP2004240535A (ja) | レギュレータ回路 | |
JP2750788B2 (ja) | モータ制御回路およびモータ制御装置 | |
US20090021201A1 (en) | Constant-current and constant-voltage driving circuit of dcbl fan motor with low acoustic noise and controllable speed | |
JP4413225B2 (ja) | 電流ミラー | |
TWI705660B (zh) | 差動信號偏移量調整電路及差動系統 | |
JP5374452B2 (ja) | パススルー付き増幅器 | |
JP3907640B2 (ja) | 過電流防止回路 | |
JP2008004987A (ja) | 信号増幅回路 | |
JP4061988B2 (ja) | 定電圧回路 | |
JP2765257B2 (ja) | 増幅回路 | |
JP3098451B2 (ja) | 増幅回路 | |
JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
US20230069204A1 (en) | Control of base currents for output driver transistors in amplifiers | |
US20240186951A1 (en) | Frequency compensation in amplifiers with local-feedback buffer stages | |
JP2004062491A (ja) | 直流安定化電源回路 | |
JP4483010B2 (ja) | 電力増幅器用保護回路 | |
JP2661546B2 (ja) | 定電圧電源回路 | |
US6856188B2 (en) | Current source/sink with high output impedance using bipolar transistors | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP3349334B2 (ja) | 差動増幅器 |