JP2005190264A

JP2005190264A - 短絡保護回路

Info

Publication number: JP2005190264A
Application number: JP2003432161A
Authority: JP
Inventors: Katsuhiko Tani; 克彦谷
Original assignee: Orion Electric Co Ltd
Current assignee: Orion Electric Co Ltd
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-14
Also published as: US7224562B2; US20050141152A1

Abstract

【課題】本発明は、複数の電源ラインを備えた電源回路においても簡単な回路構成で短絡保護を実現することが可能な定電圧電源回路の短絡保護回路を提供することを目的とするものである。
【解決手段】複数の電源ラインの１つの電源ラインにレギュレータ１を接続し、出力端子から出力ラインＬ１に定電圧Ｖ１’を出力する。また、レギュレータ１からの出力電圧を基準電圧として定電圧化回路２及び３に入力して出力ラインＬ２及びＬ３に定電圧Ｖ２’及びＶ３’が出力される。出力ラインＬ２及びＬ３には、電圧検出回路５が接続されており、いずれかの出力ラインに電圧降下が生じると検出信号が作動回路４に出力されてレギュレータ１の出力制御端子がオフされる。そのため、レギュレータ１の出力が停止されて出力ラインが一斉に出力停止されるようになる。
【選択図】図１

Description

本発明は、複数の電源ラインを備えた定電圧電源回路の短絡保護回路に関する。

定電圧電源回路としては、電源ラインにレギュレータを接続して電源ラインの電圧を定電圧に制御することが行われているが、レギュレータの出力側で負荷回路が何らかの原因で短絡（ショート）してしまった場合電圧降下が発生してレギュレータに大きな電流が流れるようになり、レギュレータが過熱し破損するといった問題点がある。

こうした問題点に対処するため、定電圧電源回路に短絡保護回路が設けられている。例えば、特許文献１では、レギュレータの入力電圧と出力電圧との差が一定電圧以上であることを検出する電圧差検出手段を有し、電圧差検出手段の検出出力に基づいてレギュレータの出力制御入力端子を制御してレギュレータ出力を禁止するようにした点が記載されている。また、特許文献２では、出力の電位がフィードバックされてトランジスタをオンに保ち、レギュレータＩＣが作動を続けて安定化された出力が維持され、出力端子の負荷回路のショート時、出力端子からトランジスタへのフィードバックがなくなってレギュレータＩＣからの出力供給が阻止される点が記載されている。また、特許文献３では、レギュレータ集積回路の出力端子からの出力電圧を検出してレギュレータ集積回路の出力をオンオフに制御する制御回路を備える点が記載されている。
特開平５−２５２６４９号公報特開平９−３４５６９号公報特開２００２−３５８１３０号公報

上述した先行特許文献では、いずれも出力制御端子が設けられたレギュレータを定電圧電源回路に用いており、レギュレータの出力側の電圧がショートにより電圧降下した場合にフィードバックして出力制御端子に停止信号を入力しレギュレータを停止するようにしている。しかしながら、こうした回路構成を複数の電源ラインを備えた電源回路に用いる場合各電源ラインにレギュレータを配設しなければならず、コストアップが避けられない。また、１つの電源ラインがショートしたため電源供給が停止しても残りの電源ラインがそのまま電源供給を継続することになり、残りの電源ラインに接続された負荷回路にショートした負荷回路の影響が及ぶおそれがあり、電源供給を継続することで無駄な消費電力がかかるようになる。

そこで、本発明は、複数の電源ラインを備えた電源回路においても簡単な回路構成で短絡保護を実現することが可能な定電圧電源回路の短絡保護回路を提供することを目的とするものである。

本発明に係る定電圧電源回路の短絡保護回路は、複数の電源ラインのうち特定電源ラインに入力端子が接続され出力端子から定電圧を出力するとともに出力制御端子を有するレギュレータと、特定電源ライン以外の電源ライン毎に接続されるとともに前記レギュレータの出力端子から供給される定電圧に基づいて各電源ラインの電圧を定電圧化する複数の定電圧化回路と、各電源ラインに接続されて前記定電圧化回路の出力側の電圧降下を検出する複数の電圧検出回路と、前記出力制御端子に接続されると共に前記電圧検出回路から出力される検出信号に応答して前記レギュレータからの出力電圧を停止する作動回路とを備えていることを特徴とする。

上記のような構成を有することで、複数の電源ラインのいずれかの電源ラインで電圧降下が生じると、すべての電源ラインの出力電圧が停止されるので、短絡（ショート）に対してより安全な短絡保護回路とすることができる。

すなわち、レギュレータを特定の電源ラインに設け、その他の電源ラインにはレギュレータから出力される定電圧に基づいて電源ラインの電圧を定電圧化する定電圧化回路を設けているので、レギュレータの出力が停止されるとすべての電源ラインが一斉に出力停止されるようになる。したがって、各電源ラインに設けられた定電圧化回路は、各電源ラインの電圧のオンオフ制御を行う機能を有している。

そして、各電源ラインに設けられた電圧検出回路により定電圧化回路の出力側の電圧降下を検出していずれかの電源ラインで電圧降下が検出されると作動回路がレギュレータの出力制御端子に信号を送信してレギュレータの出力を停止させるので、いずれかの電源ラインが短絡によって電圧降下が発生すると、作動回路が作動してレギュレータの出力が停止されるようになる。

以上のように、各電源ラインに設けられた定電圧化回路に対してそれぞれオンオフ制御するような回路構成をとる必要がなく、レギュレータのみ出力停止する回路構成とすることができるので、回路構成をより簡略化することができ、部品コストを抑えることができる。

以下、本発明に係る実施形態について詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。

図１は、本発明に係る実施形態に関する回路構成図を示している。図１では、図示せぬ電源回路より３つの電源ラインを通して電圧Ｖ１〜Ｖ３が供給されている。

電圧Ｖ１が供給される電源ラインは、レギュレータ１の入力端子（ＩＮ）に接続されている。レギュレータ１には、入力端子以外に、所定の定電圧を出力する出力端子（ＯＵＴ）、接地される接地端子（ＧＮＤ）及び出力をオン・オフする出力制御端子（ＯＮ／ＯＦＦ）が設けられている。そして、レギュレータ１の入力端子及び出力端子にはそれぞれコンデンサＣ１、Ｃ２が接続されており、接地端子はそのまま接地されている。出力制御端子は、抵抗Ｒ１を介して接地されており、さらにレギュレータ１の入力側の電源ラインと抵抗Ｒ２を介して接続されている。レギュレータ１の出力端子には、出力ラインＬ１が接続されており、定電圧の電圧Ｖ１’が出力される。

電圧Ｖ２が供給される電源ラインには、定電圧化回路２が接続されている。定電圧化回路２は、電圧Ｖ２が供給される電源ラインにエミッタ端子が接続される制御トランジスタＴｒ２０が設けられており、制御トランジスタＴｒ２０のコレクタ端子に出力ラインＬ２が接続されている。

定電圧化回路２は、同じ特性を備えた一対のトランジスタＴｒ２１及びＴｒ２２のエミッタ端子同士を接続し抵抗Ｒ２０を介して接地した回路を備えている。この回路は、共通のエミッタ端子に流れる電流が一定となるように動作し差動増幅回路と同様の作用を行うものである。

トランジスタＴｒ２１のベース端子は、抵抗Ｒ２１及びＲ２２の間に接続されており、抵抗Ｒ２１は出力ラインＬ１に、抵抗Ｒ２２は接地されている。したがって、出力ラインＬ１の定電圧Ｖ１’を抵抗Ｒ２１及びＲ２２で分圧された電圧がトランジスタＴｒ２１のベース端子に基準電圧として印加されるようになる。また、トランジスタＴｒ２１のコレクタ端子は制御トランジスタＴｒ２０のベース端子に接続されている。

トランジスタＴｒ２２のベース端子は、抵抗Ｒ２３及びＲ２４の間に接続されており、抵抗Ｒ２３は出力ラインＬ２に、抵抗Ｒ２４は接地されている。したがって、出力ラインＬ２の電圧Ｖ２’を抵抗Ｒ２３及びＲ２４で分圧された電圧がトランジスタＴｒ２２のベース端子に検出電圧として印加されるようになる。また、トランジスタＴｒ２２のコレクタ端子は制御トランジスタＴｒ２０の入力側の電源ラインに接続されている。そして、抵抗Ｒ２３に並列してコンデンサＣ２０が接続されている。

電圧Ｖ３が供給される電源ラインには、定電圧化回路３が接続されており、その回路構成は、定電圧化回路２と同様であるため説明は省略するが、定電圧化回路３の制御トランジスタＴｒ３０には出力ラインＬ３が接続され、電圧Ｖ３’が出力される。また、トランジスタＴｒ３１のベース端子は、抵抗Ｒ３１及びＲ３２の間に接続されており、抵抗Ｒ３１は抵抗Ｒ２１及びＲ２２の間に接続され、抵抗Ｒ３２は接地されており、トランジスタＴｒ２１に印加される電圧を抵抗Ｒ３１及びＲ３２で分圧した電圧がトランジスタＴｒ３１のベース端子に印加されるようになっている。

レギュレータ１の出力制御端子には、作動回路４が接続されており、作動回路４には出力ラインＬ２及びＬ３と接続する電圧検出回路５が接続されている。作動回路４は、トランジスタＴｒ４０を備えており、トランジスタＴｒ４０のコレクタ端子はレギュレータ１の出力制御端子に接続されエミッタ端子は接地されている。そして、トランジスタＴｒ４０のベース端子には抵抗Ｒ４０及びコンデンサＣ４０が接続されており、抵抗Ｒ４０は後述する電圧検出回路５に接続されコンデンサＣ４０は接地されている。

電圧検出回路５の回路構成は、レギュレータ１の入力側の電源ライン及び抵抗Ｒ４０の間にトランジスタＴｒ５０及びダイオードＤ５０を直列で接続し、それに並列してトランジスタＴｒ５１及びダイオードＤ５１を直列で接続している。また、トランジスタＴｒ５０のベース端子はツェナーダイオードＤ５２を介して出力ラインＬ２に接続されており、トランジスタＴｒ５１のベース端子はツェナーダイオードＤ５３を介して出力ラインＬ３に接続されている。

次に、上述した回路構成における動作を説明する。図示せぬ電源回路から各電源ラインに電圧Ｖ１〜Ｖ３が供給されると、まずレギュレータ１の入力端子に電圧Ｖ１が供給されるとともに出力制御端子に電圧が供給されてオン状態となる。したがって、レギュレータ１の出力端子から出力ラインＬ１に定電圧Ｖ１’が出力される。

定電圧化回路２のトランジスタＴｒ２１のベース端子には定電圧Ｖ１’を抵抗Ｒ２１及びＲ２２で分圧した電圧が基準電圧として印加されてトランジスタＴｒ２１がオンするとともにトランジスタＴｒ２０が導通して出力ラインＬ２に電圧Ｖ２’が出力される。そして、トランジスタＴｒ２２のベース端子には、電圧Ｖ２’を抵抗Ｒ２３及びＲ２４で分圧した検出電圧が印加されるようになる。

上述したように、トランジスタＴｒ２１及びＴｒ２２は、エミッタ端子同士が接続されて一定の電流が流れるように動作するため、電圧Ｖ２’が変動した場合、トランジスタＴｒ２２のベース端子に印加される検出電圧が変動してエミッタ端子に流れる電流が変動するが、その電流の変動に対応してトランジスタＴｒ２１のエミッタ端子に流れる電流が両方の電流の合計が一定になるように変動するようになる。

例えば、検出電圧が増加すると、トランジスタＴｒ２２のエミッタ端子に流れる電流が増加するため、それに対応してトランジスタＴｒ２１のエミッタ端子に流れる電流が減少するようになる。したがって、トランジスタＴｒ２０のベース端子からトランジスタＴｒ２１のコレクタ端子に流れる電流が減少し、トランジスタＴｒ２０のコレクタ電圧が減少するように制御されるようになる。

このように、トランジスタＴｒ２２のベース端子に印加される検出電圧が変動すると、それに対応してトランジスタＴｒ２０のコレクタ電圧が変動して電圧Ｖ２’が一定の電圧になるように制御される。そして、トランジスタＴｒ２１のベース端子に印加される基準電圧とトランジスタＴｒ２２のベース端子に印加される検出電圧とが同一になるように動作するようになり、基準電圧はレギュレータ１からの出力電圧に基づいて一定電圧に維持されることから、トランジスタＴｒ２２のベース端子の検出電圧が基準電圧と同一の電圧となるように電圧Ｖ２’のレベルが設定されるようになる。したがって、電圧Ｖ２’は、基準電圧及び抵抗Ｒ２３及びＲ２４に基づいて設定された定電圧として出力されるようになる。なお、コンデンサＣ２０は、電圧Ｖ２’の変動分をバイパスして早くトランジスタＴｒ２２のベース端子に反映させる。

定電圧化回路３についても、定電圧化回路２と同様に、出力ラインＬ３に電圧Ｖ３’をトランジスタＴｒ３１のベース端子に印加される基準電圧及び抵抗Ｒ３３及びＲ３４に基づいて設定された定電圧として出力する。

電圧検出回路５は、出力ラインＬ２に接続されたツェナーダイオードＤ５２の両端の電位差−レギュレータ１の入力側の電圧と出力ラインＬ２の電圧Ｖ２’との間の電位差がツェナーダイオードＤ５２の降伏電圧を超えると、ツェナーダイオードＤ５２が導通してトランジスタＴｒ５０のベース端子に電圧が印加されてオンするようになる。

トランジスタＴｒ５０がオンすると、ダイオードＤ５０及び抵抗Ｒ４０を介してトランジスタＴｒ４０のベース端子に電圧が印加されてオンするようになる。トランジスタＴｒ４０がオンすることで、レギュレータ１の出力制御端子が接地電位となり、オフされるようになる。

レギュレータ１の出力制御端子がオフされることで、出力端子からの出力が停止されるため、ラインＬ１の出力電圧が停止されると共に、トランジスタＴｒ２１及びＴｒ３１に印加される基準電圧が停止されて定電圧化回路２及び３からの出力電圧は一斉に停止される。

したがって、出力ラインＬ２が何らかの原因で短絡して電圧降下が生じると、ツェナーダイオードＤ５２が導通することで電圧検出回路５がそれを検出し、トランジスタＴｒ５０がオンして検出信号を作動回路４に出力し、作動回路４のトランジスタＴｒ４０がオンして一斉に出力ラインＬ１〜Ｌ３の出力が停止される。そのため、出力ラインＬ２の電圧降下に伴うトラブルが他の回路に波及していくことを必要最小限に抑えることができる。

電圧検出回路５は、出力ラインＬ２の場合と同様に出力ラインＬ３の電圧降下を検出するためのツェナーダイオードＤ５３が設けられており、出力ラインＬ３が電圧降下した場合にも出力ラインＬ２が電圧降下した場合と同様に作動回路４に検出信号を出力してすべての出力ラインの出力が停止されるようになる。

なお、ダイオードＤ５０及びＤ５１は逆流防止のために接続されており、抵抗Ｒ４０及びコンデンサＣ４０は、起動時に電圧検出回路５からの検出信号によりトランジスタＴｒ４０がオンしないように時定数回路として作用する。

以上のように、本実施形態では、いずれかの出力ラインに電圧降下が生じると、すべての出力ラインの出力が停止される。すなわち、出力ラインＬ１に電圧降下が生じると、レギュレータ１の出力端子に直接その影響が及んでレギュレータ１に内蔵する公知の短絡保護機能によりレギュレータ１の出力が停止されてすべての出力ラインの出力が停止され、出力ラインＬ２又はＬ３に電圧降下が生じると、電圧検出回路５により検出信号が出力されて作動回路４が作動してレギュレータ１の出力が停止されてすべての出力ラインの出力が停止されるようになる。

そして、ツェナーダイオードＤ５２及びＤ５３の降伏電圧を適宜調整することで、短絡による場合の他に悪影響を及ぼすような電圧降下にも対応することが可能となる。さらに、各出力ラインに接続されたツェナーダイオードの降伏電圧を異なる値に設定して出力ライン毎に個別に検出電圧を設定してもよい。また、出力ラインの電圧降下が解消されない限り再度起動しても出力が停止されて正常状態に復帰することはなく、安全性を向上させることが可能となる。

本発明に係る実施形態に関する回路構成図である。

符号の説明

１レギュレータ
２定電圧化回路
３定電圧化回路
４作動回路
５電圧検出回路

Claims

複数の電源ラインのうち特定電源ラインに入力端子が接続され出力端子から定電圧を出力するとともに出力制御端子を有するレギュレータと、特定電源ライン以外の電源ライン毎に接続されるとともに前記レギュレータの出力端子から供給される定電圧に基づいて各電源ラインの電圧を定電圧化する複数の定電圧化回路と、各電源ラインに接続されて前記定電圧化回路の出力側の電圧降下を検出する複数の電圧検出回路と、前記出力制御端子に接続されると共に前記電圧検出回路から出力される検出信号に応答して前記レギュレータからの出力電圧を停止する作動回路とを備えていることを特徴とする短絡保護回路。