JPH0749853Y2 - 差動アンプの誤動作防止回路 - Google Patents

Description

【考案の詳細な説明】 〔概要〕 本考案は差動アンプの誤動作防止回路に関し、該差動ア
ンプの第１入力端子と第１の信号線との間に介在する第
１電圧低下手段と、該差動アンプの第２入力端子と第２
の信号線との間に介在する第２電圧低下手段とを具備
し、前記差動アンプの動作電圧を前記第１の信号線より
供給することにより、差動アンプの入力端子への電圧が
差動アンプの動作電圧以上になることを防止して差動ア
ンプが誤動作するのを防止する。

〔産業上の利用分野〕

本考案は、差動アンプの誤動作防止回路に関する。

〔従来の技術〕

２つの入力端子にそれぞれ印加される、互いにほぼ等し
い電圧における微小差を増幅して出力を発生する差動ア
ンプが良く用いられている。このような差動アンプは一
般に集積回路化されており、２つの入力端子にはその動
作電圧以上の電圧を与えるとラッチアップ等により誤動
作が生じるため、差動アンプの２つの入力端子にはその
動作電圧以下の電圧が印加されるようにしなければなら
ない。

第２図はソレノイドL1のフライバック電流IL0を検出す
る回路を示す回路図であり、差動アンプの使用例を示す
ものである。集積化路20の端子Tm1は電源供給用の端子
であり、図示せぬ制御回路、及び差動アンプ10へ接続さ
れている。この集積回路20は図示せぬ制御回路を有して
おり、スイッチSW1がオンのときにソレノイドL1を流れ
る電流ILと、スイッチSWがオフのときにソレノイドL1を
流れるフライバック電流IL0をそれぞれ検出し、その平
均値が所定の値になるようにスイッチSW1をオン／オフ
制御するように構成されている。第２図はこのフライバ
ック電流検出回路のみを示しており、スイッチSW1がオ
ンのときに流れる電流ILの検出回路は図示していない。

ソレノイドL1は、例えば図示せぬバルブの開閉を行うも
のであり、スイッチSW1のオン／オフに応じて電源Ｂか
ら電流が供給／遮断され、その平均電流によってバルブ
開度が可変するものである。このソレノイドL1は抵抗R
4,R1,ダイオードD5によりフライバック電流IL0の放電ル
ープが形成されている。

抵抗R1はフライバック電流の検出用抵抗であり、また、
抵抗R4はフライバック電流IL0の放電時定数を調整する
ためのものであり、更に抵抗R6は電源Ｂから集積回路20
の電源端子Tm1へ供給される電流が過大になるのを抑制
するための保護抵抗である。

集積回路20は、端子Tm2の電圧と端子Tm3の電圧とに応じ
て、電流Ｂに影響されることなく、フライバック電流IL
0に比例した電圧を端子Tm4に発生させるものである。こ
の端子Tm4の電圧からソレノイドL1の平均電流が求めら
れている。尚、集積回路の電流−電圧利得は抵抗R1の値
と、後述する負帰還ループを形成する抵抗R2,R3により
決定される。

差動アンプ10にはラインｌ、ダイオードD1,D2を介し
て与えられる端子Tm2の電圧と、ラインl2、ダイオードD
3,D4を介して与えられる端子Tm3の電圧とが、それぞれ
非反転入力の端子Tm10と反転入力の端子Tm11へ与えられ
る。そして、端子Tm10と端子Tm11とに与えられる電圧の
差に応じてトランジスタTR33のベースを制御信号を出力
することで、トランジスタTR33を制御している。尚、差
動アンプ10の電源端子Tm12は端子Tm1に接続されてお
り、端子Tm1から供給される電源Ｂにより増幅動作を行
う。

電流源11,12はダイオードD1〜D4をオン状態にするため
のバイアス電流111,112を発生するものである。

トランジスタTR30,31によるダーリントン接続回路は電
流IL2を変化させるため駆動回路を構成しており、トラ
ンジスタTR31のベースがトランジスタTR33のエミッタに
接続されることで、トランジスタTR33を流れる電流によ
り制御され、電流IL2を増加／減少させる。

また、抵抗R5はトランジスタTR33がオフ状態のときに流
れるリーク電流でトランジスタTR30,31がオン状態にな
らないようにするリークカット抵抗であり、一端がトラ
ンジスタTR31のベースに接続され、他端が端子Tm3に接
続されている。

以上の構成によると、端子Tm4に生じる電圧V4は式
（１）で表される。

V4＝R3/R2・R1・IL1 よって、電圧V4を検出することでフライバック電流IL1
を検出することができる。

次に本回路の動作を説明する。

スイッチSW1がオンからオフになると、フライバック電
流IL0が流れる。このフライバック電流IL0は接続点ａで
電流IL1とIL2とに分流される。そして電流IL1が流れる
ことにより抵抗R1に電圧が生じる。

端子Tm2の電圧はダイオードD1,D2によりその順方向電圧
（例えば、1.4V）だけ低下した後差動アンプ10の端子Tm
10へ与えられる。一方、端子Tm3の電圧はダイオードD3,
D4によりその順方向電圧（例えば、1.4V）だけ低下した
後差動アンプ10の端子Tm11に与えられる。

尚、電流IL1に対して電流IL2は非常に小さくなるように
各部の定数が設定されており、フライバック電流IL0と
電流IL1とほぼ等しくしている。

端子Tm3の電圧が端子Tm2の電圧よりも高いとき、即ち端
子Tm11の電圧が端子Tm10の電圧よりも高いときには、差
動アンプ10の出力信号レベルが低下する。これにより、
トランジスタTR33に流れる電流が増加して、トランジス
タTR31,TR30に流れる電流IL2,IL3が増加し、抵抗R2の電
圧降下が増大して端子Tm3の電圧が低下する。

一方、端子Tm3の電圧が端子Tm2の電圧よりも低いとき、
即ち端子Tm11の電圧が端子Tm10の電圧よりも低いときに
は、差動アンプ10の出力信号レベルが増加する。これに
より、トランジスタTR33に流れる電流が減少して、トラ
ンジスタTR31,TR30に流れる電流IL2,IL3が減少し、抵抗
R2の電圧降下が減少して端子Tm3の電圧が増加する。

このように、抵抗R2,R3、トランジスタTR30,TR31,TR32
により負帰還ループが構成されており、差動アンプ10
は、ダイオードD1,D2を介して端子Tm10に印加される端
子Tm2の電圧と、抵抗R2、ダイオードD3,D4を介して印加
される接続点ａの電圧との差に応じて、端子Tm4にフラ
イバック電流IL0に比例した電圧を発生させる。

〔考案が解決しようとする課題〕

第２図の回路において集積回路20の消費電力が大きくな
って、端子Tm1へ流れる電流が増大すると、抵抗R6へ流
れる電流が増大して端子Tm1の電圧が電源Ｂよりも低下
する。一方、端子Tm2へ与えられる電圧は電流Ｂよりも
ダイオードの順方向電圧の分だけ大きい値になる。

従って、差動アンプ10の端子Tm10,Tm11へ与えられる電
圧をダイオードで低下させたとしても、それ以上に端子
Tm1の電圧が低下してしまうと、入力端子Tm10,Tm11に与
えられる電圧が電源電圧よりも大きくなって差動アンプ
10は誤動作を起こしてしまう。

本考案はこのような問題を解決するものであり、差動ア
ンプの入力端子への電圧が差動アンプの動作電圧以上に
なることを防止して差動アンプが誤動作するのを防止す
ることを目的とする。

〔課題を解決するための手段〕

上記問題点を解決するために本考案は、第１の信号線と
第２の信号線とにそれぞれ印加されるほぼ等しい電圧の
微小電圧差を検出して増幅する差動アンプの誤動作防止
回路であって、 該差動アンプの第１入力端子と第１の信号線との間に介
在する第１電圧低下手段と、 該差動アンプの第２入力端子と第２の信号線との間に介
在する第２電圧低下手段とを具備し、 前記差動アンプの動作電圧を前記第１の信号線より供給
するようにしたことを特徴とするものである。

〔作用〕

第１の信号線に印加されている電圧は第１電圧低下手段
によって減少された後、差動アンプの第１入力端子に与
えられる。また、第１の信号線に印加されている電圧は
差動アンプへ動作電圧として与えられ、その電圧により
差動アンプは動作を行う。一方、第２の信号線に印加さ
れた電圧は（第１の信号線に印加される電圧とほぼ等し
い）第２電圧低下手段で低下された後、差動アンプの第
２入力端子に与えられる。

差動アンプの動作電圧に対して第１および第２端子の電
圧は第１、第２電圧低下手段によって低下された電圧分
だけ低くなるため、差動アンプの誤動作は防止される。

〔考案の実施例〕

以下、図面を用いて本考案の実施例を説明する。第１図
は本考案の実施例を示す回路図であり、第２図と同等の
部分には同一符号を付し、その部分の詳細な説明は省略
する。

第２図と異なる点は差動アンプ10の電源端子Tm12にライ
ン１の電圧が与えられる点、ダイオードD4の代わりに
トランジスタTR32が設けられている点、及び抵抗R5とラ
インl2との間にトランジスタTR32が介在する点である。

トランジスタTR34のベース−エミッタはラインl2とダイ
オードD3との間へ接続されており、そのコレクタがライ
ン１に接続されている。またトランジスタTR32のベー
ス−エミッタはラインl2と抵抗R5との間へ接続されてお
り、そのコレクタがライン１に接続されている。

第２図の回路いおいて、電流IL2はダイオードD3,D4をオ
ン状態にするために電流源12によってバイアス電流I12
と抵抗R5に流れるリーク電流に分流するため、その分電
流IL3が低下して端子Tm4に発生する電圧にオフセットが
生じる。

そこで本実施例ではまず、バイアス電流I12をライン
１からトランジスタTR34を介して流すようにし、またリ
ーク電流をライン１からトランジスタTR32を介して流
すようにしている。尚、ラインl2とダイオードD3,抵抗R
5とは、それぞれトランジスタTR34,TR32のベース−エミ
ッタを介して接続されているので、動作上問題はない。

差動アンプ10の電流端子Tm12に端子Tm2の電圧が与えら
れ、その電圧よりもダイオードD1,D2の順方向電圧（0.7
V×２＝1.4V）分だけ低下した電圧が端子Tm10に与えら
れる。従って、電源端子Tm12の電圧よりも端子Tm10の電
圧が高くなることはない。また、端子Tm11に与えられる
電圧は集積回路20の動作により端子Tm10の電圧とほぼ等
しくなるように制御されているので、端子Tm11の電圧も
電源端子Tm12の電圧より高くなることはない。

従って、端子Tm10,Tm11の電圧が電源端子Tm12の電圧よ
りも高くなることはなく、差動アンプの誤動作を防止す
ることができる。

〔考案の効果〕

以上詳細に説明したように本考案によれば、電源電圧を
入力端子に印加される電圧よりも確実に高くすることが
できて差動アンプの誤動作を防止することができる。

【図面の簡単な説明】

第１図は本考案の実施例を示す回路図であり、第２図は
ソレノイドL1のフライバック電流IL0を検出する回路を
示す回路図である。 図中、10:差動アンプ、D1,D2,D3:ダイオード

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】第１の信号線と第２の信号線とにそれぞれ
   印加されるほぼ等しい電圧の微小電圧差を検出して増幅
   する差動アンプの誤動作防止回路であって、 該差動アンプの第１入力端子と第１の信号線との間に介
   在する第１電圧低下手段と、 該差動アンプの第２入力端子と第２の信号線との間に介
   在する第２電圧低下手段とを具備し、 前記差動アンプの動作電圧を前記第１の信号線より供給
   するようにしたことを特徴とする差動アンプの誤動作防
   止回路。