JP3070185B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3070185B2 JP3070185B2 JP3277722A JP27772291A JP3070185B2 JP 3070185 B2 JP3070185 B2 JP 3070185B2 JP 3277722 A JP3277722 A JP 3277722A JP 27772291 A JP27772291 A JP 27772291A JP 3070185 B2 JP3070185 B2 JP 3070185B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- temperature coefficient
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に係り、特に
温度変化に対して安定した出力電圧を得る定電圧回路に
関する。
温度変化に対して安定した出力電圧を得る定電圧回路に
関する。
【０００２】
【従来の技術】ＩＣ（集積回路）等の内部基準電圧を生
成する基準電圧回路としては、従来図７に示すようなバ
ンドギャップツェナー回路が用いられていた。バンドギ
ャップツェナー回路は電流源ＣＣ4 ，抵抗Ｒ20…Ｒ22，
トランジスタＱ20…Ｑ22よりなり、出力端子３，４間に
温度変動に対して安定な出力電圧が得られる構成とされ
ていた。
成する基準電圧回路としては、従来図７に示すようなバ
ンドギャップツェナー回路が用いられていた。バンドギ
ャップツェナー回路は電流源ＣＣ4 ，抵抗Ｒ20…Ｒ22，
トランジスタＱ20…Ｑ22よりなり、出力端子３，４間に
温度変動に対して安定な出力電圧が得られる構成とされ
ていた。
【０００３】また、本出願人は特公昭55−18928 号公報
において低電圧基準電圧回路を提案した（図８にその原
理回路図を示す）。同図において、５は互いに電流密度
の異なるトランジスタＱ23…Ｑ24を有する差動増幅回路
であり、その出力は制御用トランジスタＱ28のべースに
供給され、端子３，４間の電圧が一定に制御されてい
る。また、抵抗Ｒ24の両端の電圧は上記差動増幅回路５
の夫々の入力に供給されている。
において低電圧基準電圧回路を提案した（図８にその原
理回路図を示す）。同図において、５は互いに電流密度
の異なるトランジスタＱ23…Ｑ24を有する差動増幅回路
であり、その出力は制御用トランジスタＱ28のべースに
供給され、端子３，４間の電圧が一定に制御されてい
る。また、抵抗Ｒ24の両端の電圧は上記差動増幅回路５
の夫々の入力に供給されている。
【０００４】図８の回路では、端子３と４間の電圧Ｖre
f をトランジスタＱ29を構成するシリコン等の半導体の
エネルギーバンドギャップに相当する電圧Ｖgoと等しく
することによってＶref が零温度係数を有する温度特性
とすることができ、温度が変動した場合にもＶref を安
定に保つことができる構成とされていた。
f をトランジスタＱ29を構成するシリコン等の半導体の
エネルギーバンドギャップに相当する電圧Ｖgoと等しく
することによってＶref が零温度係数を有する温度特性
とすることができ、温度が変動した場合にもＶref を安
定に保つことができる構成とされていた。
【０００５】
【発明が解決しようとする課題】しかしながら従来の定
電圧回路では、出力電圧Ｖref は温度の変動に対して安
定であり良好な定電圧電源となるが、Ｖref はトランジ
スタを構成するシリコンのエネルギーバンドギャップに
相当する電圧１．２Ｖに設定しなければならない。した
がって、近年増加しつつある１．２Ｖ以下の低電圧で動
作する種々の機器に対応できない欠点があった。
電圧回路では、出力電圧Ｖref は温度の変動に対して安
定であり良好な定電圧電源となるが、Ｖref はトランジ
スタを構成するシリコンのエネルギーバンドギャップに
相当する電圧１．２Ｖに設定しなければならない。した
がって、近年増加しつつある１．２Ｖ以下の低電圧で動
作する種々の機器に対応できない欠点があった。
【０００６】上記の点に鑑み本発明では、比較的簡単な
回路により、零温度係数を有する出力電圧を低電圧に設
定可能な定電圧回路を提供することを目的とする。
回路により、零温度係数を有する出力電圧を低電圧に設
定可能な定電圧回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の問題を解決するた
めに、入力直流電圧を分圧して少なくとも第１及び第２
の分圧電圧を生成する分圧手段とべースに第１の分圧電
圧が付与される第１のトランジスタと第１のトランジス
タと電流密度が異なり第１のトランジスタとエミッタを
共通接続された第２のトランジスタと第１および第２の
トランジスタの共通エミッタに電流を供給する電流源と
一端に第２の分圧電圧が付与され他端を第２のトランジ
スタのべースに接続された第１の抵抗と第２のトランジ
スタのべース・エミッタ間に接続された第２の抵抗とを
具備し、第１のトランジスタと第２のトランジスタとの
電流密度比に応じて、第１の分圧電圧の温度係数が零と
なるよう第１及び第２の抵抗夫々の抵抗値を設定した。
めに、入力直流電圧を分圧して少なくとも第１及び第２
の分圧電圧を生成する分圧手段とべースに第１の分圧電
圧が付与される第１のトランジスタと第１のトランジス
タと電流密度が異なり第１のトランジスタとエミッタを
共通接続された第２のトランジスタと第１および第２の
トランジスタの共通エミッタに電流を供給する電流源と
一端に第２の分圧電圧が付与され他端を第２のトランジ
スタのべースに接続された第１の抵抗と第２のトランジ
スタのべース・エミッタ間に接続された第２の抵抗とを
具備し、第１のトランジスタと第２のトランジスタとの
電流密度比に応じて、第１の分圧電圧の温度係数が零と
なるよう第１及び第２の抵抗夫々の抵抗値を設定した。
【０００８】
【作用】上記構成によれば、入力直流電圧を分圧した第
１の分圧電圧の温度係数が零となるため、分圧手段より
出力される分圧電圧は温度係数が零となるよう作用し、
第２の分圧電圧も勿論温度係数が零となる。
１の分圧電圧の温度係数が零となるため、分圧手段より
出力される分圧電圧は温度係数が零となるよう作用し、
第２の分圧電圧も勿論温度係数が零となる。
【０００９】
【実施例】図１は本発明の第１実施例の具体的な回路
図、図２は本発明の第１実施例の回路構成図である。
図、図２は本発明の第１実施例の回路構成図である。
【００１０】図２に示すとおり、トランジスタＱ1 のべ
ース・コレクタ間には電流源ＣＣ1 が接続され、エミッ
タには抵抗Ｒ1 が接続されている。これらの直列回路
は、端子１，２を介して電源ＶCCの両端に接続されてい
る。差動増幅器Ａ1 には電源Ｖ CCが供給されており、抵
抗Ｒ1 の両端の電圧（第１及び第２の分圧電圧）が入力
されている。また、差動増幅器Ａ1 の出力は、トランジ
スタＱ1 のべースと電流源ＣＣ1 の共通接続点に供給さ
れている。
ース・コレクタ間には電流源ＣＣ1 が接続され、エミッ
タには抵抗Ｒ1 が接続されている。これらの直列回路
は、端子１，２を介して電源ＶCCの両端に接続されてい
る。差動増幅器Ａ1 には電源Ｖ CCが供給されており、抵
抗Ｒ1 の両端の電圧（第１及び第２の分圧電圧）が入力
されている。また、差動増幅器Ａ1 の出力は、トランジ
スタＱ1 のべースと電流源ＣＣ1 の共通接続点に供給さ
れている。
【００１１】図１は差動増幅器Ａ1 の構成を具体的に示
している。
している。
【００１２】すなわち、差動対トランジスタＱ2,Ｑ3 の
共通エミッタには電流源ＣＣ2 が接続され、夫々のコレ
クタには定電流トランジスタＱ4,Ｑ5 が接続されてい
る。トランジスタＱ3(第２のトランジスタ) のコレクタ
出力は、制御用トランジスタＱ 6 のべースに供給されて
いる。
共通エミッタには電流源ＣＣ2 が接続され、夫々のコレ
クタには定電流トランジスタＱ4,Ｑ5 が接続されてい
る。トランジスタＱ3(第２のトランジスタ) のコレクタ
出力は、制御用トランジスタＱ 6 のべースに供給されて
いる。
【００１３】また、抵抗Ｒ1 の上端の電圧はトランジス
タＱ2(第１のトランジスタ) のべースに供給されてお
り、下端の電圧は抵抗Ｒ3(第１の抵抗）を介しトランジ
スタＱ 3 のべースに供給されている。トランジスタＱ3
のべース・エミッタ間には抵抗Ｒ2(第２の抵抗）が接続
されている。
タＱ2(第１のトランジスタ) のべースに供給されてお
り、下端の電圧は抵抗Ｒ3(第１の抵抗）を介しトランジ
スタＱ 3 のべースに供給されている。トランジスタＱ3
のべース・エミッタ間には抵抗Ｒ2(第２の抵抗）が接続
されている。
【００１４】ところで、トランジスタＱ2,Ｑ3 のエミッ
タ接合面積比をｎ：１としてトランジスタＱ2,Ｑ3 の電
流密度比に重み付けをする。トランジスタＱ2,Ｑ3 のべ
ース・エミッタ間電圧をＶBE2,ＶBE3 とすると、トラン
ジスタＱ2,Ｑ3 のべース入力電圧のオフセット電圧ΔＶ
BEは、 ΔＶBE＝ＶBE2 −ＶBE3 (１) となる。
タ接合面積比をｎ：１としてトランジスタＱ2,Ｑ3 の電
流密度比に重み付けをする。トランジスタＱ2,Ｑ3 のべ
ース・エミッタ間電圧をＶBE2,ＶBE3 とすると、トラン
ジスタＱ2,Ｑ3 のべース入力電圧のオフセット電圧ΔＶ
BEは、 ΔＶBE＝ＶBE2 −ＶBE3 (１) となる。
【００１５】回路各部の電圧、電流を図示のとおり定め
る。I5＞＞ｉB6, ｈFE＞＞１とすると、差動増幅器Ａ1
の平衡条件は、 I4 ＝ I5 (２) である。
る。I5＞＞ｉB6, ｈFE＞＞１とすると、差動増幅器Ａ1
の平衡条件は、 I4 ＝ I5 (２) である。
【００１６】また、I2＞＞ iB2, I2＞＞ｉB3, I6＞＞ i
B3, I3＞＞Ｉ6 とすると、抵抗Ｒ3 の両端電圧Ｖ3 は、 Ｖ3 ＝Ｒ3I6 ＝ＶBE3(Ｒ2/Ｒ3) (３) となる。
B3, I3＞＞Ｉ6 とすると、抵抗Ｒ3 の両端電圧Ｖ3 は、 Ｖ3 ＝Ｒ3I6 ＝ＶBE3(Ｒ2/Ｒ3) (３) となる。
【００１７】よって、抵抗Ｒ1 の両端電圧Ｖ1 は、 Ｖ1 ＝Ｖ3 ＋ΔＶBE (４) (３), (４) 式より、 Ｖ1 ＝ＶBE3(Ｒ2/Ｒ3)＋ΔＶBE (５) で表される。
【００１８】また、ここで、 ＶBE3 ＝Ｖgo｛１−（Ｔ／Ｔ0)｝＋ＶBE03 (Ｔ／Ｔ0) (６) ΔＶBE＝ (ｋＴ／q)ｌｎ (ｎ) (７) である。
【００１９】ただし、Ｖgoはトランジスタを構成するシ
リコンのエネルギーバンドギャップに相当する電圧
(１．１２〜１．１７〔ｅＶ〕),Ｔは動作温度〔Ｋ〕、
Ｔ0 は基準となる動作温度〔Ｋ〕、ＶBE03はＴ＝Ｔ0 の
ときのトランジスタＱ3 のべース・エミッタ間電圧
〔Ｖ〕、ｋはボルツマン定数1.380662×１０-23 〔ＪＫ
-1〕、ｑは電子の電荷量 1.6021892×１０-19 〔Ｃ〕で
ある。
リコンのエネルギーバンドギャップに相当する電圧
(１．１２〜１．１７〔ｅＶ〕),Ｔは動作温度〔Ｋ〕、
Ｔ0 は基準となる動作温度〔Ｋ〕、ＶBE03はＴ＝Ｔ0 の
ときのトランジスタＱ3 のべース・エミッタ間電圧
〔Ｖ〕、ｋはボルツマン定数1.380662×１０-23 〔ＪＫ
-1〕、ｑは電子の電荷量 1.6021892×１０-19 〔Ｃ〕で
ある。
【００２０】したがって、 (５) 式より
【００２１】
【数１】
【００２２】となる。
【００２３】(８) 式において、両辺を温度Ｔで偏微分
すると、
すると、
【００２４】
【数２】
【００２５】となる。
【００２６】ここで、 (９) 式において∂Ｖ1/∂Ｔ＝０
となるように抵抗Ｒ2,Ｒ3 の値を設定すれば、抵抗Ｒ1
の両端電圧Ｖ1 の温度係数を零とすることができる。す
なわち、
となるように抵抗Ｒ2,Ｒ3 の値を設定すれば、抵抗Ｒ1
の両端電圧Ｖ1 の温度係数を零とすることができる。す
なわち、
【００２７】
【数３】
【００２８】となるように抵抗Ｒ2,Ｒ3 の値を設定すれ
ば∂Ｖ1/∂Ｔ＝０となり、Ｖ1 の温度係数を零とするこ
とができる。
ば∂Ｖ1/∂Ｔ＝０となり、Ｖ1 の温度係数を零とするこ
とができる。
【００２９】常温（Ｔ＝Ｔ0)における抵抗Ｒ1 の両端電
圧Ｖ1 は、Ｔ＝Ｔ0 として (８) 式より求められる。す
なわち、
圧Ｖ1 は、Ｔ＝Ｔ0 として (８) 式より求められる。す
なわち、
【００３０】
【数４】
【００３１】となる。
【００３２】ここで,(12) 式において第１項
【００３３】
【数５】
【００３４】は周知のとおり負の温度係数を示し、また
ｎ＞１としておけば第２項
ｎ＞１としておけば第２項
【００３５】
【数６】
【００３６】は正の温度係数を示す。したがって、抵抗
Ｒ2,Ｒ3の値をｎの値に応じて設定することにより、抵
抗Ｒ1 の両端電圧Ｖ1 の温度係数を正でも負でも希望の
値とすることができ、勿論、上記のとおり零温度係数と
することも可能である。
Ｒ2,Ｒ3の値をｎの値に応じて設定することにより、抵
抗Ｒ1 の両端電圧Ｖ1 の温度係数を正でも負でも希望の
値とすることができ、勿論、上記のとおり零温度係数と
することも可能である。
【００３７】抵抗Ｒ2,Ｒ3 の値が(11)式を満足するとき
に零温度係数が得られる。すなわち、(11)式を(12)式に
代入して、
に零温度係数が得られる。すなわち、(11)式を(12)式に
代入して、
【００３８】
【数７】
【００３９】で表される抵抗Ｒ1 の両端電圧Ｖ1 の温度
係数は零とされる。
係数は零とされる。
【００４０】ところで、(14)式から明らかなとおり抵抗
Ｒ1 の両端電圧Ｖ1 は数１０ｍＶの低電圧から設定する
ことが可能であり、制御用トランジスタＱ6 は電流Ｉ1
を制御して抵抗Ｒ1 の両端電圧Ｖ1 が(14)式を満足する
よう動作する。
Ｒ1 の両端電圧Ｖ1 は数１０ｍＶの低電圧から設定する
ことが可能であり、制御用トランジスタＱ6 は電流Ｉ1
を制御して抵抗Ｒ1 の両端電圧Ｖ1 が(14)式を満足する
よう動作する。
【００４１】図３はｎ＝１０としたときの抵抗Ｒ1 の両
端電圧Ｖ1 の温度係数を示す図である。同図に示すとお
り、抵抗Ｒ1 の両端電圧Ｖ1 が１４０mmＶのとき温度係
数を零とすることができる。両端電圧Ｖ1 が１４０mmＶ
以下のときには温度係数は微増し、１４０mmＶ以上のと
きには微減する。
端電圧Ｖ1 の温度係数を示す図である。同図に示すとお
り、抵抗Ｒ1 の両端電圧Ｖ1 が１４０mmＶのとき温度係
数を零とすることができる。両端電圧Ｖ1 が１４０mmＶ
以下のときには温度係数は微増し、１４０mmＶ以上のと
きには微減する。
【００４２】また（9)式より、トランジスタＱ2,Ｑ3 の
エミッタ接合面積比ｎを一定値としておき、抵抗Ｒ2,Ｒ
3 の値を選んでＲ3 ／Ｒ2 の比を変えることにより、温
度係数を正の値でも負の値でも任意の値とすることもで
きる。
エミッタ接合面積比ｎを一定値としておき、抵抗Ｒ2,Ｒ
3 の値を選んでＲ3 ／Ｒ2 の比を変えることにより、温
度係数を正の値でも負の値でも任意の値とすることもで
きる。
【００４３】上記のとおり本実施例によれば、抵抗Ｒ1
の両端電圧の温度係数を低電圧において零とすることが
できるため、１．２Ｖ以下の低電圧で動作する種々の機
器において使用しても温度に対して安定な基準電圧を得
ることができる。また、抵抗値を選ぶことにより、任意
の温度特性を持たせた基準電圧を得ることも可能であ
る。
の両端電圧の温度係数を低電圧において零とすることが
できるため、１．２Ｖ以下の低電圧で動作する種々の機
器において使用しても温度に対して安定な基準電圧を得
ることができる。また、抵抗値を選ぶことにより、任意
の温度特性を持たせた基準電圧を得ることも可能であ
る。
【００４４】なお、抵抗Ｒ1 に拡散抵抗等の温度係数の
大きい（＋数１０００ppm/°Ｃ) 素子を用い、かつ電流
Ｉ1 の温度係数を小さくしたい場合には、抵抗Ｒ1 の温
度係数に合わせて抵抗Ｒ1 の両端電圧Ｖ1 の温度係数も
大きくなるよう構成すればよい。
大きい（＋数１０００ppm/°Ｃ) 素子を用い、かつ電流
Ｉ1 の温度係数を小さくしたい場合には、抵抗Ｒ1 の温
度係数に合わせて抵抗Ｒ1 の両端電圧Ｖ1 の温度係数も
大きくなるよう構成すればよい。
【００４５】図４は本発明の第２実施例の回路構成図で
ある。
ある。
【００４６】本実施例では、トランジスタＱ1 のコレク
タと端子１との間に抵抗Ｒ6 が、トランジスタＱ1 のエ
ミッタと抵抗Ｒ1 の上端との間に抵抗Ｒ4 が、抵抗Ｒ1
の下端と端子２との間に抵抗Ｒ5 が付加されて電源電圧
ＶCCを分圧している。
タと端子１との間に抵抗Ｒ6 が、トランジスタＱ1 のエ
ミッタと抵抗Ｒ1 の上端との間に抵抗Ｒ4 が、抵抗Ｒ1
の下端と端子２との間に抵抗Ｒ5 が付加されて電源電圧
ＶCCを分圧している。
【００４７】本実施例においても、上記実施例と同様に
して抵抗Ｒ1 の両端電圧を零温度係数とすることができ
るので、各抵抗Ｒ4,Ｒ5,Ｒ6 の両端より零温度係数とさ
れた電圧を得ることができる。すなわち、
して抵抗Ｒ1 の両端電圧を零温度係数とすることができ
るので、各抵抗Ｒ4,Ｒ5,Ｒ6 の両端より零温度係数とさ
れた電圧を得ることができる。すなわち、
【００４８】
【数８】
【００４９】が得られる。
【００５０】図５は本発明の第３実施例の回路構成図で
ある。本実施例は、制御用ＰＮＰ型トランジスタＱ16と
ＰＮＰ型トランジスタＱ11と電流源ＣＣ3 とにより抵抗
Ｒ1 の両端電圧を制御するように構成した例である。
ある。本実施例は、制御用ＰＮＰ型トランジスタＱ16と
ＰＮＰ型トランジスタＱ11と電流源ＣＣ3 とにより抵抗
Ｒ1 の両端電圧を制御するように構成した例である。
【００５１】図６は本発明の第４実施例の回路図であ
る。同図は、図５において、トランジスタＱ11，Ｑ16を
ＮＰＮ型とした例について、電流源ＣＣ3 と差動増幅回
路Ａ2 を具体的に示した回路図である。このように、ト
ランジスタの極性は上記実施例にかぎるものでなく、Ｐ
ＮＰ型で構成したトランジスタをＮＰＮ型で構成し、ま
た、ＮＰＮ型で構成したトランジスタをＰＮＰ型として
構成してもよい。
る。同図は、図５において、トランジスタＱ11，Ｑ16を
ＮＰＮ型とした例について、電流源ＣＣ3 と差動増幅回
路Ａ2 を具体的に示した回路図である。このように、ト
ランジスタの極性は上記実施例にかぎるものでなく、Ｐ
ＮＰ型で構成したトランジスタをＮＰＮ型で構成し、ま
た、ＮＰＮ型で構成したトランジスタをＰＮＰ型として
構成してもよい。
【００５２】なお、上記第３および第４実施例において
は、前記第２実施例中のトランジスタＱ1 のエミッタと
抵抗Ｒ1 間の抵抗Ｒ4は省略したが、このように抵抗Ｒ
4,…Ｒ6 は設計上必要に応じて省略してもよい。
は、前記第２実施例中のトランジスタＱ1 のエミッタと
抵抗Ｒ1 間の抵抗Ｒ4は省略したが、このように抵抗Ｒ
4,…Ｒ6 は設計上必要に応じて省略してもよい。
【００５３】
【発明の効果】上述の如く本発明によれば、第１及び第
２の分圧電圧はじめ、分圧手段より出力される分圧電圧
の温度係数が零となるよう第１及び第２の抵抗の抵抗値
が設定されるため、分圧手段よりの分圧電圧を低電圧と
すれば、温度に対して安定な低電圧の基準電圧が得られ
る特長がある。
２の分圧電圧はじめ、分圧手段より出力される分圧電圧
の温度係数が零となるよう第１及び第２の抵抗の抵抗値
が設定されるため、分圧手段よりの分圧電圧を低電圧と
すれば、温度に対して安定な低電圧の基準電圧が得られ
る特長がある。
【図１】本発明の本発明の第１実施例の具体的な回路図
である。
である。
【図２】本発明の本発明の第１実施例の回路構成図であ
る。
る。
【図３】本発明の本発明の第１実施例の温度係数の一例
を示す図である。
を示す図である。
【図４】本発明の第２実施例の回路構成図である。
【図５】本発明の第３実施例の回路構成図である。
【図６】本発明の第４実施例の回路図である。
【図７】従来の定電圧回路の一例の回路図である。
【図８】従来の定電圧回路の他の例の回路図である。
１，２ 端子 Ｑ2 第１のトランジスタ Ｑ3 第２のトランジスタ Ｒ2 第２の抵抗 Ｒ3 第１の抵抗 ｎ 電流密度比 ＣＣ1,ＣＣ2,ＣＣ3,ＣＣ4 電流源
Claims (1)
- 【請求項１】 入力直流電圧を分圧して少なくとも第１
及び第２の分圧電圧を生成する分圧手段と、 べースに該第１の分圧電圧が付与される第１のトランジ
スタと、 該第１のトランジスタと電流密度が異なり該第１のトラ
ンジスタとエミッタを共通接続された第２のトランジス
タと、 該第１および第２のトランジスタの共通エミッタに電流
を供給する電流源と、 一端に該第２の分圧電圧が付与され他端を該第２のトラ
ンジスタのべースに接続された第１の抵抗と、 該第２のトランジスタのべース・エミッタ間に接続され
た第２の抵抗とを具備し、 該第１のトランジスタと該第２のトランジスタとの電流
密度比に応じて、該第１の分圧電圧の温度係数が零とな
るよう該第１及び第２の抵抗夫々の抵抗値を設定したこ
とを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277722A JP3070185B2 (ja) | 1991-10-24 | 1991-10-24 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277722A JP3070185B2 (ja) | 1991-10-24 | 1991-10-24 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119861A JPH05119861A (ja) | 1993-05-18 |
| JP3070185B2 true JP3070185B2 (ja) | 2000-07-24 |
Family
ID=17587412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3277722A Expired - Fee Related JP3070185B2 (ja) | 1991-10-24 | 1991-10-24 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070185B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674947B2 (ja) * | 2000-09-29 | 2011-04-20 | オリンパス株式会社 | 定電圧出力回路 |
| JP2007304860A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 電流補償回路 |
-
1991
- 1991-10-24 JP JP3277722A patent/JP3070185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05119861A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
| US5619163A (en) | Bandgap voltage reference and method for providing same | |
| US5229711A (en) | Reference voltage generating circuit | |
| EP0656575B1 (en) | Band-gap reference current source with compensation for saturating current spread of bipolar transistor | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH0123802B2 (ja) | ||
| JP3070185B2 (ja) | 定電圧回路 | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JPH0334026B2 (ja) | ||
| JP3173015B2 (ja) | Ｉｃ内の電子回路 | |
| JP3106607B2 (ja) | 定電圧回路 | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2745610B2 (ja) | 低電圧基準電源回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH0685563A (ja) | 定電流回路 | |
| JP3310033B2 (ja) | 定電圧回路 | |
| JPH0113452Y2 (ja) | ||
| JP4163861B2 (ja) | 半導体装置 | |
| JPS62182819A (ja) | 電源回路 | |
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH04245313A (ja) | 定電圧回路 | |
| JP3036084B2 (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |