JPH05204356A - 画像描画装置 - Google Patents

Abstract

(57)【要約】 【目的】 文字やイメージデータ等の画像データを描画
する際のＣＰＵにかかる負担を軽減し、直線ベクトルの
展開速度の高速化を図る。 【構成】 外部から画像データが入力された時に、その
画像データによって描画すべきイメージデータがキャッ
シュメモリＥにあるかないかを判断して、あればそのイ
メージデータを画像メモリＢに書き込み、なければ入力
された画像データを直線ベクトル展開手段Ａが直線ベク
トルに展開して、直線の始点及び終点のアドレスと濃度
値のデータを発生し、そのデータに基づいて画像描画制
御手段Ｃが画像メモリＢにベクトル描画データを書き込
むと共に、直線ベクトルに展開されたデータをイメージ
展開手段Ｄがイメージ展開してキャッシュメモリＥに格
納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は直線ベクトルのデータ
及びイメージデータを描画できる画像描画装置に関し、
特に矩形領域を描画する作業を実行する画像描画装置に
関する。

【０００２】

【従来の技術】直線ベクトルによる画像描画装置とし
て、例えば特開平２−１８１８８６号公報に見られるよ
うなものがあり、このような画像描画装置を有する情報
処理システムの動作を図７を参照して説明する。この情
報処理システムは、ホストコンピュータ１においてポス
トスクリプトに代表されるページ記述言語により作成し
た画像データを画像メモリ２に描画するものである。

【０００３】そのベクトルデータは全てベクトルで表さ
れており、記述されたベクトルをＣＰＵ３が全て主走査
方向の直線ベクトルに展開し直し、その直線ベクトルの
始点，終点の座標及び濃度の値を先入れ先出しメモリ
（以下「ＦＩＦＯ」という）４に一時格納する。ＦＩＦ
Ｏ４に格納された各データは主走査方向開始アドレスレ
ジスタ（以下「ＸＳレジスタ」という）５，主走査方向
終了アドレスレジスタ（以下「ＸＥレジスタ」という）
６，副走査方向アドレスレジスタ（以下「ＹＳレジス
タ」という）７，濃度レジスタ（以下「ＲＧＢレジス
タ」という）８にそれぞれラッチされる。

【０００４】ＣＰＵ３から描画命令が出されると、メモ
リコントローラ９はライト信号を発生して、画像メモリ
２上のＸＳレジスタ５とＹＳレジスタ７とによって指定
されるアドレスにＲＧＢレジスタ８によって指定される
濃度で書き込みを行なう。また、その書き込み動作開始
と共に主走査方向アドレスカウンタ（以下「Ｘカウン
タ」という）１０がカウント動作に入り、アドレス（Ｘ
Ｓレジスタ５からのロード値）をインクリメントしてい
く。

【０００５】その後、アドレスがＸＥレジスタ６の値と
同じになると、主走査方向比較器であるＸコンパレータ
１１が描画終了ドットまで来たことをメモリコントロー
ラ９に伝える。これにより、直線ベクトルの描画が行な
える。そして、以上の動作を繰り返すことにより、ホス
トコンピュータ１で作成した１ページ分の画像データを
画像メモリ２に描画することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の画像描画装置においては、テキストデータ
など何度も描画する画像データをその度に主走査方向の
直線ベクトルに展開しなければならなかった。また、イ
メージデータを描画する際は数多くの直線ベクトルに分
けて描画しなければならず、ＣＰＵにかかる負担が大き
くなるばかりか、直線ベクトルの展開に要する時間が長
くなるという問題があった。

【０００７】この発明は上記の点に鑑みてなされたもの
であり、文字やイメージデータ等の画像データを描画す
る際のＣＰＵにかかる負担を軽減し、直線ベクトルの展
開速度の高速化を図ることを目的とする。

【０００８】

【課題を解決するための手段】この発明は上記の目的を
達成するため、図１に機能ブロック図で示すように、外
部から入力される画像データを直線ベクトルに展開し
て、直線の始点及び終点のアドレスと濃度値のデータを
発生する直線ベクトル展開手段Ａと、該手段Ａによって
発生された各データに基づいて画像メモリＢにベクトル
描画データを書き込む画像描画制御手段Ｃとを備えた画
像描画装置において、直線ベクトル展開手段Ａによって
展開されたデータを所定の矩形領域ごとにイメージ展開
するイメージ展開手段Ｄと、該手段Ｄによって展開され
たイメージデータを格納するキャッシュメモリＥと、外
部から画像データが入力された時、上記矩形領域ごとに
該画像データによって描画すべきイメージデータがキャ
ッシュメモリＥに格納されているか否かを判別し、格納
されていればそのイメージデータを読み出して直線ベク
トル展開手段Ａによるデータに代えて送出するメモリ・
イメージデータ送出手段Ｆとを設け、該手段Ｆによって
送出されたイメージデータを画像描画制御手段Ｃにより
画像メモリＢに書き込むようにしたものである。

【０００９】なお、上記矩形領域の主走査方向の長さを
直線ベクトル展開手段Ａのデータバスの大きさの整数倍
にするとよい。また、外部から画像データが入力された
時、その画像データがイメージデータか否かを判別し、
イメージデータであればそのまま画像描画制御手段Ｃへ
送出する入力イメージデータ送出手段Ｇを設けるとよ
い。

【００１０】

【作用】この発明の画像描画装置によれば、外部から画
像データが入力された時、メモリ・イメージデータ送出
手段Ｆが上記矩形領域ごとにその画像データによって描
画すべきイメージデータがキャッシュメモリＥに格納さ
れているか否かを判別し、格納されていればそのイメー
ジデータを読み出して送出し、その送出されたイメージ
データを画像描画制御手段Ｇが画像メモリＢに書き込
む。つまり、一度展開した文字などの画像データをキャ
ッシュメモリＥにイメージデータとして蓄えることによ
り、直線ベクトル展開手段Ａ（ＣＰＵ）が同じ画像デー
タを何回も直線ベクトルに展開する作業を行なう必要が
なくなり、ＣＰＵの負担が軽減されると共に大幅な高速
化を図れる。

【００１１】なお、上記矩形領域（キャッシュメモリＥ
に蓄えるデータ）の主走査方向の長さを直線ベクトル展
開手段Ａのデータバスの大きさの整数倍にすることによ
り、副走査方向のアドレスのカウントアップによるアド
レスの再ロードの時間が短縮されるため、画像メモリＢ
としてダイナミックＲＡＭを使用した場合の高速ページ
モードを止めることなく高速に描画することができる。
また、外部から画像データが入力された時、入力イメー
ジデータ送出手段Ｇによってその画像データがイメージ
データか否かを判別し、イメージデータであればそのま
ま画像描画制御手段Ｃへ送出して描画させることによ
り、イメージデータの描画を高速化させることができ
る。

【００１２】

【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２はこの発明を実施した情報処理シ
ステムを示すブロック構成図、図３はそのプリンタコン
トローラ（画像描画装置）の構成例を示すブロック構成
図であり、それぞれ図７と対応する部分には同一符号を
付している。

【００１３】この情報処理システムは、ホストコンピュ
ータ１と、画像描画装置であるプリンタコントローラ３
０及びプリンタエンジン３１からなるプリンタ装置とに
よって構成されている。プリンタコントローラ３０は、
ＣＰＵ３，ＲＯＭ３２，ＲＡＭ３３からなるマイクロコ
ンピュータと、画像メモリ（フレームメモリ）２，キャ
ッシュメモリ１２，画像描画制御装置３４と、受信装置
３５，送信装置３６とによって構成されている。

【００１４】ＣＰＵ３は、ＲＯＭ３２内のプログラム及
びホストコンピュータ１からのコマンドによってプリン
タコントローラ３０全体を制御する中央処理装置であ
る。ＲＯＭ３２は、ＣＰＵ３が動作するための制御プロ
グラム及びフォント等の固定データを格納しているリー
ドオンリ・メモリである。ＲＡＭ３３は、ＣＰＵ３用の
ワークメモリ，入力データを格納するためのインプット
バッファ，ページデータを格納するためのページバッフ
ァ，ダウンロードフォントを格納するためのフォントフ
ァイル等に使用するランダムアクセス・メモリ、画像メ
モリ２は、画像イメージデータ（ビットマップデータ）
を書き込むためのランダムアクセス・メモリ、キャッシ
ュメモリ１２は、後述する所定の矩形領域ごとのイメー
ジデータを一時的に格納するランダムアクセス・メモリ
である。

【００１５】画像描画制御装置３４は画像メモリ２への
描画を制御するものであり、詳細には追って説明する。
受信装置３５は、ホストコンピュータ１から送信される
データの受信を司り、送信装置３６は、実際に印字を行
なうプリンタエンジン３１への画像イメージデータの送
信を司る。

【００１６】図４は図３の画像描画制御装置３４の詳細
を示すブロック構成図であり、図７にも示したようにＣ
ＰＵ３からの各データを一時格納するＦＩＦＯ４と、主
走査方向の描画開始アドレスを格納しておくＸＳレジス
タ５と、主走査方向の描画終了アドレスを格納しておく
ＸＥレジスタ６と、副走査方向の座標を示すＹＳレジス
タ７と、色彩の濃度値を示すＲＧＢデータを格納してお
くＲＧＢレジスタ８と、画像メモリ２の主走査方向の描
画アドレスを指定するＸアドレスカウンタ１０と、画像
メモリ２の主走査方向の描画終了を知らせるＸコンパレ
ータ１１とを備えている。

【００１７】また、ＦＩＦＯ４からデータを取り込んで
その種類を判別する取り込み制御装置（以下「オペレー
ションコントローラ」という）１３と、ＦＩＦＯ４から
取り込んだ並列データを直列データに変換するパラレル
／シリアル変換器１４と、副走査方向の描画終了アドレ
スを格納しておく副走査方向終了アドレスレジスタ（以
下「ＹＥカウンタ」という）１５と、副走査方向の描画
したライン数をカウントする副走査方向アドレスカウン
タ（以下「Ｙアドレスカウンタ」という）１６と、描画
するラインの終了を知らせる副走査方向比較器（以下
「Ｙコンパレータ」という）１７と、リードモディファ
イライト可能な画像メモリ２と、画像メモリ２のリード
モディファイライト機能を制御するＯＲゲート１８，ラ
ッチ回路１９，２０，インバータ２１からなるメモリデ
ータ制御装置とを備えている。

【００１８】このように構成したプリンタコントローラ
３０において、ホストコンピュータ１から得られたデー
タは、キャッシュメモリ１２への登録前の１回目の描画
を行なう際に前述と同様にＣＰＵ３により直線ベクトル
に変換される。例えば、図５の(ａ)(ｂ)に示す文字を描
画する場合を考えると、まずこの文字を描画する用紙上
の座標をオフセットアドレス（Ｘａ、Ｙａ）としてお
く。

【００１９】次いで、描画する文字の色に対応する濃度
値（ＲＧＢデータ）をＦＩＦＯ４に格納し、続いて描画
する文字の副走査方向の開始座標をＹＳ＝ＹａとしてＦ
ＩＦＯ４に格納し、さらにその後１行目の描画するドッ
ト列の始点のＸ座標をオフセットアドレスに加え、ＸＳ
＝Ｘａ＋Ｘ１としてＦＩＦＯ４に格納する。次に、同じ
ラインの描画するドット列の終点のＸ座標をオフセット
アドレスのＸ座標に加えて、ＸＥ＝Ｘａ＋Ｘ２としてＦ
ＩＦＯ４に格納し、さらにラインの更新をして次の描画
がＹＳ＝Ｙａ＋１行目であることを示すデータをＦＩＦ
Ｏ４に格納する。以降同様にして全てのラインでＸＳ，
ＸＥ，ＹＳを算出し、それらをＦＩＦＯ４に格納する。

【００２０】次に、直線ベクトルに展開した画像データ
をキャッシュメモリ１２に蓄える際の動作を説明する。
上述のようにして算出した座標データの他に、ＣＰＵ３
は同時に描画すべき文字等のデータ（直線ベクトルに展
開した画像データ）を所定の矩形領域ごとにイメージ展
開してキャッシュメモリ１２に蓄える。そこに蓄えられ
たイメージデータを再び描画する際にどのイメージデー
タがキャッシュメモリ１２上のどのアドレスに書かれて
いるかは、別にルック・アップ・テーブルを持ってお
り、そのルック・アップ・テーブルを参照することによ
って判断でき、そのアドレスからイメージデータを読み
込んでＦＩＦＯ４に格納する。

【００２１】次に、通常（キャッシュメモリ１２からの
イメージデータではない場合）の描画動作を説明する。
ＦＩＦＯ４に必要なデータが蓄えられると、オペレーシ
ョンコントローラ１３がその各データを順次取り出し、
それらを図６に示すようなデータ毎に付与されているＴ
ＡＧビットのフラグの状態を参照しながらＸＳレジスタ
５，ＸＥレジスタ６，ＹＳレジスタ７，ＲＧＢレジスタ
８の各レジスタにそれぞれラッチさせる。例えば、取り
出したデータに付与されたＴＡＧビットのＸＳフラグが
“１”であれば、そのデータをＸＳレジスタ５にラッチ
させる。

【００２２】また、ＦＩＦＯ４から取り出したデータが
描画命令の場合には、画像メモリ２のＸＳレジスタとＹ
Ｓレジスタ７とによって指定されたアドレスにＲＧＢレ
ジスタ８によって指定された濃度で書き込みを行なう。
また、その書き込み動作開始と共にＸアドレスカウンタ
１０にＸＳレジスタ５の値をロードして、アドレスのイ
ンクリメント（＋１）を開始させる。このインクリメン
トは、図示しない回路からの基準クロックに同期して行
なわれる。さらに、Ｙアドレスカウンタ１６にＹＳレジ
スタ７の値をロードする。

【００２３】このとき、Ｘコンパレータ１１がＸアドレ
スカウンタ１０の値とＸＥレジスタ６の値とを比較し、
その各値が一致した時に画像メモリ２の１ラインの描画
終了を知らせる信号を出力するため、その時点で１ライ
ン目の描画を終了する。以後、２ライン目以降の各ライ
ンに対しても上述と同様な動作を繰り返し、直線ベクト
ル描画すなわち画像メモリ２にベクトル描画データを書
き込む。を行なう。

【００２４】次に、キャッシュメモリ１２に展開された
イメージデータを描画する際の動作を説明する。ＣＰＵ
３は、描画すべきイメージデータがキャッシュメモリ１
２内に格納されているか否かをチェックし、格納されて
いる場合にはそのイメージデータを描画する矩形領域の
描画開始座標（ＸＳ，ＹＳ），描画終了座標（ＸＥ，Ｙ
Ｅ）と、矩形領域の描画命令と、キャッシュメモリ１２
内の描画すべきイメージデータとを順次ＦＩＦＯ４に書
き込む。

【００２５】ＦＩＦＯ４に必要なデータが揃うと、オペ
レーションコントローラ１３はそれらのデータを取り出
し、その各データに応じた動作を行なう。すなわち、最
初のデータはイメージデータを描画する矩形領域の描画
開始座標（ＸＳ，ＹＳ），描画終了座標（ＸＥ，ＹＥ）
なので、それらをＸＳレジスタ５，ＹＳレジスタ７，Ｘ
Ｅレジスタ６，ＹＥレジスタ１５にそれぞれラッチさせ
る。次のデータは矩形領域の描画命令なので矩形領域の
描画動作を開始し、さらにその描画命令に続くデータは
イメージデータなのでそのイメージデータをパラレル／
シリアル変換器１４にロードする。

【００２６】このとき、パラレル／シリアル変換器１４
に最初に入力されるデータは描画開始座標（ＸＳ，Ｙ
Ｓ）に描画すべきデータなので、パラレル／シリアル変
換器１４はそのデータをシリアルデータに変換して１ド
ットずつ出力する。そして、パラレル／シリアル変換器
１４の出力が描画ドット“１”の場合には、ＯＲゲート
１８には“１”をインバータ２１により反転した“０”
が入力されるため、ＯＲゲート１８がＲＧＢレジスタ８
の出力データと画像メモリ２上の書き込もうとするアド
レスに以前書かれていたデータとを論理和し、それによ
って得られたデータをラッチ回路１９を介して画像メモ
リ２上の同じアドレスに書き直す。

【００２７】また、パラレル／シリアル変換器１４の出
力が描画ドットでない“０”の場合には、ＯＲゲート１
８には“０”をインバータ２１により反転した“１”が
入力されるため、ＯＲゲート１８は動作せず、画像メモ
リ２上の書き込もうとするアドレスに以前書かれていた
データをラッチ回路２０を介してそのまま画像メモリ２
上の同じアドレスに書き込む。

【００２８】さらに、パラレル／シリアル変換器１４か
らの画像データの出力と同時に、オペレーションコント
ローラ１３はＸアドレスカウンタ１０にＸＳカウンタ５
の値をロードしてアドレスのインクリメント（＋１）を
開始させる。このとき、Ｘコンパレータ１１はＸアドレ
スカウンタ１０の値とＸＥレジスタ６の値とを比較し、
その各値が一致した時に画像メモリ２の１ラインの描画
終了を知らせる信号をＹアドレスカウンタ１６へ出力す
る。Ｙアドレスカウンタ１６は、Ｘコンパレータ１１か
ら１ラインの描画終了を知らせる信号を受け取った時に
インクリメント（＋１）して次のラインに更新すると共
に、Ｘアドレスカウンタ１０にＸＳカウンタ５の値を再
ロードしてアドレスのインクリメント（＋１）を開始さ
せ、以後画像メモリ２の指定された矩形領域の２ライン
目以降の各ラインに対しても上述と同様な動作を繰り返
す。

【００２９】そして、その矩形領域の最終ラインへの描
画が終了し、Ｘコンパレータ１１から１ラインの描画終
了を知らせる信号が出力されると、Ｙアドレスカウンタ
１６の値とＹＥレジスタ１５の値とが一致するため、Ｙ
コンパレータ１１は最後のラインへの描画が終了したこ
とを知らせる信号をオペレーションコントローラ１３へ
出力し、画像メモリ２の指定された矩形領域へのイメー
ジデータの描画を終了する。

【００３０】このように、この実施例によれば、画像メ
モリ２上の描画すべき矩形領域の主走査方向及び副走査
方向の各始点，終点の座標を指定することにより、その
矩形領域を全て主走査方向の直線ベクトルとして得ら
れ、高速な描画を行なうことができる。また、一度展開
した画像データをキャッシュメモリ１２にイメージデー
タとして蓄えることにより、ＣＰＵ３が同じデータを何
回も直線ベクトルに展開する処理を行なう必要がなくな
るため、ＣＰＵ３の負担が軽減され、しかも大幅な高速
化を図ることができる。さらに、画像メモリ２に以前書
かれていた背景のデータを損なうことなく、キャッシュ
メモリ１２内のイメージデータを２次元の矩形領域にま
とめて描画することができる。

【００３１】なお、例えば画像メモリ２としてダイナミ
ックＲＡＭを使用した場合には、各画像の主走査方向の
連続した座標をダイナミックＲＡＭの連続したアドレス
に割り振れば、高速ページモードを利用することができ
る。しかし、画像メモリ２の矩形領域の主走査方向の長
さがＣＰＵ３のデータバスの大きさの整数倍でないと、
複数のラインにまたがる画像データがＦＩＦＯ３に入力
され、その各データを描画する際のラインの更新時には
アドレスの値が飛んでしまうため、高速ページモードを
一旦終了してアドレスの値を再ロードし直さなければな
らず、全体として時間がかかってしまう。

【００３２】そこで、画像メモリ２の矩形領域の主走査
方向の長さをＣＰＵ３のデータバスの大きさの整数倍に
する。それによって、ＦＩＦＯ４に入力される画像デー
タは主走査方向に関して全て同じラインになるため、よ
り一層の高速化を図れる。

【００３３】また、外部から画像データが入力された
時、ＣＰＵ３がその画像データがホストコンピュータ１
あるいは図示しないスキャナ等の画像読取装置から送信
されたイメージデータか否かを判断し、イメージデータ
であれば画像メモリ２上の描画すべき矩形領域の主走査
方向及び副走査方向の各始点，終点の座標と、矩形領域
の描画命令と、外部からのイメージデータとを順次ＦＩ
ＦＯ４に書き込み、その後オペレーションコントローラ
１３がそれらのデータを順次取り出すことによって前述
と同様な描画動作を行なえ、そのようなイメージデータ
を任意の矩形領域に書き込むことができる。

【００３４】

【発明の効果】以上説明してきたように、この発明によ
れば、文字やイメージデータ等の画像データを描画する
際のＣＰＵにかかる負担が軽減され、直線ベクトルの展
開速度が向上する。

【図面の簡単な説明】

【図１】この発明の基本構成を示す機能ブロック図であ
る。

【図２】この発明を実施した情報処理システムを示すブ
ロック構成図である。

【図３】図２のプリンタコントローラの一例を示すブロ
ック構成図である。

【図４】図３の画像描画制御装置の詳細を示すブロック
構成図である。

【図５】図４の画像メモリ２に対する描画動作を説明す
るための説明図である。

【図６】図４のＦＩＦＯ４からオペレーションコントロ
ーラ１３に取り込まれる各データの構成例を示す説明図
である。

【図７】従来の画像描画装置を有する情報処理システム
を示すブロック構成図である。

【符号の説明】

１ ホストコンピュータ ２ 画像メモリ ３ ＣＰＵ ４ 先入れ先出しメ
モリ（ＦＩＦＯ） ５ 主走査方向開始アドレスレジスタ（ＸＳレジスタ） ６ 主走査方向終了アドレスレジスタ（ＸＥレジスタ） ７ 副走査方向開始アドレスレジスタ（ＹＳレジスタ） ８ 濃度レジスタ（ＲＧＢレジスタ） １０ 主走査方向アドレスカウンタ（Ｘアドレスカウン
タ） １１ 主走査方向比較器（Ｘコンパレータ） １２
キャッシュメモリ １３ 取り込み制御装置（オペレーションコントロー
ラ） １４ パラレル／シリアル変換器 １５ 副走査方向終了アドレスレジスタ（ＹＥレジス
タ） １６ 副走査方向アドレスカウンタ（Ｙアドレスカウン
タ） １７ 副走査方向比較器（Ｙコンパレータ） １８
ＯＲゲート １９，２０ ラッチ回路 ３０ プリンタコン
トローラ ３１ プリンタエンジン ３２ ＲＯＭ ３３ ＲＡＭ ３４ 画像描画制御
装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部から入力される画像データを直線ベ
   クトルに展開して、直線の始点及び終点のアドレスと濃
   度値のデータを発生する直線ベクトル展開手段と、該手
   段によって発生された前記各データに基づいて画像メモ
   リにベクトル描画データを書き込む画像描画制御手段と
   を備えた画像描画装置において、 前記直線ベクトル展開手段によって展開されたデータを
   所定の矩形領域ごとにイメージ展開するイメージ展開手
   段と、該手段によって展開されたイメージデータを格納
   するキャッシュメモリと、外部から画像データが入力さ
   れた時、前記矩形領域ごとに該画像データによって描画
   すべきイメージデータが前記キャッシュメモリに格納さ
   れているか否かを判別し、格納されていればそのイメー
   ジデータを読み出して前記直線ベクトル展開手段による
   データに代えて送出する手段とを設け、該手段によって
   送出されたイメージデータを前記画像描画制御手段によ
   り前記画像メモリに書き込むようにしたことを特徴とす
   る画像描画装置。
2. 【請求項２】 請求項１記載の画像描画装置において、
   前記矩形領域の主走査方向の長さを前記直線ベクトル展
   開手段のデータバスの大きさの整数倍にしたことを特徴
   とする画像描画装置。
3. 【請求項３】 請求項１又は２記載の画像描画装置にお
   いて、外部から画像データが入力された時、その画像デ
   ータがイメージデータか否かを判別し、イメージデータ
   であればそのまま前記画像描画制御手段へ送出する手段
   を設けたことを特徴とする画像描画装置。