JPH0520255A - データ転送方式 - Google Patents

データ転送方式

Info

Publication number
JPH0520255A
JPH0520255A JP17487891A JP17487891A JPH0520255A JP H0520255 A JPH0520255 A JP H0520255A JP 17487891 A JP17487891 A JP 17487891A JP 17487891 A JP17487891 A JP 17487891A JP H0520255 A JPH0520255 A JP H0520255A
Authority
JP
Japan
Prior art keywords
data
status
cpu
transfer
dma transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17487891A
Other languages
English (en)
Inventor
Noriko Tomizawa
憲子 富沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17487891A priority Critical patent/JPH0520255A/ja
Publication of JPH0520255A publication Critical patent/JPH0520255A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 2つ以上のCPU間のデータ転送方式に関
し、CPU制御のソフトウェアによらずに, 制御データ
としてのプログラムモードデータAのステータスBを監視
して実データのDMA転送をするデータ転送方式を目的
とする。 【構成】 送信側100 から送出されたプログラムモード
データA の受信側200 でのステータスB の送信側への返
送信号を監視する監視回路(1) を設け、該監視回路(1)
が前記ステータスB を検出して前記実データのDMA転
送モード30を起動するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のCPU間でパラ
レルにデータを転送するデータ転送方式に関する。2つ
以上のCPU間でデータ転送を行う場合は、データの送
信側から受信側に対し、CPUの制御で先ず如何なる種
類のデータを送信したいかの情報を表す制御データとし
てのプログラムモードデータを通知し、その後に,実デ
ータをCPU制御無しに送受メモリ間で直接送受する所
謂DMAで転送するデータ転送方式がある。
【0002】
【従来の技術】従来のCPU間のデータ転送方式は、図
2の従来例のブロック図に示す如く、データを送信する
送信側100で、CPUの制御の送信プログラム3で先ず受
信側200に対して送った制御のためのプログラムモード
データA を受信側200が受信プログラム7 で受け取った
事を確認してから、実データD をCPUの制御無しに送
受のデータメモリ10,20の間で直接送受信するDMA転
送の設定をし指示する指示部30A の動作に移行してい
た。即ち、送信側100が其のプログラムモードデータA
を受信側200が受け取った事を、CPUに制御される制
御メモリの中に収められた所謂マイクロプログラムであ
るファームウェアのプログラムで周期的に確認した後
に、指示部30A により実データD の転送のためのDMA
設定動作を行っていた。そして、送信側100で受信側200
がプログラムモードデータA を受け取ったことを確認す
るには、プログラムモードデータA の状態ステータスB
をチェックする必要があり、現在は、それを上記ファー
ムウェアの監視プログラム4により監視している。この
状態ステータスB の監視方法としては、状態ステータス
B が変わるまで連続的に監視するルックインの方法や,
タイミングをとり周期的に監視する周期的監視の方法が
ある。
【0003】
【発明が解決しようとする課題】上記の従来のルックイ
ンの方法は、CPU制御により状態ステータスB が変る
まで監視プログラム4 により連続的に監視しているの
で、その間、CPUが他プログラムを動作させることが
出来ないという問題があり、周期的監視の方法は、その
CPU制御の為のファームウェアの構造が複雑になるば
かりか、ステータスB の変化のタイミングと状態監視の
タイミングとが必ずしも一致しないため、ファームウェ
アの性能も低下するという問題があった。本発明の目的
は、この様なCPU制御のソフトウェアによりプログラ
ムモードデータA の状態ステータスBを監視せずに,実
データD のDMA転送を行うデータ転送方式を実現する
ことにある。
【0004】
【課題を解決するための手段】この目的を達成するため
の本発明の基本構成を図1の原理図に示す。図におい
て、A はCPU制御のプログラムモードデータであり,
送信側100のデータメモリ10から受信側200のデータメモ
リ20へ直接転送(DMA転送)される実データDの種別
を表し、送信側100 の送信プログラム3 により受信側20
0 へ送信される制御データである。B は前記プログラム
モードデータA の受信側200 での状態を表すステータス
であり, 受信側200 から送信側100 へ返送される。1 が
本発明で新たに設けた監視回路(E) であり,CPU制御
を受けずに前記ステータスB を監視して,該ステータス
B を検出した時に検出信号d を出力する。30は前記監視
回路(E)1の検出信号d により起動されてDMAによる実
データD の転送の開始/停止を指示する指示部である。
【0005】
【作用】本発明では、図1の原理図に示す如く、送信側
100 には従来のCPUに制御される監視プログラム4 が
無くて、本発明で新設したCPUに制御されないハード
ウェアの監視回路(E) 1 により、受信側200 から送信側
100 へ返送されるプログラムモードデータA の受信側20
0 での状態を表すステータスB を監視する。そして監視
回路(E) 1 が、其のステータスB を検出した時の検出信
号dにより, DMA転送の指示部30が起動され、DMA
による実データD の転送が開始される。本発明では、従
来のCPU制御の監視プログラム4 が無くなったことに
より,CPUの制御の負荷が軽減され,データの転送性
能が向上する。
【0006】
【実施例】図1は本発明の実施例のデータ転送方式の構
成図でもある。本発明で新設の監視回路1は、送信側10
0 のCPUの制御も受信側200のCPUの制御も受けな
いハードウェアの監視回路E であって、送信側100 から
CPU制御で送信され受信側200 から返送されたプログ
ラムモードデータA の受信側200 での状態を表すステー
タスB を常時監視している。そして此の監視回路E が、
其のステータスB を検出した時に検出信号d としてレベ
ルHを出力し、其の検出信号d のレベルH が、DMA転
送の指示部30を起動して、DMAによる実データD の転
送が開始される。監視回路E が、其のステータスB を検
出しない時は検出信号d としてレベルLを出力し、其の
検出信号d のレベルL が、DMA転送の指示部30を起動
して、DMAによる実データD の転送が停止される。本
発明では、送信側100で、制御データのプログラムモー
ドデータA と実データD のDMA転送の転送モードを同
時に設定できるし、又、従来のCPU制御の監視プログ
ラム4 が無くなったことで,送信側100 のCPUの制御
の負荷が軽減されて,その分だけ多くの実データの転送
が出来るようになり, データの転送性能が向上する。ま
た、本発明の1の監視回路E は、受信側200 の動作には
全く影響を与えずに実現できて,送信側のプログラムを
簡単なプログラム構成とすることが出来る。
【0007】
【発明の効果】以上説明した如く、本発明によれば、送
信側で制御データのプログラムモードデータと実データ
のDMA転送のモードとを同時に設定できるので、CP
U制御のソフトウェアによる周期的なステータスの確認
が不要となる。又その為、受信側を含めた複雑なソフト
ウェア手順が簡素化される。その上、周期的なステータ
スの確認が不要となることで、CPUが他プログラムを
処理できない問題や、ステータス変化のタイミングと状
態監視のタイミングとが必ずしも一致しないための問題
が無くなるので、送信側から受信側への通信手順の性能
を向上させる効果が得られる。
【図面の簡単な説明】
【図1】 本発明のデータ転送方式の基本構成を示す原
理図、
【図2】 従来のデータ転送方式の構成を示すブロック
図、
【符号の説明】
1は監視回路E 、10,20 はデータメモリ、30はDMA転
送の指示部、100 は送信側、200 は受信側である。

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 複数のCPU間の送信側(100) から受信
    側(200) へのデータの転送を、制御のためのプログラム
    モードデータ(A) の状態ステータス(B)により実データ
    (D) のDMA転送(30)を行うデータ転送方式において、
    該送信側(100) から送出されたプログラムモードデータ
    (A) の受信側(200) での状態ステータス(B) の送信側へ
    の返送をCPUの制御によらずに監視する監視回路(1)
    を設け、該監視回路(1) が前記ステータス(B) を検出し
    た時に前記実データのDMA転送(30)を起動することを
    特徴としたデータ転送方式。
JP17487891A 1991-07-16 1991-07-16 データ転送方式 Withdrawn JPH0520255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17487891A JPH0520255A (ja) 1991-07-16 1991-07-16 データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17487891A JPH0520255A (ja) 1991-07-16 1991-07-16 データ転送方式

Publications (1)

Publication Number Publication Date
JPH0520255A true JPH0520255A (ja) 1993-01-29

Family

ID=15986242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17487891A Withdrawn JPH0520255A (ja) 1991-07-16 1991-07-16 データ転送方式

Country Status (1)

Country Link
JP (1) JPH0520255A (ja)

Similar Documents

Publication Publication Date Title
US4542479A (en) Distributed control system
JP2002351813A5 (ja)
JPH0520255A (ja) データ転送方式
JPH11150580A (ja) 通信装置及び通信方法
JPS61117949A (ja) 調歩同期式回線制御装置
JPH01121921A (ja) プリンタの電源断検出方法
JPH08249089A (ja) リセット制御回路を備える装置
JP2591862B2 (ja) 電源制御信号変換装置
JPH0728295B2 (ja) コマンド・レスポンス方式データバス端末装置
JPH04329378A (ja) 電源制御装置用自動試験方式
JPH0648473B2 (ja) 電文送受信処理方法
JPH0691565B2 (ja) 相手処理装置の動作監視装置
JPH05336082A (ja) 応答データの正当性の検出方法
JP2602821Y2 (ja) 遠隔制御装置
JP2941266B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
JPH0715598A (ja) ファクシミリ装置の伝送制御方式
JPS63314939A (ja) データ伝送システムにおける異常検出方法
JPH04358251A (ja) コンピュータ間のデータ送信方法
JPH01311792A (ja) 遠隔監視制御方式
JPH10207745A (ja) プロセッサ間生存確認方法
JPS62117440A (ja) 通信制御方式
JPS633347B2 (ja)
JPH01170160A (ja) ファクシミリ出力制御方式
JPH01303836A (ja) データ伝送方式
JPH0378400A (ja) 伝送制御装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008