JPH05199108A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH05199108A JPH05199108A JP4008880A JP888092A JPH05199108A JP H05199108 A JPH05199108 A JP H05199108A JP 4008880 A JP4008880 A JP 4008880A JP 888092 A JP888092 A JP 888092A JP H05199108 A JPH05199108 A JP H05199108A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- pass filter
- power
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】通域通過フィルタの時定数が大きいＰＬＬ回路
において、電源を投入してから位相同期がかかるまでの
時間を短縮すること。 【構成】電圧検出回路１２，スイッチ制御回路１３，ス
イッチ１４により、低域通過フィルタ出力信号ｃを急速
に充電することにより、電源投入してから、通常の動作
電圧に達するまでの時間を短縮することができ、その分
位相同期がかかる時期を早めることができる。
において、電源を投入してから位相同期がかかるまでの
時間を短縮すること。 【構成】電圧検出回路１２，スイッチ制御回路１３，ス
イッチ１４により、低域通過フィルタ出力信号ｃを急速
に充電することにより、電源投入してから、通常の動作
電圧に達するまでの時間を短縮することができ、その分
位相同期がかかる時期を早めることができる。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ（Ｐｈａｓｅ ｌ
ｏｃｋｅｄ ｌｏｏｐ）回路に関し、特に低域通過フィ
ルタの時定数が大きいＰＬＬ回路に関する。
ｏｃｋｅｄ ｌｏｏｐ）回路に関し、特に低域通過フィ
ルタの時定数が大きいＰＬＬ回路に関する。
【０００２】
【従来の技術】図５に従来のＰＬＬ回路のブロック図
を、図６にその低域通過フィルタの出力波形を示す波形
図を示す。
を、図６にその低域通過フィルタの出力波形を示す波形
図を示す。
【０００３】図５，図６において、従来のＰＬＬ回路
は、位相比較器１で入力信号ａと出力信号ｆとの位相差
に対応した位相比較器出力信号ｂを発生させ、抵抗１０
とコンデンサ１１とからなる低域通過フィルタ１２にて
高調波成分や雑音を除去し、低域通過フィルタ出力信号
ｃを作り出す。電圧制御発振器４は、低域通過フィルタ
出力信号ｃの電圧により発振周波数が決定される発振器
であり、その出力信号ｆは位相比較器１に加えられ、Ｐ
ＬＬ回路の帰還ループを形成している。
は、位相比較器１で入力信号ａと出力信号ｆとの位相差
に対応した位相比較器出力信号ｂを発生させ、抵抗１０
とコンデンサ１１とからなる低域通過フィルタ１２にて
高調波成分や雑音を除去し、低域通過フィルタ出力信号
ｃを作り出す。電圧制御発振器４は、低域通過フィルタ
出力信号ｃの電圧により発振周波数が決定される発振器
であり、その出力信号ｆは位相比較器１に加えられ、Ｐ
ＬＬ回路の帰還ループを形成している。
【０００４】
【発明が解決しようとする課題】従来のＰＬＬ回路で
は、入力信号の雑音除去や出力信号ｆの周波数安定性向
上のため、低域通過フィルタ２の時定数を大きくする事
があるが、この場合低域通過フィルタ２の出力が電源を
投入した時の電位（低電圧電源電位（以下ＧＮＤと略
す）又は高電圧電源電位（以下ＶＤＤと略す））から通
常動作電圧Ｖ１に達するまでの時間（数百ｍＳ〜数Ｓ）
も長くなってしまい、その間（図６の時刻ｔ１−ｔ３
間）位相同期がかからないため、位相同期のかかる時期
が遅くなってしまうという問題点があった。
は、入力信号の雑音除去や出力信号ｆの周波数安定性向
上のため、低域通過フィルタ２の時定数を大きくする事
があるが、この場合低域通過フィルタ２の出力が電源を
投入した時の電位（低電圧電源電位（以下ＧＮＤと略
す）又は高電圧電源電位（以下ＶＤＤと略す））から通
常動作電圧Ｖ１に達するまでの時間（数百ｍＳ〜数Ｓ）
も長くなってしまい、その間（図６の時刻ｔ１−ｔ３
間）位相同期がかからないため、位相同期のかかる時期
が遅くなってしまうという問題点があった。
【０００５】本発明の目的は、前記問題点を解決し、す
みやかに位相同期がかかるようにしたＰＬＬ回路を提供
することにある。
みやかに位相同期がかかるようにしたＰＬＬ回路を提供
することにある。
【０００６】
【課題を解決するための手段】本発明の構成は、位相比
較器と、低域通過フィルタと、電圧制御発振器とを備え
たＰＬＬ回路において、前記低域通過フィルタの出力電
圧を制御するスイッチと、前記低域通過フィルタの出力
電圧を検出する電圧検出回路と、前記検出回路の出力に
より前記スイッチを制御するスイッチ制御回路とを備え
た事を特徴とする。
較器と、低域通過フィルタと、電圧制御発振器とを備え
たＰＬＬ回路において、前記低域通過フィルタの出力電
圧を制御するスイッチと、前記低域通過フィルタの出力
電圧を検出する電圧検出回路と、前記検出回路の出力に
より前記スイッチを制御するスイッチ制御回路とを備え
た事を特徴とする。
【０００７】
【実施例】図１は本発明の第１の実施例であるＰＬＬ回
路のブロック図、図２はその動作を説明するためのタイ
ミング図である。
路のブロック図、図２はその動作を説明するためのタイ
ミング図である。
【０００８】図１，図２において、本実施例のＰＬＬ回
路は、位相比較器１，低域通過フィルタ２，電圧制御発
振回路４で構成されるＰＬＬ回路の一部に、電圧検出回
路１２，スイッチ１４，２個のＮＡＮＤゲートとの組み
合せからなるスイッチ制御回路１３を加える事により構
成する。
路は、位相比較器１，低域通過フィルタ２，電圧制御発
振回路４で構成されるＰＬＬ回路の一部に、電圧検出回
路１２，スイッチ１４，２個のＮＡＮＤゲートとの組み
合せからなるスイッチ制御回路１３を加える事により構
成する。
【０００９】電圧検出回路１２は、任意の直流電圧ｈ
（図２ではｈ＝Ｖ１としてある）と、低域通過フィルタ
出力信号ｃとを比較し、低域通過フィルタ出力信号ｃが
電圧ｈより高くなった時に、電圧検出信号ｄを出力する
（ｈの電圧は通常動作電圧であるＶ１とする）。
（図２ではｈ＝Ｖ１としてある）と、低域通過フィルタ
出力信号ｃとを比較し、低域通過フィルタ出力信号ｃが
電圧ｈより高くなった時に、電圧検出信号ｄを出力する
（ｈの電圧は通常動作電圧であるＶ１とする）。
【００１０】スイッチ制御回路１３において、パワーオ
ンクリア信号ｇと電圧検出信号ｄとにより、低域通過フ
ィルタ出力信号ｃが電源を投入した時の電位（ＧＮＤ：
時刻ｔ１）から通常の動作電位Ｖ１（時刻ｔ２）に達す
るまでの間（ｔ２−ｔ１）、スイッチ１４を導通状態と
するスイッチ制御信号ｅを出力する。
ンクリア信号ｇと電圧検出信号ｄとにより、低域通過フ
ィルタ出力信号ｃが電源を投入した時の電位（ＧＮＤ：
時刻ｔ１）から通常の動作電位Ｖ１（時刻ｔ２）に達す
るまでの間（ｔ２−ｔ１）、スイッチ１４を導通状態と
するスイッチ制御信号ｅを出力する。
【００１１】スイッチ１４では、スイッチ制御信号ｅが
入力されている間のみ、電源ＶＤＤと低域通過フィルタ
出力信号ｃとを導通させ、コンデンサ１１を急速に充電
するので、従来に比べ、電源を投入してから通常の動作
電圧Ｖ１に達するまでの時間（ｔ２−ｔ１）を著しく短
縮することができ（数ｍＳ〜数十ｍＳ以下）、その分位
相同期がかかる時期を早めることができるという効果が
ある。
入力されている間のみ、電源ＶＤＤと低域通過フィルタ
出力信号ｃとを導通させ、コンデンサ１１を急速に充電
するので、従来に比べ、電源を投入してから通常の動作
電圧Ｖ１に達するまでの時間（ｔ２−ｔ１）を著しく短
縮することができ（数ｍＳ〜数十ｍＳ以下）、その分位
相同期がかかる時期を早めることができるという効果が
ある。
【００１２】図３は本発明の第２の実施例のブロック
図、図４はその動作を説明するタイミング図である。
図、図４はその動作を説明するタイミング図である。
【００１３】図３，図４において、本実施例の低域通過
フィルタ２のコンデンサ１１は、電源ＶＤＤに、スイッ
チ１４はＧＮＤに接続され、スイッチ制御回路１３は３
個のインバータと２個のＮＯＲゲートとからなる構成と
なっているもので、電源投入時低域通過フィルタ出力信
号ｃの電圧が電源ＶＤＤから通常の電圧Ｖ１に達する場
合である。
フィルタ２のコンデンサ１１は、電源ＶＤＤに、スイッ
チ１４はＧＮＤに接続され、スイッチ制御回路１３は３
個のインバータと２個のＮＯＲゲートとからなる構成と
なっているもので、電源投入時低域通過フィルタ出力信
号ｃの電圧が電源ＶＤＤから通常の電圧Ｖ１に達する場
合である。
【００１４】本実施例では、第１の実施例とは反対に、
低域通過フィルタ出力信号の電位を急速に放電するの
で、この場合も第１の実施例と同様に、位相同期のかか
る時期を早めることができるという効果がある。
低域通過フィルタ出力信号の電位を急速に放電するの
で、この場合も第１の実施例と同様に、位相同期のかか
る時期を早めることができるという効果がある。
【００１５】
【発明の効果】以上説明したように、本発明は、低域通
過フィルタ出力信号の電圧が電源投入後、通常の動作電
位に達するまでの期間を著しく短縮することができ、そ
の分位相同期がかかる時期を早める事ができるという効
果がある。
過フィルタ出力信号の電圧が電源投入後、通常の動作電
位に達するまでの期間を著しく短縮することができ、そ
の分位相同期がかかる時期を早める事ができるという効
果がある。
【図１】本発明の第１の実施例のＰＬＬ回路のブロック
図である。
図である。
【図２】図１の動作を説明するタイミング図である。
【図３】本発明の第２の実施例のブロック図である。
【図４】図３の動作を説明するタイミング図である。
【図５】従来のＰＬＬ回路のブロック図である。
【図６】図５の動作を説明するタイミング図である。
１ 位相比較器 ２ 低域通過フィルタ ４ 電圧制御発振器 １０ 抵抗 １１ コンデンサ １２ 電圧検出回路 １３ スイッチ制御回路 １４ スイッチ ａ 入力信号 ｂ 位相誤差信号 ｃ 低域通過フィルタ出力信号 ｄ 電圧検出信号 ｅ スイッチ制御信号 ｆ 出力信号 ｇ パワーオンクリア信号 ｈ 任意の直流電圧 Ｖ１ 低域通過フィルタ出力信号の通常動作電圧 ｔ１ 電源投入時刻 ｔ２，ｔ３ 低域通過フィルタ出力信号が通常動作電
圧に達する時刻
圧に達する時刻
Claims (1)
- 【請求項１】 位相比較器と、低域通過フィルタと、電
圧制御発振器とを備えたＰＬＬ回路において、前記低域
通過フィルタの出力電圧を制御するスイッチと、前記低
域通過フィルタの出力電圧を検出する電圧検出回路と、
前記検出回路の出力により前記スイッチを制御するスイ
ッチ制御回路とを備えた事を特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008880A JPH05199108A (ja) | 1992-01-22 | 1992-01-22 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008880A JPH05199108A (ja) | 1992-01-22 | 1992-01-22 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199108A true JPH05199108A (ja) | 1993-08-06 |
Family
ID=11704992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008880A Pending JPH05199108A (ja) | 1992-01-22 | 1992-01-22 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199108A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401637C (zh) * | 2004-08-18 | 2008-07-09 | 中兴通讯股份有限公司 | 一种快速锁定的锁相环 |
| JP2008289119A (ja) * | 2007-05-16 | 2008-11-27 | Hynix Semiconductor Inc | Ｐｌｌとその駆動方法 |
| JP2011160279A (ja) * | 2010-02-02 | 2011-08-18 | Rohm Co Ltd | 位相ロックループ回路およびそれを用いた電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623528A (ja) * | 1985-06-28 | 1987-01-09 | Casio Comput Co Ltd | Ｐｌｌ発振器 |
| JPH0241527B2 (ja) * | 1981-12-23 | 1990-09-18 |
-
1992
- 1992-01-22 JP JP4008880A patent/JPH05199108A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241527B2 (ja) * | 1981-12-23 | 1990-09-18 | ||
| JPS623528A (ja) * | 1985-06-28 | 1987-01-09 | Casio Comput Co Ltd | Ｐｌｌ発振器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401637C (zh) * | 2004-08-18 | 2008-07-09 | 中兴通讯股份有限公司 | 一种快速锁定的锁相环 |
| JP2008289119A (ja) * | 2007-05-16 | 2008-11-27 | Hynix Semiconductor Inc | Ｐｌｌとその駆動方法 |
| JP2011160279A (ja) * | 2010-02-02 | 2011-08-18 | Rohm Co Ltd | 位相ロックループ回路およびそれを用いた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3232351B2 (ja) | デジタル回路装置 | |
| KR940001724B1 (ko) | 위상동기회로 | |
| US4922141A (en) | Phase-locked loop delay line | |
| US8164357B2 (en) | Digital noise protection circuit and method | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| US7656206B2 (en) | Phase-locked loop circuit | |
| JPS63146613A (ja) | 遅延回路 | |
| JPH07202690A (ja) | クロック信号発生回路 | |
| CN113992004B (zh) | 双模式开关频率控制系统 | |
| JP3609658B2 (ja) | Ｐｌｌ回路 | |
| JPH05199108A (ja) | Ｐｌｌ回路 | |
| KR100550902B1 (ko) | 온도 보상기능 갖는 삼각파 발진회로 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JP2001094416A (ja) | Ｐｌｌ回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JP2003289248A (ja) | Ｐｌｌ回路 | |
| JPH03273712A (ja) | Ｐｌｌ回路 | |
| TW202431785A (zh) | 開關頻率同步電路、方法及開關電源 | |
| KR100680476B1 (ko) | 차동 주파수 전류 변환기를 구비한 위상고정루프 | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JP2827967B2 (ja) | 半導体集積回路 | |
| JP2855643B2 (ja) | Ｐｌｌ回路 | |
| JP2002124874A (ja) | 半導体装置 | |
| CN117081586A (zh) | 一种共用输入端的电阻和外部时钟双模式调频振荡器电路 | |
| JPH05276030A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980623 |