JPH05197618A - バス調停方法 - Google Patents
バス調停方法Info
- Publication number
- JPH05197618A JPH05197618A JP4031531A JP3153192A JPH05197618A JP H05197618 A JPH05197618 A JP H05197618A JP 4031531 A JP4031531 A JP 4031531A JP 3153192 A JP3153192 A JP 3153192A JP H05197618 A JPH05197618 A JP H05197618A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- bus
- common bus
- hold
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
る。 【構成】 バックオフ機能を有するプロセッサを複数共
通バスでむすんだマルチプロセッサシステムにおいて、
ひとつのプロセッサが他のプロセッサのメモリをアクセ
スしようとするとき、前記他のCPUが共通バスをアク
セスしようとしている時は、前記ひとつのプロセッサか
ら前記他のプロセッサに対してバックオフをかける。前
記他のCPUが共通バスをアクセスしようとしていない
時は、前記ひとつのプロセッサから前記他のプロセッサ
に対しホールドをかける。
Description
テムのマルチバスの調停方法に関するものである。
ス)を介して複数のCPUが接続されているシステムに
おいて、CPU1が他のCPU2のメモリ(RAM)8
をアクセスする場合は次のような処理となる。 CPU1は、バスントローラ9を介して共通バスコン
トローラ23に共通バス24の獲得要求信号21を発す
る。 共通バスコントローラ23は、共通バス24を介し
て、バスコントローラ9にアクノリッジ信号13を発す
る。 バスコントローラ9は、このアクノリッジ信号13を
受けバッファ11をイネーブルし、CPU1に共通バス
24の使用を許可する。 バスコントローラ10は、共通バス24の信号を監視
し、メモリ8がアクセスを要求されている場合は、デュ
アルポートコントローラ6を起動し、CPU1からメモ
リ8へのアクセスを可能にする。 CPU1がメモリ8をアクセスする。デュアルポート
コントローラは2つのバスの切り換えを行う機能が少な
くとも必要であり、回路が複雑となる。一方CPUは通
常ホールド機能を持つが、ホールド機能はバスサイクル
の終了時のみしか認識しないため、CPU1が共通バス
のアクセス権を得て、CPU2のバス上のメモリをアク
セスしようとしている時に、同時にCPU2が共通バス
をアクセスしようとすると、バスサイクルが終了しない
ため、ホールドがかからず、デッドロック状態となっ
て、処理が進行しなくなるという問題があるのでホール
ド機能をデュアルポートのコントロールに使用するのに
は注意が必要である。そこで、特開平2−125358
号公報に示されるように、特殊な回路を付加して、各C
PUからのアクセス要求を調停することも提案されてい
る
ック回避のための特殊な回路を付加する手法では、回路
構成の複雑化が避けられないという問題がある。一方、
インテル社i486CPUのように、バックオフ機能を
有するCPUが出てきている。バックオフ機能とは、強
制的にバスサイクルを中断し、バスをホールド状態にす
る機能であり、バックオフを解除すれば中断していたバ
スサイクルが再スタートする。そこで、このバックオフ
機能を活用してアクセス要求を調停することが考えられ
るが、バスサイクルを中断するため、また中断したバス
サイクルを再スタートさせるための付加回路が必要とな
り、回路構成の複雑化は解決されない。そこで、本発明
は回路構成が簡単になるバス調停方法を提供することを
目的とするものである。
め、本発明は、ホールド機能とバックオフ機能を併用
し、被アクセス側のCPUが共通バスをアクセスしよう
としている時のみバックオフ機能を使用し、その他の場
合はホールド機能を使用するようにするものである。
U2のバス上のメモリをアクセスしようとしている時
に、CPU2が共通バスをアクセスしようとして、アク
セス権の獲得待ちの状態に入ると、CPU2がバスを解
放しないためCPU1がCPU2のメモリをアクセスで
きず、またCPU2が共通バスのアクセス権を得られな
いため、バスサイクルが終了しない。このときCPU2
にバックオフをかける。共通バスのアクセス権を得る以
前のバスサイクルの中断は、リードやライト等のメモリ
コントロール信号が発生していない状態であり、何ら問
題がない。
説明する。共通バス(マルチバス)を介して複数のCP
Uが接続されているシステムにおいて、あるCPU1が
他のCPU2のバス4上のメモリ8をアクセスする場合
を説明する。 CPU1は、バスコントローラ9を介して共通バスコ
ントローラ23に共通バスの使用を要求する要求信号2
1を発する。 共通バスコントローラ23は、共通バス24を介し
て、バスコントローラ9にアクノリッジ信号13を発す
る。 バスコントローラ9はこのアクノリッジ信号13を受
けバッファ11をイネーブルとし、CPU1に共通バス
の使用権を与える。 バスコントローラ10は、メモリ8がアクセス要求を
受けている場合はCPU2にホールドもしくはバックオ
フを発生する。この時、CPU2が共通バスをアクセス
しようとしていなければCPU2にホールド信号18を
発し実行中の命令が終了した後にCPU2をホールド状
態としバスを解放させる。CPU2が共通バスをアクセ
スしようとしている時は、CPU2にバックオフ信号3
2を発し、ただちにCPU2の処理つまり共通バスへの
要求を停止させ、バスをホールド状態とする。 バスコントローラ10はバスのホールド状態を示す
ホールドアクノリッジ信号27を受け、バッファ12を
イネーブルとし、CPU1がメモリ8のアクセスを可能
にする。つまり、ホールド信号とバックオフ信号を切り
換えるだけでデュアルポートコントローラが不要とな
り、システム構成が簡単になる。
較的簡単な回路構成でバス調停回路が実現でき、装置の
小型化に大いに貢献することができる。
Claims (1)
- 【請求項1】 バックオフ機能を有するプロセッサを複
数共通バスでむすんだマルチプロセッサシステムにおい
て、ひとつのプロセッサが他のプロセッサのメモリをア
クセスしようとするとき、前記他のCPUが共通バスを
アクセスしようとしている時は、前記ひとつのプロセッ
サから前記他のプロセッサに対してバックオフをかけ、
前記他のCPUが共通バスをアクセスしようとしていな
い時は、前記ひとつのプロセッサから前記他のプロセッ
サに対しホールドをかけることを特徴とするバス調停方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03153192A JP3365419B2 (ja) | 1992-01-21 | 1992-01-21 | バス調停方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03153192A JP3365419B2 (ja) | 1992-01-21 | 1992-01-21 | バス調停方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05197618A true JPH05197618A (ja) | 1993-08-06 |
JP3365419B2 JP3365419B2 (ja) | 2003-01-14 |
Family
ID=12333784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03153192A Expired - Fee Related JP3365419B2 (ja) | 1992-01-21 | 1992-01-21 | バス調停方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3365419B2 (ja) |
-
1992
- 1992-01-21 JP JP03153192A patent/JP3365419B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3365419B2 (ja) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7769934B1 (en) | Master and slave side arbitrators associated with programmable chip system components | |
US4602327A (en) | Bus master capable of relinquishing bus on request and retrying bus cycle | |
US5535341A (en) | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation | |
KR0160193B1 (ko) | 직접메모리접근 제어장치 | |
AU687627B2 (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
JP2003515221A (ja) | 低電力システムにおけるバス裁定 | |
JPH0354375B2 (ja) | ||
US6212589B1 (en) | System resource arbitration mechanism for a host bridge | |
US6163826A (en) | Method and apparatus for non-concurrent arbitration of multiple busses | |
US6442632B1 (en) | System resource arbitration mechanism for a host bridge | |
US5805841A (en) | Symmetric parallel multi-processing bus architeture | |
JP3365419B2 (ja) | バス調停方法 | |
JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
JPH10307788A (ja) | バスブリッジ | |
JPH02101560A (ja) | バスインタフェース装置 | |
KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
JP2846999B2 (ja) | マイクロプロセッサ | |
KR100237474B1 (ko) | Pci버스 중재장치 | |
JP3211264B2 (ja) | 外部バス制御方式 | |
JPS6145348A (ja) | バス優先権制御方式 | |
JPH02166549A (ja) | 共有メモリ制御装置 | |
KR100361374B1 (ko) | 선버스와 브이엠이버스에서 정합 재시도 방법 | |
JPH01316851A (ja) | チャネル制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071101 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |