JPH05191438A - 伝送路誤り補償回路 - Google Patents
伝送路誤り補償回路Info
- Publication number
- JPH05191438A JPH05191438A JP2192792A JP2192792A JPH05191438A JP H05191438 A JPH05191438 A JP H05191438A JP 2192792 A JP2192792 A JP 2192792A JP 2192792 A JP2192792 A JP 2192792A JP H05191438 A JPH05191438 A JP H05191438A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- parity
- data
- missing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 回路構成を簡単化できるとともに、伝送能率
の低下がなく、リアルタイムで廃棄セルを補償できる伝
送路誤り補償回路を提供する。 【構成】 入力データＳ１にパリティセルＳ５を付加す
るとともに、セル番号を多重化した送信データＳ６を伝
送路６に送出する送信部Ｕ１と、受信データＳ７中のセ
ル番号Ｓ１２を調べることで、伝送路６で欠落した欠落
セルを検出し、パリティセル演算によって作った補償セ
ルＳ１１をこの欠落セル位置に補完できる受信部Ｕ２と
を有している。
の低下がなく、リアルタイムで廃棄セルを補償できる伝
送路誤り補償回路を提供する。 【構成】 入力データＳ１にパリティセルＳ５を付加す
るとともに、セル番号を多重化した送信データＳ６を伝
送路６に送出する送信部Ｕ１と、受信データＳ７中のセ
ル番号Ｓ１２を調べることで、伝送路６で欠落した欠落
セルを検出し、パリティセル演算によって作った補償セ
ルＳ１１をこの欠落セル位置に補完できる受信部Ｕ２と
を有している。
Description
【０００１】
【産業上の利用分野】本発明は、伝送路誤り補償回路に
関し、特にＡＴＭ（asynchronous transfermode;非同期
伝送モード）の伝送路（以下、ＡＴＭ伝送路という）に
おけるセル廃棄に対する誤り補償回路に関する。
関し、特にＡＴＭ（asynchronous transfermode;非同期
伝送モード）の伝送路（以下、ＡＴＭ伝送路という）に
おけるセル廃棄に対する誤り補償回路に関する。
【０００２】
【従来の技術】従来、ＡＴＭ伝送路におけるセル廃棄対
策としては、再送による方法、重複送信による方法、セ
ルインタリーブとビット誤り訂正の組み合わせによる方
法が取られている。
策としては、再送による方法、重複送信による方法、セ
ルインタリーブとビット誤り訂正の組み合わせによる方
法が取られている。
【０００３】
【発明が解決しようとする課題】これら従来のセル廃棄
対策では、まず再送による方法で行なった場合、リアル
タイムの通信に使用できないという問題点があるととも
に、再送の手続きが必要であり、これによるオーバヘッ
ドの情報の増加により伝送能率が下がるという問題点が
ある。
対策では、まず再送による方法で行なった場合、リアル
タイムの通信に使用できないという問題点があるととも
に、再送の手続きが必要であり、これによるオーバヘッ
ドの情報の増加により伝送能率が下がるという問題点が
ある。
【０００４】また重複伝送による方法では、同じ情報を
繰り返し送信することにより伝送能率が下がるという問
題点がある。
繰り返し送信することにより伝送能率が下がるという問
題点がある。
【０００５】またセルインタリーブとビット誤り訂正の
組み合わせによる方法では、回路を実現するハードウエ
アが複雑となるともに、ハードウエア規模も大きくなる
という問題点がある。さらにインタリーブすることによ
る遅延量が非常に大きいという問題点がある。
組み合わせによる方法では、回路を実現するハードウエ
アが複雑となるともに、ハードウエア規模も大きくなる
という問題点がある。さらにインタリーブすることによ
る遅延量が非常に大きいという問題点がある。
【０００６】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、回路構成
を簡単化できるとともに、伝送能率の低下がなく、リア
ルタイムで廃棄セルを補償できる伝送路誤り補償回路を
提供することを目的とする。
課題を解決するために提案されたものであり、回路構成
を簡単化できるとともに、伝送能率の低下がなく、リア
ルタイムで廃棄セルを補償できる伝送路誤り補償回路を
提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明による伝送路誤り補償回路は、各セルがｎビッ
トからなる入力データにセルの順番を示す連続した１か
らｍ−１までのセル番号を多重化してセル番号多重信号
を出力するセル番号多重化回路と、このセル番号多重信
号が入力され、セル番号の１からｍ−１までの各セルの
第１ビットから第ｎビット中のｉ番目の構成ビット同士
のｎ個のパリティビットを演算して出力するパリティ演
算回路と、このｎ個のパリティビットから１セル分のデ
ータを組み立ててセル番号ｍを多重化したパリティセル
を出力するパリティセル組立て回路と、上記セル番号多
重信号にこのパリティセルを挿入して送信データを作
り、この送信データを伝送路に送出するパリティセル挿
入回路とを送信部が有し、この伝送路より入力される受
信データをデータとセル番号とに分離して分離データと
受信セル番号とを出力するセル番号分離回路と、この受
信セル番号が入力され、伝送路で欠落したセルに対応す
るセル番号を検出して欠落セル番号を出力するセル番号
欠落検出回路と、上記分離データが入力され、欠落セル
を除くセル番号の１からｍまでの各セルの第１ビットか
ら第ｎビット中のｉ番目の構成ビット同士のｎ個のパリ
ティビットを演算して出力するパリティ演算回路と、こ
のｎ個のパリティビットから１セル分のデータを組み立
てて補償セルを出力する補償セル組立て回路と、上記欠
落セル番号に基づき、この補償セルが挿入される欠落セ
ル位置を示す挿入タイミング信号を出力する欠落セル挿
入タイミング信号発生回路と、この挿入タイミング信号
に基づき、上記分離データ中の欠落セル位置に上記補償
セルを挿入してセル補償信号を出力する欠落セル挿入回
路と、このセル補償信号からパリティセルを削除して出
力データを出力するパリティセル削除回路とを受信部が
有する構成としてある。
に本発明による伝送路誤り補償回路は、各セルがｎビッ
トからなる入力データにセルの順番を示す連続した１か
らｍ−１までのセル番号を多重化してセル番号多重信号
を出力するセル番号多重化回路と、このセル番号多重信
号が入力され、セル番号の１からｍ−１までの各セルの
第１ビットから第ｎビット中のｉ番目の構成ビット同士
のｎ個のパリティビットを演算して出力するパリティ演
算回路と、このｎ個のパリティビットから１セル分のデ
ータを組み立ててセル番号ｍを多重化したパリティセル
を出力するパリティセル組立て回路と、上記セル番号多
重信号にこのパリティセルを挿入して送信データを作
り、この送信データを伝送路に送出するパリティセル挿
入回路とを送信部が有し、この伝送路より入力される受
信データをデータとセル番号とに分離して分離データと
受信セル番号とを出力するセル番号分離回路と、この受
信セル番号が入力され、伝送路で欠落したセルに対応す
るセル番号を検出して欠落セル番号を出力するセル番号
欠落検出回路と、上記分離データが入力され、欠落セル
を除くセル番号の１からｍまでの各セルの第１ビットか
ら第ｎビット中のｉ番目の構成ビット同士のｎ個のパリ
ティビットを演算して出力するパリティ演算回路と、こ
のｎ個のパリティビットから１セル分のデータを組み立
てて補償セルを出力する補償セル組立て回路と、上記欠
落セル番号に基づき、この補償セルが挿入される欠落セ
ル位置を示す挿入タイミング信号を出力する欠落セル挿
入タイミング信号発生回路と、この挿入タイミング信号
に基づき、上記分離データ中の欠落セル位置に上記補償
セルを挿入してセル補償信号を出力する欠落セル挿入回
路と、このセル補償信号からパリティセルを削除して出
力データを出力するパリティセル削除回路とを受信部が
有する構成としてある。
【０００８】
【作用】上述した構成によれば、送信部からは、データ
にパリティセルを付加し、セル番号を多重化した送信デ
ータを伝送路に送出できる。また受信部では、受信デー
タ中のセル番号を調べることで、伝送路で欠落した欠落
セルを検出でき、パリティ演算を行なって作った補償セ
ルをこの欠落セル位置に補完できる。
にパリティセルを付加し、セル番号を多重化した送信デ
ータを伝送路に送出できる。また受信部では、受信デー
タ中のセル番号を調べることで、伝送路で欠落した欠落
セルを検出でき、パリティ演算を行なって作った補償セ
ルをこの欠落セル位置に補完できる。
【０００９】
【実施例】以下、本発明による伝送路誤り補償回路の具
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、この伝送路誤り補償回路の一実施例を示
す。これらの図で、入力端子ＩＮに取り込まれた入力デ
ータＳ１は、セル番号多重回路２に入力され、このセル
番号多重回路２に、セル番号カウンタ１からセル番号Ｓ
２が入力される。セル番号多重回路２から出力されるセ
ル番号多重信号Ｓ３は、パリティセル挿入回路５とパリ
ティ演算回路３に入力される。このパリティ演算回路３
から出力されるパリティデータＳ４はパリティ組立て回
路４に入力され、このパリティ組立て回路４で作られた
パリティセルＳ５がパリティセル挿入回路５に入力され
る。パリティセル挿入回路５からは、送信データＳ６が
伝送路６に出力される。
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、この伝送路誤り補償回路の一実施例を示
す。これらの図で、入力端子ＩＮに取り込まれた入力デ
ータＳ１は、セル番号多重回路２に入力され、このセル
番号多重回路２に、セル番号カウンタ１からセル番号Ｓ
２が入力される。セル番号多重回路２から出力されるセ
ル番号多重信号Ｓ３は、パリティセル挿入回路５とパリ
ティ演算回路３に入力される。このパリティ演算回路３
から出力されるパリティデータＳ４はパリティ組立て回
路４に入力され、このパリティ組立て回路４で作られた
パリティセルＳ５がパリティセル挿入回路５に入力され
る。パリティセル挿入回路５からは、送信データＳ６が
伝送路６に出力される。
【００１０】伝送路６からの受信データＳ７が取り込ま
れるセル番号分離回路７からは、分離データＳ８が出力
され、遅延回路８とパリティ演算回路９に入力される。
またこのセル番号分離回路７から出力される受信セル番
号Ｓ１２は、セル番号欠落回路１１に入力される。遅延
回路８から出力される遅延データＳ９は、欠落セル挿入
回路１３に入力される。受信パリティ演算回路９からの
欠落セルデータＳ１０が入力される補償セル組立て回路
１０からは、補償セルＳ１１が出力され、欠落セル挿入
回路１３に入力される。またセル番号欠落検出回路１１
から出力される欠落セル番号Ｓ１３は、欠落セル挿入タ
イミング信号発生回路１２に入力され、この欠落セル挿
入タイミング信号発生回路１２から出力される欠落セル
位置を示す挿入タイミング信号Ｓ１４が欠落セル位置挿
入回路１３に入力される。この欠落セル位置挿入回路１
３からはセル補償信号Ｓ１５が出力され、パリティセル
削除回路１４に入力される。このパリティ削除回路１４
から出力される出力データＳ１６は、出力端子ＯＵＴか
ら外部に取り出される。
れるセル番号分離回路７からは、分離データＳ８が出力
され、遅延回路８とパリティ演算回路９に入力される。
またこのセル番号分離回路７から出力される受信セル番
号Ｓ１２は、セル番号欠落回路１１に入力される。遅延
回路８から出力される遅延データＳ９は、欠落セル挿入
回路１３に入力される。受信パリティ演算回路９からの
欠落セルデータＳ１０が入力される補償セル組立て回路
１０からは、補償セルＳ１１が出力され、欠落セル挿入
回路１３に入力される。またセル番号欠落検出回路１１
から出力される欠落セル番号Ｓ１３は、欠落セル挿入タ
イミング信号発生回路１２に入力され、この欠落セル挿
入タイミング信号発生回路１２から出力される欠落セル
位置を示す挿入タイミング信号Ｓ１４が欠落セル位置挿
入回路１３に入力される。この欠落セル位置挿入回路１
３からはセル補償信号Ｓ１５が出力され、パリティセル
削除回路１４に入力される。このパリティ削除回路１４
から出力される出力データＳ１６は、出力端子ＯＵＴか
ら外部に取り出される。
【００１１】つぎに、このように構成される伝送路誤り
補償回路の動作を説明する。図２に、この実施例で扱う
セルのデータ構造を示す。入力データＳ１は、第１ビッ
トから第ｎビット（ｎは自然数）までのｎビットで各セ
ルが構成される。セル番号カウンタ１では、入力データ
Ｓ１のセル数を１からｍ−１までカウントし（ｍは自然
数）、セル番号Ｓ２としてセル番号多重化回路２に出力
する。セル番号Ｓ２は１からｍ−１までカウントされる
と、再び１に戻り継続してカウントされる。セル番号多
重化回路２では、入力データＳ１とセル番号Ｓ２を多重
化したセル番号多重信号Ｓ３をパリティ挿入回路５とパ
リティ演算回路３に出力する。このセル番号多重信号Ｓ
３が入力されるパリティ演算回路３では、セル内の構成
ビットの第ｉ番目のビットの１の数を第１セルから第ｍ
−１セルまで数え、第ｉビットのパリティビットとして
演算する。すなわち第ｊセルの第ｉビットをｂijとする
と（ｉとｊは自然数）、第ｉビットのパリティビットＰ
iは数式１で与えられる。なおΣはファーストコンプリ
での累和である。ここでのパリティビットＰiは、偶数
パリティを演算したことになる。
補償回路の動作を説明する。図２に、この実施例で扱う
セルのデータ構造を示す。入力データＳ１は、第１ビッ
トから第ｎビット（ｎは自然数）までのｎビットで各セ
ルが構成される。セル番号カウンタ１では、入力データ
Ｓ１のセル数を１からｍ−１までカウントし（ｍは自然
数）、セル番号Ｓ２としてセル番号多重化回路２に出力
する。セル番号Ｓ２は１からｍ−１までカウントされる
と、再び１に戻り継続してカウントされる。セル番号多
重化回路２では、入力データＳ１とセル番号Ｓ２を多重
化したセル番号多重信号Ｓ３をパリティ挿入回路５とパ
リティ演算回路３に出力する。このセル番号多重信号Ｓ
３が入力されるパリティ演算回路３では、セル内の構成
ビットの第ｉ番目のビットの１の数を第１セルから第ｍ
−１セルまで数え、第ｉビットのパリティビットとして
演算する。すなわち第ｊセルの第ｉビットをｂijとする
と（ｉとｊは自然数）、第ｉビットのパリティビットＰ
iは数式１で与えられる。なおΣはファーストコンプリ
での累和である。ここでのパリティビットＰiは、偶数
パリティを演算したことになる。
【００１２】
【数１】
【００１３】パリティ演算回路３からのパリティデータ
Ｓ４が入力されるパリティ組立て回路４では、演算され
たｉ＝１からｉ＝ｎまでのｎ個のパリティビットＰiに
より１セル分のデータを組み立てて、これにセル番号ｍ
を多重化したパリティセルＳ５をパリティ挿入回路５に
出力する。パリティ挿入回路５では、セル番号多重信号
Ｓ３にパリティセルＳ５を挿入して送信データＳ６を作
り、この送信データＳ６を伝送路６に送出する。図２
（ａ）に、この送信データＳ６の構成を示す。
Ｓ４が入力されるパリティ組立て回路４では、演算され
たｉ＝１からｉ＝ｎまでのｎ個のパリティビットＰiに
より１セル分のデータを組み立てて、これにセル番号ｍ
を多重化したパリティセルＳ５をパリティ挿入回路５に
出力する。パリティ挿入回路５では、セル番号多重信号
Ｓ３にパリティセルＳ５を挿入して送信データＳ６を作
り、この送信データＳ６を伝送路６に送出する。図２
（ａ）に、この送信データＳ６の構成を示す。
【００１４】送信部Ｕ１から伝送路６を介して送られて
くるデータは、受信部Ｕ２のセル番号分離回路７に受信
データＳ７として取り込まれる。伝送路６からの受信デ
ータＳ７は、セル番号分離回路７に取り込まれる。図２
（ｂ）には、伝送路６で第ｄ番目（ｄは自然数）のセル
が欠落した受信データＳ７が示されている。セル番号分
離回路７では、受信データＳ７から受信セル番号Ｓ１２
の分離を行なって、分離した受信セル番号Ｓ１２をセル
番号欠落検出回路１１に出力するとともに、分離データ
Ｓ８を遅延回路８と受信パリティ演算回路９に出力す
る。
くるデータは、受信部Ｕ２のセル番号分離回路７に受信
データＳ７として取り込まれる。伝送路６からの受信デ
ータＳ７は、セル番号分離回路７に取り込まれる。図２
（ｂ）には、伝送路６で第ｄ番目（ｄは自然数）のセル
が欠落した受信データＳ７が示されている。セル番号分
離回路７では、受信データＳ７から受信セル番号Ｓ１２
の分離を行なって、分離した受信セル番号Ｓ１２をセル
番号欠落検出回路１１に出力するとともに、分離データ
Ｓ８を遅延回路８と受信パリティ演算回路９に出力す
る。
【００１５】このセル番号欠落検出回路１１では、セル
番号の１からｍまで中で欠落したセル番号ｄを検出し
て、欠落セル番号Ｓ１３を欠落セル挿入タイミング信号
発生回路１２に出力する。欠落セル挿入タイミング信号
発生回路１２では、欠落セル番号Ｓ１３から、欠落セル
位置に補償セルＳ１１を挿入するための挿入タイミング
信号Ｓ１４を作り、欠落セル挿入回路１３に出力する。
番号の１からｍまで中で欠落したセル番号ｄを検出し
て、欠落セル番号Ｓ１３を欠落セル挿入タイミング信号
発生回路１２に出力する。欠落セル挿入タイミング信号
発生回路１２では、欠落セル番号Ｓ１３から、欠落セル
位置に補償セルＳ１１を挿入するための挿入タイミング
信号Ｓ１４を作り、欠落セル挿入回路１３に出力する。
【００１６】受信パリティ演算回路９では、上述したパ
リティ演算回路３での演算と同様な演算が行なわれる。
この場合、セル番号ｄのセルが欠落しているので、第１
セルから第ｄ−１セルまでと第ｄ＋１から第ｍまでのセ
ルでパリティビットが演算される。すなわち第ｊセルの
第ｉビットをＲｂijとすると、パリティビットＲＰiは
数式２で与えられる。なお、Σはファーストコンプリで
の累和であり、＋はファーストコンプリでの和である。
ここでも、偶数パリティの演算を行なっている。
リティ演算回路３での演算と同様な演算が行なわれる。
この場合、セル番号ｄのセルが欠落しているので、第１
セルから第ｄ−１セルまでと第ｄ＋１から第ｍまでのセ
ルでパリティビットが演算される。すなわち第ｊセルの
第ｉビットをＲｂijとすると、パリティビットＲＰiは
数式２で与えられる。なお、Σはファーストコンプリで
の累和であり、＋はファーストコンプリでの和である。
ここでも、偶数パリティの演算を行なっている。
【００１７】
【数２】
【００１８】受信パリティ演算回路９での演算結果であ
る欠落セルデータＳ１０が入力される補償セル組立て回
路１０では、演算回路９からのパリティビットＲＰiを
ｉ＝１からｉ＝ｎまで集めて１セル分のデータを組み立
てて、補償セルＳ１１として欠落セル挿入回路１３に出
力する。補償セルＳ１１の演算にｍセル分の時間を要す
るので、遅延回路Ｓ８ではその分の遅延補償を行なって
遅延データＳ９を欠落セル挿入回路１３に出力する。
る欠落セルデータＳ１０が入力される補償セル組立て回
路１０では、演算回路９からのパリティビットＲＰiを
ｉ＝１からｉ＝ｎまで集めて１セル分のデータを組み立
てて、補償セルＳ１１として欠落セル挿入回路１３に出
力する。補償セルＳ１１の演算にｍセル分の時間を要す
るので、遅延回路Ｓ８ではその分の遅延補償を行なって
遅延データＳ９を欠落セル挿入回路１３に出力する。
【００１９】この欠落セル挿入回路１３では、データＳ
９に補償セルＳ１１を挿入タイミング信号Ｓ１４のタイ
ミングで挿入して、セル補償信号Ｓ１５をパリティセル
削除回路１４に出力する。なお、セル番号欠落検出回路
１１で検出された欠落セルの番号がｍときは、欠落セル
の補完は行なわない。このパリティセル削除回路１４で
は、パリティセルすなわち第ｍセルを削除して図２
（ｃ）に示す出力データＳ１６を出力端子ＯＵＴから外
部に出力する。
９に補償セルＳ１１を挿入タイミング信号Ｓ１４のタイ
ミングで挿入して、セル補償信号Ｓ１５をパリティセル
削除回路１４に出力する。なお、セル番号欠落検出回路
１１で検出された欠落セルの番号がｍときは、欠落セル
の補完は行なわない。このパリティセル削除回路１４で
は、パリティセルすなわち第ｍセルを削除して図２
（ｃ）に示す出力データＳ１６を出力端子ＯＵＴから外
部に出力する。
【００２０】なお、本発明は上述した実施例に限定され
ず、要旨の範囲での種々の変更実施が可能である。
ず、要旨の範囲での種々の変更実施が可能である。
【００２１】
【発明の効果】以上説明したように本発明によれば、送
信部側で各セルにセル番号を多重化するとともに、パリ
ティセルを付加した送信データを伝送路に送出すること
により、伝送路で欠落したセルを受信部側で容易に検出
することができ、パリティ演算のみの簡易な演算により
リアルタイムで欠落セルを補償できるという効果があ
る。これにより従来のような伝送能率の低下が起こらな
いとともに、回路構成を簡単化することができ、実装回
路規模の縮小を図れる。
信部側で各セルにセル番号を多重化するとともに、パリ
ティセルを付加した送信データを伝送路に送出すること
により、伝送路で欠落したセルを受信部側で容易に検出
することができ、パリティ演算のみの簡易な演算により
リアルタイムで欠落セルを補償できるという効果があ
る。これにより従来のような伝送能率の低下が起こらな
いとともに、回路構成を簡単化することができ、実装回
路規模の縮小を図れる。
【図１】本発明による伝送路誤り補償回路の一実施例を
示すブロック図である。
示すブロック図である。
【図２】送信データ、受信データおよび出力データの構
成を示すデータ構成図である。
成を示すデータ構成図である。
Ｕ１ 送信部 Ｕ２ 受信部 １ セル番号カウンタ ２ セル番号多重回路 ３ パリティ演算回路 ４ パリティセル組立て回路 ５ パリティセル挿入回路 ６ 伝送路 ７ セル番号分離回路 ８ 遅延回路 ９ 受信パリティ演算回路 １０ 補償セル組立て回路 １１ セル番号欠落検出回路 １２ 欠落セル挿入タイミング信号発生回路 １３ 欠落セル挿入回路 １４ パリティセル削除回路 Ｓ１ 入力データ Ｓ２ セル番号 Ｓ３ セル番号多重信号 Ｓ４ パリティデータ Ｓ５ パリティセル Ｓ６ 送信データ Ｓ７ 受信データ Ｓ８ 分離データ Ｓ９ 遅延データ Ｓ１０ 欠落セルデータ Ｓ１１ 補償セル Ｓ１２ 受信セル番号 Ｓ１３ 欠落セル番号 Ｓ１４ 挿入タイミング信号 Ｓ１５ セル補償信号 Ｓ１６ 出力データ
Claims (1)
- 【請求項１】 各セルがｎビットからなる入力データに
セルの順番を示す連続した１からｍ−１までのセル番号
を多重化してセル番号多重信号を出力するセル番号多重
化回路と、このセル番号多重信号が入力され、セル番号
の１からｍ−１までの各セルの第１ビットから第ｎビッ
ト中のｉ番目の構成ビット同士のｎ個のパリティビット
を演算して出力するパリティ演算回路と、このｎ個のパ
リティビットから１セル分のデータを組み立ててセル番
号ｍを多重化したパリティセルを出力するパリティセル
組立て回路と、上記セル番号多重信号にこのパリティセ
ルを挿入して送信データを作り、この送信データを伝送
路に送出するパリティセル挿入回路とを送信部が有し、 この伝送路より入力される受信データをデータとセル番
号とに分離して分離データと受信セル番号とを出力する
セル番号分離回路と、この受信セル番号が入力され、伝
送路で欠落したセルに対応するセル番号を検出して欠落
セル番号を出力するセル番号欠落検出回路と、上記分離
データが入力され、欠落セルを除くセル番号の１からｍ
までの各セルの第１ビットから第ｎビット中のｉ番目の
構成ビット同士のｎ個のパリティビットを演算して出力
するパリティ演算回路と、このｎ個のパリティビットか
ら１セル分のデータを組み立てて補償セルを出力する補
償セル組立て回路と、上記欠落セル番号に基づき、この
補償セルが挿入される欠落セル位置を示す挿入タイミン
グ信号を出力する欠落セル挿入タイミング信号発生回路
と、この挿入タイミング信号に基づき、上記分離データ
中の欠落セル位置に上記補償セルを挿入してセル補償信
号を出力する欠落セル挿入回路と、このセル補償信号か
らパリティセルを削除して出力データを出力するパリテ
ィセル削除回路とを受信部が有することを特徴とする伝
送路誤り補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192792A JPH05191438A (ja) | 1992-01-10 | 1992-01-10 | 伝送路誤り補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192792A JPH05191438A (ja) | 1992-01-10 | 1992-01-10 | 伝送路誤り補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191438A true JPH05191438A (ja) | 1993-07-30 |
Family
ID=12068702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192792A Pending JPH05191438A (ja) | 1992-01-10 | 1992-01-10 | 伝送路誤り補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191438A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219336A (ja) * | 1989-02-21 | 1990-08-31 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信装置 |
| JPH02295246A (ja) * | 1989-05-09 | 1990-12-06 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信装置 |
-
1992
- 1992-01-10 JP JP2192792A patent/JPH05191438A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219336A (ja) * | 1989-02-21 | 1990-08-31 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信装置 |
| JPH02295246A (ja) * | 1989-05-09 | 1990-12-06 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101674174B (zh) | 一种提高时钟稳定度的方法及设备 | |
| CN1289489A (zh) | 业务时钟恢复的电路和方法 | |
| EP0436069A2 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| US7725038B2 (en) | System and method for transporting unaltered optical data stream | |
| EP0372458B1 (en) | Synchronous multiplex transmission apparatus | |
| JP2762815B2 (ja) | 伝送路誤り補償回路 | |
| JPH05191438A (ja) | 伝送路誤り補償回路 | |
| US6438175B1 (en) | Data transmission method and apparatus | |
| US6061352A (en) | ATM cell receiver system with source clock recovery | |
| JPH0261826B2 (ja) | ||
| JP2669314B2 (ja) | データ転送装置 | |
| JP2769012B2 (ja) | セル抜け誤配送検出および訂正方法 | |
| EP0555998B1 (en) | A packet framer | |
| JPH04362819A (ja) | 同報通信装置 | |
| JPH04282936A (ja) | Ｓｔｍ信号とａｔｍ信号の変換／逆変換方式 | |
| JPH0834480B2 (ja) | パケット転送方式 | |
| JP3536799B2 (ja) | フレーム同期回路および同期方法、ならびにそのプログラムを記録した記録媒体 | |
| JP3522051B2 (ja) | Ｎビットパラレル信号セル転送方法とその装置 | |
| JP3256641B2 (ja) | Ａｔｍにおけるエラー訂正フレームの伝送方式 | |
| JPH06350573A (ja) | 監視データ付け替え回路 | |
| JP2951606B2 (ja) | 通信処理装置、パケッ卜交換機およびパケット処理方法 | |
| JPH06261066A (ja) | 損失セル再生方式 | |
| JP2937750B2 (ja) | ポインタ挿入装置 | |
| JP3594487B2 (ja) | テーブル情報登録方法およびテーブル情報送信装置 | |
| PACH et al. | Performance analysis of the class 4 transport protocol |