JPH05182497A - Ｒｏｍ試験装置及び方法 - Google Patents
Ｒｏｍ試験装置及び方法Info
- Publication number
- JPH05182497A JPH05182497A JP4000022A JP2292A JPH05182497A JP H05182497 A JPH05182497 A JP H05182497A JP 4000022 A JP4000022 A JP 4000022A JP 2292 A JP2292 A JP 2292A JP H05182497 A JPH05182497 A JP H05182497A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- expected value
- memory
- data
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭのバーストエラーによって全データが
０となり、しかもエラーチェック用の期待値が０であっ
ても、正しくハードウェアチェックを行い不良検出でき
るＲＯＭ試験装置及び方法を提供する。 【構成】 ＲＯＭ情報計算手段１として、ＲＯＭ内デー
タの加算による演算式（Ａ）とＲＯＭ内データから１減
じた値の加算による演算式（Ｂ）とに適応しその演算結
果をＲＯＭ情報記憶部２に記憶する。あらかじめ前式と
同じ演算で計算した期待値とその各々からｎ減じた後式
に対する期待値とがＲＯＭ期待値記憶部３に記憶されて
いる。ＲＯＭ情報チェック手段４はそれぞれの記憶部の
値と上記期待値とを比較し、不良判定を行う。
０となり、しかもエラーチェック用の期待値が０であっ
ても、正しくハードウェアチェックを行い不良検出でき
るＲＯＭ試験装置及び方法を提供する。 【構成】 ＲＯＭ情報計算手段１として、ＲＯＭ内デー
タの加算による演算式（Ａ）とＲＯＭ内データから１減
じた値の加算による演算式（Ｂ）とに適応しその演算結
果をＲＯＭ情報記憶部２に記憶する。あらかじめ前式と
同じ演算で計算した期待値とその各々からｎ減じた後式
に対する期待値とがＲＯＭ期待値記憶部３に記憶されて
いる。ＲＯＭ情報チェック手段４はそれぞれの記憶部の
値と上記期待値とを比較し、不良判定を行う。
Description
【０００１】
【産業上の利用分野】本発明はある種の演算により算出
したＲＯＭチェックデータと、あらかじめ記憶してある
期待値とを比較することにより、ＲＯＭの不良検出を行
うＲＯＭ試験装置及び方法に関するものである。
したＲＯＭチェックデータと、あらかじめ記憶してある
期待値とを比較することにより、ＲＯＭの不良検出を行
うＲＯＭ試験装置及び方法に関するものである。
【０００２】
【従来の技術】従来の読出し専用メモリ装置（以下ＲＯ
Ｍ）の書込みデータチェックを行う試験装置は、試験対
象とするＲＯＭごとに、そのＲＯＭ内に書き込まれる全
データの総和を求め、さらにその総和データをＲＯＭに
目的とするデータを書き込む際に、ＲＯＭ内に設けた冗
長部分に共に書き込んで記憶させておく。そうして、同
じ計算式によって計算された期待値と、上記ＲＯＭ内に
記憶させた総和データの読出し値とを比較することで、
ＲＯＭの不良検出を行っていた。
Ｍ）の書込みデータチェックを行う試験装置は、試験対
象とするＲＯＭごとに、そのＲＯＭ内に書き込まれる全
データの総和を求め、さらにその総和データをＲＯＭに
目的とするデータを書き込む際に、ＲＯＭ内に設けた冗
長部分に共に書き込んで記憶させておく。そうして、同
じ計算式によって計算された期待値と、上記ＲＯＭ内に
記憶させた総和データの読出し値とを比較することで、
ＲＯＭの不良検出を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記した
従来のＲＯＭ試験装置では、ＲＯＭ内冗長部分に記憶さ
せた一つの式による加算演算の値と、期待値との比較で
あるため、試験対象となるＲＯＭがバーストエラー（連
続して２ビット以上誤ること）を起こし、ＲＯＭ内デー
タがすべてゼロである場合その演算結果は当然のごとく
０となっているが、その期待値が偶然ゼロである時、期
待値と一致してしまい、結果的にそのバーストエラーを
起こしたＲＯＭは正常とみなされ、正しく不良検出でき
ないという欠点があった。
従来のＲＯＭ試験装置では、ＲＯＭ内冗長部分に記憶さ
せた一つの式による加算演算の値と、期待値との比較で
あるため、試験対象となるＲＯＭがバーストエラー（連
続して２ビット以上誤ること）を起こし、ＲＯＭ内デー
タがすべてゼロである場合その演算結果は当然のごとく
０となっているが、その期待値が偶然ゼロである時、期
待値と一致してしまい、結果的にそのバーストエラーを
起こしたＲＯＭは正常とみなされ、正しく不良検出でき
ないという欠点があった。
【０００４】そこで本発明の目的は、バーストエラーが
発生して記憶させた総和データが０となり、しかも演算
式の結果による期待値が０であるという、従来のＲＯＭ
ハードウェア不良検出が正しくできないような場合であ
っても、常にＲＯＭの不良検出が行えるＲＯＭ試験装置
及び方法を提供するものである。
発生して記憶させた総和データが０となり、しかも演算
式の結果による期待値が０であるという、従来のＲＯＭ
ハードウェア不良検出が正しくできないような場合であ
っても、常にＲＯＭの不良検出が行えるＲＯＭ試験装置
及び方法を提供するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の第一解決手段のＲＯＭ試験装置は、読出し専
用メモリ内に設けた冗長記憶領域部分であるＲＯＭ情報
記憶部と、前記メモリ内部に記憶させたデータを読み出
す処理と、メモリに書き込むべき複数のデータをもと
に、演算式相互に相関を有する第一と第二の演算式で計
算した第一と第二の計算結果データを、前記ＲＯＭ情報
記憶部に書き込み記憶させる処理を行うＲＯＭ情報計算
手段と、前記第一の演算式によって別途求めた第一の期
待値と、前記第二の演算式と同一結果を得る第三の演算
式によって求めた第二の期待値とを保持するＲＯＭ期待
値記憶部と、前記ＲＯＭ情報記憶部に保存記憶させた第
一及び第二の計算結果データが、前記ＲＯＭ期待値記憶
部に保持させた第一及び第二の期待値とが一致している
かどうかを調べることで前記メモリの記憶状態エラーチ
ェックを行うＲＯＭ情報チェック手段とを有することを
特徴とする。
の本発明の第一解決手段のＲＯＭ試験装置は、読出し専
用メモリ内に設けた冗長記憶領域部分であるＲＯＭ情報
記憶部と、前記メモリ内部に記憶させたデータを読み出
す処理と、メモリに書き込むべき複数のデータをもと
に、演算式相互に相関を有する第一と第二の演算式で計
算した第一と第二の計算結果データを、前記ＲＯＭ情報
記憶部に書き込み記憶させる処理を行うＲＯＭ情報計算
手段と、前記第一の演算式によって別途求めた第一の期
待値と、前記第二の演算式と同一結果を得る第三の演算
式によって求めた第二の期待値とを保持するＲＯＭ期待
値記憶部と、前記ＲＯＭ情報記憶部に保存記憶させた第
一及び第二の計算結果データが、前記ＲＯＭ期待値記憶
部に保持させた第一及び第二の期待値とが一致している
かどうかを調べることで前記メモリの記憶状態エラーチ
ェックを行うＲＯＭ情報チェック手段とを有することを
特徴とする。
【０００６】上記課題を解決するための本発明の第二解
決手段のＲＯＭ試験方法は、上記第一解決手段記載のＲ
ＯＭ情報記憶部とＲＯＭ期待値記憶部とを用い、しかも
上記第一解決手段記載のＲＯＭ情報計算手段と前記ＲＯ
Ｍ情報チェック手段とを情報処理装置で構成して前記メ
モリの記憶状態エラーチェックを行うことを特徴とす
る。
決手段のＲＯＭ試験方法は、上記第一解決手段記載のＲ
ＯＭ情報記憶部とＲＯＭ期待値記憶部とを用い、しかも
上記第一解決手段記載のＲＯＭ情報計算手段と前記ＲＯ
Ｍ情報チェック手段とを情報処理装置で構成して前記メ
モリの記憶状態エラーチェックを行うことを特徴とす
る。
【０００７】上記課題を解決するための本発明の第三解
決手段のＲＯＭ試験装置は、読出し専用メモリ内に設け
た冗長記憶領域部分であるＲＯＭ情報記憶部と、前記メ
モリ内部に記憶させたデータを読み出す処理と、メモリ
に書き込むべき複数のデータの全加算値を求める第一の
演算式と、前記メモリの複数のデータから各々１減算し
た値を全加算する第二の演算式とで、それぞれ計算した
第一と第二の計算結果データを、前記ＲＯＭ情報記憶部
に書き込み記憶させる処理を行うＲＯＭ情報計算手段
と、前記第一の演算式によって別途求めた第一の期待値
と、この第一の期待値から前記メモリ内のデータの数を
減算して求めた第二の期待値と、を保持するＲＯＭ期待
値記憶部と、前記ＲＯＭ情報記憶部に保存記憶させた第
一及び第二の計算結果データが、前記ＲＯＭ期待値記憶
部に保持させた第一及び第二の期待値とが一致している
かどうかを調べることで前記読出し専用メモリのエラー
チェックを行うＲＯＭ情報チェック手段とを有すること
を特徴とする。
決手段のＲＯＭ試験装置は、読出し専用メモリ内に設け
た冗長記憶領域部分であるＲＯＭ情報記憶部と、前記メ
モリ内部に記憶させたデータを読み出す処理と、メモリ
に書き込むべき複数のデータの全加算値を求める第一の
演算式と、前記メモリの複数のデータから各々１減算し
た値を全加算する第二の演算式とで、それぞれ計算した
第一と第二の計算結果データを、前記ＲＯＭ情報記憶部
に書き込み記憶させる処理を行うＲＯＭ情報計算手段
と、前記第一の演算式によって別途求めた第一の期待値
と、この第一の期待値から前記メモリ内のデータの数を
減算して求めた第二の期待値と、を保持するＲＯＭ期待
値記憶部と、前記ＲＯＭ情報記憶部に保存記憶させた第
一及び第二の計算結果データが、前記ＲＯＭ期待値記憶
部に保持させた第一及び第二の期待値とが一致している
かどうかを調べることで前記読出し専用メモリのエラー
チェックを行うＲＯＭ情報チェック手段とを有すること
を特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は、本発明の一実施例を示すブロック
構成図である。この図において、半導体集積回路等から
構成されている読出し専用メモリ（以下ＲＯＭ）内に設
けた冗長記憶領域部分であるＲＯＭ情報記憶部２は、Ｒ
ＯＭ情報計算手段１によって内部に記憶させられたデー
タを読み出されたり、または予めＲＯＭに書き込むべき
データをもとに以下で述べる演算式で計算した計算結果
データ等を、このＲＯＭ内に書き込み記憶させられるよ
うに接続されている。また上記ＲＯＭ情報計算手段１
は、外部補助記憶装置等のＲＯＭ期待値記憶部３と、デ
ータ授受の行えるように接続されている。これらＲＯＭ
期待値記憶部３及びＲＯＭ情報記憶部２は、ＲＯＭ情報
チェック手段４とデータの読出し等の授受が行えるよう
に接続されている。
構成図である。この図において、半導体集積回路等から
構成されている読出し専用メモリ（以下ＲＯＭ）内に設
けた冗長記憶領域部分であるＲＯＭ情報記憶部２は、Ｒ
ＯＭ情報計算手段１によって内部に記憶させられたデー
タを読み出されたり、または予めＲＯＭに書き込むべき
データをもとに以下で述べる演算式で計算した計算結果
データ等を、このＲＯＭ内に書き込み記憶させられるよ
うに接続されている。また上記ＲＯＭ情報計算手段１
は、外部補助記憶装置等のＲＯＭ期待値記憶部３と、デ
ータ授受の行えるように接続されている。これらＲＯＭ
期待値記憶部３及びＲＯＭ情報記憶部２は、ＲＯＭ情報
チェック手段４とデータの読出し等の授受が行えるよう
に接続されている。
【００１０】また本実施例ではＲＯＭ情報計算手段１の
一例として、ＲＯＭ内データ群の総和による演算式
（Ａ）と、各ＲＯＭ内のデータ各々から１減じた値の総
和による演算式（Ｂ）（下記に示す）とを用いて以下に
説明する。
一例として、ＲＯＭ内データ群の総和による演算式
（Ａ）と、各ＲＯＭ内のデータ各々から１減じた値の総
和による演算式（Ｂ）（下記に示す）とを用いて以下に
説明する。
【００１１】 Ｄ１＝ｄ1 ＋ｄ2 ＋ｄ3 ＋・・・＋ｄn …（Ａ） Ｄ２＝（ｄ1 −１）＋（ｄ2 −１）＋・・・＋（ｄn −１） …（Ｂ） Ｄ：算出データ ｄ：試験対象となるＲＯＭ内データ ｎ：各ＲＯＭ内データの総個数 図２に示す通り、試験対象とするｍ個のＲＯＭ内には、
各々ｎ個のデータが存在するものとすると、（Ａ）式に
よるそれぞれのＲＯＭのデータに対する演算は以下の
（１）のようになる。
各々ｎ個のデータが存在するものとすると、（Ａ）式に
よるそれぞれのＲＯＭのデータに対する演算は以下の
（１）のようになる。
【００１２】 Ｄ11＝ｄ11＋ｄ12＋ｄ13＋・・・＋ｄ1n Ｄ12＝ｄ21＋ｄ22＋ｄ23＋・・・＋ｄ2n …（１） ： ： Ｄ1m＝ｄm1＋ｄm2＋ｄm3＋・・・＋ｄmn そうして演算式（Ａ）を用いた演算結果の算出データの
集まりである（１）式から、 ＤS1＝（Ｄ11，Ｄ12，・・・，Ｄ1m） …（２） この（２）式による算出データ群ＤS1をＲＯＭ情報記憶
部２に記憶する。
集まりである（１）式から、 ＤS1＝（Ｄ11，Ｄ12，・・・，Ｄ1m） …（２） この（２）式による算出データ群ＤS1をＲＯＭ情報記憶
部２に記憶する。
【００１３】次に（Ｂ）式による演算は以下の（３）式
のようになる。
のようになる。
【００１４】 Ｄ21＝（ｄ11−１）＋（ｄ12−１）＋・・・＋（ｄ1n−１） Ｄ22＝（ｄ21−１）＋（ｄ22−１）＋・・・＋（ｄ2n−１） （３） ： ： Ｄ2m＝（ｄm1−１）＋（ｄm2−１）＋・・・＋（ｄmn−１） そうして演算式（Ｂ）式の演算結果による算出データの
集まりである（３）式から、 ＤS2＝（Ｄ21，Ｄ22, ・・・，Ｄ2m） …（４） この（４）式による算出データ群ＤS2を同じくＲＯＭ情
報記憶部２に記憶する。また、ＲＯＭ期待値記憶部３に
はあらかじめ、（Ａ）式と同じ計算式により算出された
（５）式に示すようなｍ個の期待値群ＸS1と、期待値群
ＸS1の各々の値からｎ減じたｍ個の値の期待値群Ｘ
S2（以下の（６）式に示す）とが記憶されている。
集まりである（３）式から、 ＤS2＝（Ｄ21，Ｄ22, ・・・，Ｄ2m） …（４） この（４）式による算出データ群ＤS2を同じくＲＯＭ情
報記憶部２に記憶する。また、ＲＯＭ期待値記憶部３に
はあらかじめ、（Ａ）式と同じ計算式により算出された
（５）式に示すようなｍ個の期待値群ＸS1と、期待値群
ＸS1の各々の値からｎ減じたｍ個の値の期待値群Ｘ
S2（以下の（６）式に示す）とが記憶されている。
【００１５】 ＸS1＝（Ｘ11，Ｘ12，・・・，Ｘ1m） …（５） ＸS2＝（Ｘ21，Ｘ22，・・・，Ｘ2m） …（６） これは（Ｂ）式の演算がＲＯＭ内のｎ個のデータそれぞ
れから、１減じた値の総和なので、その期待値ＸS2の各
要素は理論的にｎ個のデータの総和からｎ減じた値にな
っているはずだからである。
れから、１減じた値の総和なので、その期待値ＸS2の各
要素は理論的にｎ個のデータの総和からｎ減じた値にな
っているはずだからである。
【００１６】ＲＯＭ情報チェック手段４は、ＲＯＭ情報
記憶部２に記憶された算出データＤS1，ＤS2と、ＲＯＭ
期待値記憶部３の期待値群ＸS1，ＸS2に対してデータ比
較を行う。すなわち算出データ群ＤS1のｍ個の値
（Ｄ11，Ｄ12，・・・，Ｄ1m）はそれぞれ、期待値ＸS1
のｍ個の値（Ｘ11，Ｘ12，・・・，Ｘ1m）と、結果群Ｄ
S2のｍ個の値（Ｄ21，Ｄ22，・・・，Ｄ2m）はそれぞ
れ、期待値群ＸS2のｍ個の値（Ｘ21，Ｘ22，・・・，Ｘ
2m）とデータ値が一致しているか否かの比較を行う。
記憶部２に記憶された算出データＤS1，ＤS2と、ＲＯＭ
期待値記憶部３の期待値群ＸS1，ＸS2に対してデータ比
較を行う。すなわち算出データ群ＤS1のｍ個の値
（Ｄ11，Ｄ12，・・・，Ｄ1m）はそれぞれ、期待値ＸS1
のｍ個の値（Ｘ11，Ｘ12，・・・，Ｘ1m）と、結果群Ｄ
S2のｍ個の値（Ｄ21，Ｄ22，・・・，Ｄ2m）はそれぞ
れ、期待値群ＸS2のｍ個の値（Ｘ21，Ｘ22，・・・，Ｘ
2m）とデータ値が一致しているか否かの比較を行う。
【００１７】その結果、図２に示すようにａ番目のＲＯ
Ｍａにおける算出データ群ＤS1中のＤ1aと、期待値群Ｘ
S1中のＸ1aとが一致し、なおかつ算出データ群ＤS2中の
Ｄ2aと、期待値群ＸS2中のＸ2aとが一致した時、ＲＯＭ
ａは正常であると判断する（７）。この時、Ｄ1a、Ｄ2a
の何れか一方でも一致しない場合、ＲＯＭａは不良であ
ると判断できる。 Ｄ1a＝Ｘ1aかつＤ2a＝Ｘ2a １≦ａ≦ｎ …（７） なお、上例においてはＲＯＭ情報計算手段１として上記
のような式（Ａ），（Ｂ）を用いたものを示したが、そ
の他様々の演算式であってもよい。ただし、用いる二つ
の式には相互に相関を持つ必要はある。さらにまた、試
験対象として半導体集積回路からなるメモリチップを上
例では示したが、ＣＤＲＯＭの様な光学系記憶媒体のハ
ードウェア試験を行うものでもよい。
Ｍａにおける算出データ群ＤS1中のＤ1aと、期待値群Ｘ
S1中のＸ1aとが一致し、なおかつ算出データ群ＤS2中の
Ｄ2aと、期待値群ＸS2中のＸ2aとが一致した時、ＲＯＭ
ａは正常であると判断する（７）。この時、Ｄ1a、Ｄ2a
の何れか一方でも一致しない場合、ＲＯＭａは不良であ
ると判断できる。 Ｄ1a＝Ｘ1aかつＤ2a＝Ｘ2a １≦ａ≦ｎ …（７） なお、上例においてはＲＯＭ情報計算手段１として上記
のような式（Ａ），（Ｂ）を用いたものを示したが、そ
の他様々の演算式であってもよい。ただし、用いる二つ
の式には相互に相関を持つ必要はある。さらにまた、試
験対象として半導体集積回路からなるメモリチップを上
例では示したが、ＣＤＲＯＭの様な光学系記憶媒体のハ
ードウェア試験を行うものでもよい。
【００１８】
【発明の効果】以上説明したように、本発明は複数の相
関関係のある演算式を用いてＲＯＭに記憶させるデータ
に対して、その演算式用いて計算した複数の結果値をＲ
ＯＭの冗長部分に記憶させておき、さらにその記憶させ
た複数の結果値を読み出し、これとは別途上記演算式に
よって演算した期待値との比較によりハードウェアエラ
ーチェックを行うようにしたので、ＲＯＭがバーストエ
ラーを起こしてＲＯＭ内データがすべてゼロで、しかも
期待値が偶然ゼロであったとしても、他方の演算式によ
って必ずハードウェアエラーを検出することができる。
関関係のある演算式を用いてＲＯＭに記憶させるデータ
に対して、その演算式用いて計算した複数の結果値をＲ
ＯＭの冗長部分に記憶させておき、さらにその記憶させ
た複数の結果値を読み出し、これとは別途上記演算式に
よって演算した期待値との比較によりハードウェアエラ
ーチェックを行うようにしたので、ＲＯＭがバーストエ
ラーを起こしてＲＯＭ内データがすべてゼロで、しかも
期待値が偶然ゼロであったとしても、他方の演算式によ
って必ずハードウェアエラーを検出することができる。
【図１】本発明の一実施例を示すブロック構成図であ
る。
る。
【図２】試験対象となるＲＯＭのデータを示す図であ
る。
る。
１ ＲＯＭ情報計算手段 ２ ＲＯＭ情報記憶部 ３ ＲＯＭ期待値記憶部 ４ ＲＯＭ情報チェック手段
Claims (3)
- 【請求項１】読出し専用メモリ内に設けた冗長記憶領域
部分であるＲＯＭ情報記憶部と、 前記メモリ内部に記憶させたデータを読み出す処理と、
メモリに書き込むべき複数のデータをもとに、演算式相
互に相関を有する第一と第二の演算式で計算した第一と
第二の計算結果データを、前記ＲＯＭ情報記憶部に書き
込み記憶させる処理を行うＲＯＭ情報計算手段と、 前記第一の演算式によって別途求めた第一の期待値と、
前記第二の演算式と同一結果を得る第三の演算式によっ
て求めた第二の期待値とを保持するＲＯＭ期待値記憶部
と、 前記ＲＯＭ情報記憶部に保存記憶させた第一及び第二の
計算結果データが、前記ＲＯＭ期待値記憶部に保持させ
た第一及び第二の期待値とが一致しているかどうかを調
べることで前記メモリの記憶状態エラーチェックを行う
ＲＯＭ情報チェック手段とを有することを特徴とするＲ
ＯＭ試験装置。 - 【請求項２】請求項１記載のＲＯＭ情報記憶部とＲＯＭ
期待値記憶部とを用い、 請求項１記載のＲＯＭ情報計算手段と前記ＲＯＭ情報チ
ェック手段とを情報処理装置で構成して前記メモリの記
憶状態エラーチェックを行うことを特徴とするＲＯＭ試
験方法。 - 【請求項３】読出し専用メモリ内に設けた冗長記憶領域
部分であるＲＯＭ情報記憶部と、 前記メモリ内部に記憶させたデータを読み出す処理と、
メモリに書き込むべき複数のデータの全加算値を求める
第一の演算式と、前記メモリの複数のデータから各々１
減算した値を全加算する第二の演算式とで、それぞれ計
算した第一と第二の計算結果データを、前記ＲＯＭ情報
記憶部に書き込み記憶させる処理を行うＲＯＭ情報計算
手段と、 前記第一の演算式によって別途求めた第一の期待値と、
この第一の期待値から前記メモリ内のデータの数を減算
して求めた第二の期待値と、を保持するＲＯＭ期待値記
憶部と、 前記ＲＯＭ情報記憶部に保存記憶させた第一及び第二の
計算結果データが、前記ＲＯＭ期待値記憶部に保持させ
た第一及び第二の期待値とが一致しているかどうかを調
べることで前記読出し専用メモリのエラーチェックを行
うＲＯＭ情報チェック手段とを有することを特徴とする
ＲＯＭ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000022A JPH05182497A (ja) | 1992-01-06 | 1992-01-06 | Ｒｏｍ試験装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000022A JPH05182497A (ja) | 1992-01-06 | 1992-01-06 | Ｒｏｍ試験装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182497A true JPH05182497A (ja) | 1993-07-23 |
Family
ID=11462778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000022A Pending JPH05182497A (ja) | 1992-01-06 | 1992-01-06 | Ｒｏｍ試験装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182497A (ja) |
-
1992
- 1992-01-06 JP JP4000022A patent/JPH05182497A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7308621B2 (en) | Testing of ECC memories | |
| US7206988B1 (en) | Error-correction memory architecture for testing production errors | |
| JPH01201736A (ja) | マイクロコンピュータ | |
| JP2519286B2 (ja) | アドレス・ライン・テスト方法 | |
| US7020034B2 (en) | Method and apparatus for dynamically hiding a defect in an embedded memory | |
| JP2002504255A (ja) | メモリセルを有する装置およびメモリセルの機能検査のための方法 | |
| JP3011522B2 (ja) | アレイのメモリ・セルの障害を検査する装置及び方法 | |
| JPH05182497A (ja) | Ｒｏｍ試験装置及び方法 | |
| JP2002536777A (ja) | 集積半導体メモリのメモリセルの機能検査方法 | |
| JPS6011952A (ja) | 誤り訂正機構付半導体メモリ装置 | |
| EP0599524A2 (en) | Self test mechanism for embedded memory arrays | |
| JP2808983B2 (ja) | メモリ診断方法 | |
| JPH10148658A (ja) | メモリ試験装置 | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPS585681A (ja) | 半導体メモリ試験装置 | |
| JP2003036694A (ja) | 半導体装置 | |
| JPH04212800A (ja) | Ｒａｍのデータ線試験方法 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JPH0241119B2 (ja) | ||
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JPH0628896A (ja) | Ｂｉｓｔによるメモリのテスト方法 | |
| JP2598803Y2 (ja) | 半導体メモリ試験装置 |