JPH05178382A - チップトレー - Google Patents
チップトレーInfo
- Publication number
- JPH05178382A JPH05178382A JP5010691A JP5010691A JPH05178382A JP H05178382 A JPH05178382 A JP H05178382A JP 5010691 A JP5010691 A JP 5010691A JP 5010691 A JP5010691 A JP 5010691A JP H05178382 A JPH05178382 A JP H05178382A
- Authority
- JP
- Japan
- Prior art keywords
- thin plate
- chip
- substrate
- chip tray
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】
【目的】 任意の大きさの半導体チップに対応すること
ができるチップトレーを容易かつ安価に提供する。 【構成】 碁盤目状に等間隔に配置され、エッチングに
より形成された複数個の開口部１２を有する金属性薄板
１４と、薄板１４を支持する基板１１とからなり、薄板
１４と基板１１は接着層１５により接合されている。開
口部１２に半導体チップを格納する。 【効果】 本発明においてはチップを格納するための開
口部１２は、エッチングにより形成されているので、チ
ップの種類毎に金型を作製しプラスチックを成形加工し
て製造していた従来のチップトレーより容易かつ安価に
作製することが可能となる。
ができるチップトレーを容易かつ安価に提供する。 【構成】 碁盤目状に等間隔に配置され、エッチングに
より形成された複数個の開口部１２を有する金属性薄板
１４と、薄板１４を支持する基板１１とからなり、薄板
１４と基板１１は接着層１５により接合されている。開
口部１２に半導体チップを格納する。 【効果】 本発明においてはチップを格納するための開
口部１２は、エッチングにより形成されているので、チ
ップの種類毎に金型を作製しプラスチックを成形加工し
て製造していた従来のチップトレーより容易かつ安価に
作製することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣの組立て工程で使用
されるオートダイボンダー用のチップトレーに関するも
のである。
されるオートダイボンダー用のチップトレーに関するも
のである。
【０００２】
【従来の技術】図４は、従来用いられているチップトレ
ーの構造を表す模式断面図である。図４において、基板
５１の一方の面に開口部５２が碁盤目状に等間隔に形成
されており、この開口部５２に半導体チップを格納する
構成となっている。
ーの構造を表す模式断面図である。図４において、基板
５１の一方の面に開口部５２が碁盤目状に等間隔に形成
されており、この開口部５２に半導体チップを格納する
構成となっている。
【０００３】このようなチップトレーは、一般に基板材
料としてプラスチックを使用しており、所定の形状を有
する金型を準備した上で、射出成形等の方法で作製され
ていた。
料としてプラスチックを使用しており、所定の形状を有
する金型を準備した上で、射出成形等の方法で作製され
ていた。
【０００４】
【発明が解決しようとする課題】ところで、オートダイ
ボンダで半導体チップを自動的にマウントする際には半
導体チップの向きを一定にしなければならないので、開
口部５２の大きさは半導体チップより大きく、かつ格納
された半導体チップが回転しない程度に小さくしなけれ
ばならない。また、チップをトレーから取り出す作業も
自動化されているため、この開口部は、かなり正確に等
間隔の距離をもって設ける必要がある。
ボンダで半導体チップを自動的にマウントする際には半
導体チップの向きを一定にしなければならないので、開
口部５２の大きさは半導体チップより大きく、かつ格納
された半導体チップが回転しない程度に小さくしなけれ
ばならない。また、チップをトレーから取り出す作業も
自動化されているため、この開口部は、かなり正確に等
間隔の距離をもって設ける必要がある。
【０００５】さらに、一般的にこの種のチップトレーは
何枚も重ねた状態で使用するため、開口部５２の深さは
前記半導体チップの厚さよりも深くしなければならない
が、逆に、あまり深すぎるとチップをトレーから取り出
す作業に支障をきたすのでチップ毎に深さについても正
確に定める必要がある。
何枚も重ねた状態で使用するため、開口部５２の深さは
前記半導体チップの厚さよりも深くしなければならない
が、逆に、あまり深すぎるとチップをトレーから取り出
す作業に支障をきたすのでチップ毎に深さについても正
確に定める必要がある。
【０００６】上記した条件を満たすように、半導体チッ
プの種類毎に、凹部の大きさ・深さの異なるチップトレ
ーを作製する必要があるが、前述したように、従来のこ
の種のチップトレーはプラスチックの成形加工によって
製造しているため、結局半導体チップの種類毎に異なる
金型を用意する必要がある。
プの種類毎に、凹部の大きさ・深さの異なるチップトレ
ーを作製する必要があるが、前述したように、従来のこ
の種のチップトレーはプラスチックの成形加工によって
製造しているため、結局半導体チップの種類毎に異なる
金型を用意する必要がある。
【０００７】この金型は精密金型であり非常に高価であ
るため、チップトレー作製には高いコストが要求される
ことになり、半導体チップの多品種少量生産の傾向が進
む中で問題となっていた。
るため、チップトレー作製には高いコストが要求される
ことになり、半導体チップの多品種少量生産の傾向が進
む中で問題となっていた。
【０００８】本発明はこのような従来の問題点に鑑みて
なされたもので、任意の大きさの半導体チップに対応す
ることができるチップトレーを容易かつ安価に提供する
ことを目的とする。
なされたもので、任意の大きさの半導体チップに対応す
ることができるチップトレーを容易かつ安価に提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明では、エッチング
により形成された、チップを格納するための、碁盤目状
に等間隔に配置された開口部を有する薄板と、該薄板を
支持する基板とを有し、該基板が前記薄板に接合された
チップトレーとすることにより、上記の課題を達成して
いる。
により形成された、チップを格納するための、碁盤目状
に等間隔に配置された開口部を有する薄板と、該薄板を
支持する基板とを有し、該基板が前記薄板に接合された
チップトレーとすることにより、上記の課題を達成して
いる。
【００１０】
【作用】本発明においては、エッチングマスクを用いて
金属等の薄板を一般的な手法でエッチングすることによ
り開口部を形成するものである。これにより、エッチン
グマスクをチップの形状に合せて設計し、使用する薄板
の厚さを変えることにより、所望の大きさあるいは深さ
をもつ開口部を得ることが可能となる。
金属等の薄板を一般的な手法でエッチングすることによ
り開口部を形成するものである。これにより、エッチン
グマスクをチップの形状に合せて設計し、使用する薄板
の厚さを変えることにより、所望の大きさあるいは深さ
をもつ開口部を得ることが可能となる。
【００１１】本発明に係るチップトレーにおいても、チ
ップの種類毎にそれぞれのチップに適したエッチングマ
スクを用意する必要がある。しかしながら、このマスク
としては一般にエッチングに用いられているポリエステ
ル製のネガフィルムを使用することが可能である。この
ようなエッチングマスクが、金型に比べてはるかに容易
かつ安価に得られるのは周知のところである。従って、
半導体チップの種類毎に異なる金型の製作が必要となり
多大なコストを要するという不都合は解消する。
ップの種類毎にそれぞれのチップに適したエッチングマ
スクを用意する必要がある。しかしながら、このマスク
としては一般にエッチングに用いられているポリエステ
ル製のネガフィルムを使用することが可能である。この
ようなエッチングマスクが、金型に比べてはるかに容易
かつ安価に得られるのは周知のところである。従って、
半導体チップの種類毎に異なる金型の製作が必要となり
多大なコストを要するという不都合は解消する。
【００１２】なお、薄板には加工が容易なアルミニウ
ム、ニッケル、銅、真鍮、ステンレス等の一般的な金属
薄板を用いることができる。
ム、ニッケル、銅、真鍮、ステンレス等の一般的な金属
薄板を用いることができる。
【００１３】また、薄板に設ける開口部の大きさは半導
体チップより大きく、半導体チップが回転しない程度に
小さければよい。一般的には、該半導体チップの回転は
４〜７°程度に抑えられるように、前記開口部の大きさ
は半導体チップより０．５〜０．６ｍｍ大きくする。
体チップより大きく、半導体チップが回転しない程度に
小さければよい。一般的には、該半導体チップの回転は
４〜７°程度に抑えられるように、前記開口部の大きさ
は半導体チップより０．５〜０．６ｍｍ大きくする。
【００１４】また、前述の如くチップトレーは何枚も重
ねた状態で使用するため、開口部の深さは一般的に半導
体チップの厚さより０．１〜０．２ｍｍ厚くする。
ねた状態で使用するため、開口部の深さは一般的に半導
体チップの厚さより０．１〜０．２ｍｍ厚くする。
【００１５】さらに本発明によれば、薄板を支持する基
板は半導体チップの種類によらず、共通のものを使用す
ることが可能で、薄板部分を変えるだけで半導体チップ
の変更にも容易に対応することができる。この基板の素
材としては特に限られるものではないが、例えばプラス
チックを成形加工して使用する場合でも、半導体チップ
の種類毎に用意する必要がないので、従来より容易かつ
安価に得られることは言うまでもない。
板は半導体チップの種類によらず、共通のものを使用す
ることが可能で、薄板部分を変えるだけで半導体チップ
の変更にも容易に対応することができる。この基板の素
材としては特に限られるものではないが、例えばプラス
チックを成形加工して使用する場合でも、半導体チップ
の種類毎に用意する必要がないので、従来より容易かつ
安価に得られることは言うまでもない。
【００１６】基板と薄板を接合するには、一般的なエポ
キシ系の接着剤や両面テープ等を使用すればよい。
キシ系の接着剤や両面テープ等を使用すればよい。
【００１７】
（第１実施例） 図１(a) は本発明に係る第１実施例を
示す平面図、図１(b)は図１(a) のＡ−Ａ矢視断面図で
ある。本実施例によるチップトレーは、碁盤目状に等間
隔に配置され、エッチングにより形成された複数個の開
口部１２を有するアルミニウム製薄板１４と、薄板１４
を支持する基板１１とからなり、薄板１４と基板１１は
接着層１５により接合される構成となっている。
示す平面図、図１(b)は図１(a) のＡ−Ａ矢視断面図で
ある。本実施例によるチップトレーは、碁盤目状に等間
隔に配置され、エッチングにより形成された複数個の開
口部１２を有するアルミニウム製薄板１４と、薄板１４
を支持する基板１１とからなり、薄板１４と基板１１は
接着層１５により接合される構成となっている。
【００１８】本実施例の薄板１４にはアルミニウムを用
いたが、その他にも加工が容易なアルミニウム、ニッケ
ル、銅、真鍮、ステンレス等の一般的な金属薄板を用い
ることができる。
いたが、その他にも加工が容易なアルミニウム、ニッケ
ル、銅、真鍮、ステンレス等の一般的な金属薄板を用い
ることができる。
【００１９】開口部１２の大きさは格納すべき半導体チ
ップより大きく、該半導体チップが回転しない程度に小
さければよい。具体的には、該半導体チップの回転は４
〜７°程度に抑えられるように、開口部１２の大きさは
半導体チップより０．５〜０．６ｍｍ大きくする。ま
た、前述の如くチップトレーは何枚も重ねた状態で使用
するため、開口部１２の深さは一般的に半導体チップの
厚さより０．１〜０．２ｍｍ深いものとしてある。
ップより大きく、該半導体チップが回転しない程度に小
さければよい。具体的には、該半導体チップの回転は４
〜７°程度に抑えられるように、開口部１２の大きさは
半導体チップより０．５〜０．６ｍｍ大きくする。ま
た、前述の如くチップトレーは何枚も重ねた状態で使用
するため、開口部１２の深さは一般的に半導体チップの
厚さより０．１〜０．２ｍｍ深いものとしてある。
【００２０】基板１１には、プラスチックなどが使用で
き、接着層１５には一般的なエポキシ系の接着剤や両面
テープ等が使用できる。
き、接着層１５には一般的なエポキシ系の接着剤や両面
テープ等が使用できる。
【００２１】本実施例のチップトレーは、一般的なエッ
チングの手法を用いて作製できる。例えば、薄板上にチ
ップを格納するための開口部となる長方形部分を碁盤目
状に等間隔で配列したレジストパターンをフォトリソグ
ラフィーにより形成する。次にエッチングマシンによ
り、レジストの付着していない部分の薄板をエッチング
する。次いで、レジストを剥離し、薄板１４を接着剤等
を用いて基板１１と接合する。
チングの手法を用いて作製できる。例えば、薄板上にチ
ップを格納するための開口部となる長方形部分を碁盤目
状に等間隔で配列したレジストパターンをフォトリソグ
ラフィーにより形成する。次にエッチングマシンによ
り、レジストの付着していない部分の薄板をエッチング
する。次いで、レジストを剥離し、薄板１４を接着剤等
を用いて基板１１と接合する。
【００２２】（第２実施例） 図２は本発明に係る第２
実施例の平面図である。本実施例のチップトレーにおい
ては、碁盤目状に等間隔に配置されエッチングにより形
成された開口部３２を有する薄板３４と、該薄板３４を
支持する基板３１を有し、前記薄板３４と該基板３１と
は接着剤注入用穴３６を通して注入された接着剤により
接合されている。
実施例の平面図である。本実施例のチップトレーにおい
ては、碁盤目状に等間隔に配置されエッチングにより形
成された開口部３２を有する薄板３４と、該薄板３４を
支持する基板３１を有し、前記薄板３４と該基板３１と
は接着剤注入用穴３６を通して注入された接着剤により
接合されている。
【００２３】本実施例によれば、薄板３４と基板３１と
は、部分的に接合されているだけなので、薄板３４を容
易に交換することができる。従って同じ基板を何回も使
用する場合や、一つの基板を異なる種類の半導体チップ
にも適用する場合に特に有利である。なお、接着剤注入
用穴は薄板内に少なくとも４か所あれば、薄板と基板と
を充分な強度で接合することが可能である。
は、部分的に接合されているだけなので、薄板３４を容
易に交換することができる。従って同じ基板を何回も使
用する場合や、一つの基板を異なる種類の半導体チップ
にも適用する場合に特に有利である。なお、接着剤注入
用穴は薄板内に少なくとも４か所あれば、薄板と基板と
を充分な強度で接合することが可能である。
【００２４】（第３実施例） 図３は本発明に係る第３
実施例を示す平面図である。本実施例のチップトレーに
おいては、碁盤目状にそれぞれ等間隔に配置されエッチ
ングにより形成された開口部４２ａと開口部４２ｂとを
有する薄板４４と、該薄板４４を支持する基板４１とを
有し、薄板４４と基板４１は接着層（不図示）により接
合され、開口部４２ａと開口部４２ｂとは一定の間隔で
互いに隣り合うようどの列も同じように配置される構成
となっている。
実施例を示す平面図である。本実施例のチップトレーに
おいては、碁盤目状にそれぞれ等間隔に配置されエッチ
ングにより形成された開口部４２ａと開口部４２ｂとを
有する薄板４４と、該薄板４４を支持する基板４１とを
有し、薄板４４と基板４１は接着層（不図示）により接
合され、開口部４２ａと開口部４２ｂとは一定の間隔で
互いに隣り合うようどの列も同じように配置される構成
となっている。
【００２５】本実施例によれば２つの異なる半導体チッ
プを同一のパッケージもしくはプリント配線基板にダイ
ボンドする場合でも、第１及び第２の実施例と同様に用
意かつ安価に対応できるという利点がある。更に、２つ
の異なる半導体チップを同一のパッケージもしくはプリ
ント配線基板にダイボンドする場合だけではなく、２つ
以上複数の異なる半導体チップを同一のパッケージもし
くはプリント配線基板にダイボンドする場合にも適用で
きる。
プを同一のパッケージもしくはプリント配線基板にダイ
ボンドする場合でも、第１及び第２の実施例と同様に用
意かつ安価に対応できるという利点がある。更に、２つ
の異なる半導体チップを同一のパッケージもしくはプリ
ント配線基板にダイボンドする場合だけではなく、２つ
以上複数の異なる半導体チップを同一のパッケージもし
くはプリント配線基板にダイボンドする場合にも適用で
きる。
【００２６】すなわち、半導体チップの多品種少量生産
においては、上述したようなダイボンドを行う場合、多
種類のチップを格納することができるチップトレーを用
いた方が効率的であるが、そのようなチップトレーは、
コスト的な負担が大きいために生産されていなかった。
しかしながら、本実施例によれば、少量のチップトレー
を生産する場合でも多量に生産するときと同程度のコス
トで生産可能であり、このような問題を解決することが
できる。
においては、上述したようなダイボンドを行う場合、多
種類のチップを格納することができるチップトレーを用
いた方が効率的であるが、そのようなチップトレーは、
コスト的な負担が大きいために生産されていなかった。
しかしながら、本実施例によれば、少量のチップトレー
を生産する場合でも多量に生産するときと同程度のコス
トで生産可能であり、このような問題を解決することが
できる。
【００２７】本発明に係るチップトレーには、ここで述
べた構成以外に例えば、銅張積層板の表面の銅をエッチ
ングしたものや、薄板と基板とを金属で一体的に構成し
たものも含まれる。
べた構成以外に例えば、銅張積層板の表面の銅をエッチ
ングしたものや、薄板と基板とを金属で一体的に構成し
たものも含まれる。
【００２８】
【発明の効果】以上のように本発明によれば、碁盤目状
に等間隔に配置されエッチングにより形成された開口部
を有する薄板と、該薄板を支持する基板を有し、該基板
と前記薄板とが接合される構成となっているので、任意
の大きさに対応できるオートダイボンダ用のチップトレ
ーを容易かつ安価に提供できるという効果がある。
に等間隔に配置されエッチングにより形成された開口部
を有する薄板と、該薄板を支持する基板を有し、該基板
と前記薄板とが接合される構成となっているので、任意
の大きさに対応できるオートダイボンダ用のチップトレ
ーを容易かつ安価に提供できるという効果がある。
【００２９】なお、不要になった従来のチップトレーに
ついて、表面に設けた開口部を研磨等により平滑にすれ
ば、本発明によるチップトレーの基板材料として使用す
ることが可能である。このようにした場合には、資源の
再利用が可能となるという効果がある。
ついて、表面に設けた開口部を研磨等により平滑にすれ
ば、本発明によるチップトレーの基板材料として使用す
ることが可能である。このようにした場合には、資源の
再利用が可能となるという効果がある。
【００３０】さらに、本発明に係るチップトレーにおい
ては、基板と薄板を接合するには、一般的なエポキシ系
の接着剤や両面テープ等を使用する。これらの接着剤や
両面テープは物理的あるいは化学的手段により取除くこ
とができるので、半導体チップを変更したときや薄板部
分が摩耗したときなど、基板の部分については再使用が
可能であり、資源の有効利用に役立つものである。
ては、基板と薄板を接合するには、一般的なエポキシ系
の接着剤や両面テープ等を使用する。これらの接着剤や
両面テープは物理的あるいは化学的手段により取除くこ
とができるので、半導体チップを変更したときや薄板部
分が摩耗したときなど、基板の部分については再使用が
可能であり、資源の有効利用に役立つものである。
【図１】図１(a) は本発明による第１実施例のチップト
レーを示す平面図であり、図１(b) は図１(a) のＡ−Ａ
矢視断面図である。
レーを示す平面図であり、図１(b) は図１(a) のＡ−Ａ
矢視断面図である。
【図２】本発明による第２実施例のチップトレーを示す
平面図である。
平面図である。
【図３】本発明による第３実施例のチップトレーを示す
平面図である。
平面図である。
【図４】従来のチップトレーを示す断面図である。
【符号の説明】 １１、３１、４１、５１ 基板 １２、３２、４２ａ、４２ｂ 開口部 １４、３４、４４ 薄板 １５ 接着層 ３６ 接着剤注入用穴 ５２ 凹部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 久生 東京都品川区西大井一丁目６番３号 株式 会社ニコン大井製作所内
Claims (3)
- 【請求項１】 エッチングにより形成された、チップを
格納するための、碁盤目状に等間隔に配置された開口部
を有する薄板と、該薄板を支持する基板とを有し、該基
板が前記薄板に接合されたものであることを特徴とする
チップトレー。 - 【請求項２】 前記薄板が複数個の穴を有し、該穴に接
着剤を注入することにより前記基板と前記薄板とが接合
されることを特徴とする請求項１記載のチップトレー。 - 【請求項３】 前記薄板に異なる形状のチップを格納す
るための、各チップの形状に応じた開口部を有すること
を特徴とする請求項１記載のチップトレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5010691A JPH05178382A (ja) | 1991-02-25 | 1991-02-25 | チップトレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5010691A JPH05178382A (ja) | 1991-02-25 | 1991-02-25 | チップトレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05178382A true JPH05178382A (ja) | 1993-07-20 |
Family
ID=12849835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5010691A Pending JPH05178382A (ja) | 1991-02-25 | 1991-02-25 | チップトレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05178382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479624B1 (ko) * | 1997-06-02 | 2005-08-31 | 엔테그리스, 아이엔씨. | 전자장치저장용의끈끈이필름프레임 |
-
1991
- 1991-02-25 JP JP5010691A patent/JPH05178382A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479624B1 (ko) * | 1997-06-02 | 2005-08-31 | 엔테그리스, 아이엔씨. | 전자장치저장용의끈끈이필름프레임 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4049903A (en) | Circuit film strip and manufacturing method | |
| JP3883784B2 (ja) | 板状体および半導体装置の製造方法 | |
| US7163846B2 (en) | Method for manufacturing circuit devices | |
| TWI254964B (en) | Stereolithographic seal and support structure for semiconductor wafer | |
| US7340828B2 (en) | Method for producing metal/ceramic bonding circuit board | |
| US5281556A (en) | Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane | |
| JPS61222151A (ja) | 半導体搭載用プリント配線板の製造方法 | |
| JPH05178382A (ja) | チップトレー | |
| US20040164430A1 (en) | Circuit device and method of manufacture thereof | |
| US20030102572A1 (en) | Integrated assembly protocol | |
| JP2002110716A (ja) | 半導体装置の製造方法 | |
| CN111885857B (zh) | 印刷电路板的制作方法及印刷电路板 | |
| JP2004064086A (ja) | 半導体パッケージ用フィルムキャリアテープ及びその製造方法 | |
| KR101013554B1 (ko) | 적층 반도체 패키지 및 이의 제조 방법 | |
| JPH0635139B2 (ja) | 樹脂成形体の製造方法 | |
| CN111146092A (zh) | 封装基板制造工艺 | |
| JP3028286B2 (ja) | Ｓｍｄパレット一体型ｆｐｃ及びその製造方法 | |
| JP7049409B2 (ja) | 塑性加工用の金型の製造方法 | |
| JPH10166771A (ja) | 非接触型ｉｃカードとその製造方法 | |
| JPS63232483A (ja) | モ−ルドプリント配線板 | |
| JPH0529102A (ja) | 電子部品 | |
| CN220475990U (zh) | 具有散热件的电路板 | |
| CN112038243B (zh) | 集成电路封装方法 | |
| JP6566586B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| JP2813138B2 (ja) | フィルム基板の製造方法 |