JPH05175852A - 誤り訂正符復号装置 - Google Patents
誤り訂正符復号装置Info
- Publication number
- JPH05175852A JPH05175852A JP34264591A JP34264591A JPH05175852A JP H05175852 A JPH05175852 A JP H05175852A JP 34264591 A JP34264591 A JP 34264591A JP 34264591 A JP34264591 A JP 34264591A JP H05175852 A JPH05175852 A JP H05175852A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- decoding
- polynomial
- viterbi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 生成多項式に基づいてブロック復号を行う訂
正符復号装置において、トレースバックに伴う処理遅延
をなくす。 【構成】 送信側１８のブロック符号器１９で、フレー
ム単位の情報データを生成多項式Ｇ（ｘ）を用いてブロ
ック符号化し、その後テールビットを付加して畳み込み
符号化して、送信し、受信側２２で、受信されたデータ
の後ろから順にトレースバックにより畳み込み符号の復
号を行い、ブロック復号器２５においてブロック符号器
１９にて使用した生成多項式Ｇ（ｘ）の相反多項式Ｇ
（ｘ）′を用いて復号を行う。
正符復号装置において、トレースバックに伴う処理遅延
をなくす。 【構成】 送信側１８のブロック符号器１９で、フレー
ム単位の情報データを生成多項式Ｇ（ｘ）を用いてブロ
ック符号化し、その後テールビットを付加して畳み込み
符号化して、送信し、受信側２２で、受信されたデータ
の後ろから順にトレースバックにより畳み込み符号の復
号を行い、ブロック復号器２５においてブロック符号器
１９にて使用した生成多項式Ｇ（ｘ）の相反多項式Ｇ
（ｘ）′を用いて復号を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル移動通信等
に利用する誤り訂正符復号装置に関する。
に利用する誤り訂正符復号装置に関する。
【０００２】
【従来の技術】図３は従来の誤り訂正符復号装置の構成
を示している。図３において、１は、送信側２の符号化
すべき入力データ、３は、この入力データ１を入力し外
符号としてのブロック符号化を行うブロック符号器、４
は、ブロック符号器３でブロック符号化されたブロック
符号化データ１１を内符号としての畳み込み符号化し送
信データ５を出力する畳み込み符号器である。
を示している。図３において、１は、送信側２の符号化
すべき入力データ、３は、この入力データ１を入力し外
符号としてのブロック符号化を行うブロック符号器、４
は、ブロック符号器３でブロック符号化されたブロック
符号化データ１１を内符号としての畳み込み符号化し送
信データ５を出力する畳み込み符号器である。
【０００３】一方、６は受信側であり、７は、送信デー
タ５をこの受信側６で受信して入力されるデータであ
る。８は、この受信データ７を入力して内符号としての
ビタビ復号化を行うビタビ復号器、３５はビタビ復号化
データ１２を記憶し、データの順序を並べ変えるメモ
リ、９はメモリから出力されブロック復号器入力データ
３６を外符号としてブロック符号化して復号データ１０
を出力するブロック復号器、３７は復号データ１０が正
しいかどうかを判定する誤り検出判定フラグである。
タ５をこの受信側６で受信して入力されるデータであ
る。８は、この受信データ７を入力して内符号としての
ビタビ復号化を行うビタビ復号器、３５はビタビ復号化
データ１２を記憶し、データの順序を並べ変えるメモ
リ、９はメモリから出力されブロック復号器入力データ
３６を外符号としてブロック符号化して復号データ１０
を出力するブロック復号器、３７は復号データ１０が正
しいかどうかを判定する誤り検出判定フラグである。
【０００４】次に上記従来例の動作について説明する。
図３において、送信側２に入力データ１として１フレー
ムがｋビットの情報ビット｛Ｉ（０），Ｉ（１），…，
Ｉ（ｋ−１）｝（入力データ値は、０または１の羅列に
よって表される。以下、データの値に関して同様に考え
る。）が入力される。入力データ１は、無旋回線におい
てビット誤りが生じても、受信側６で誤り訂正ができる
ように、ブロック符号器及び畳み込み符号器４で誤り訂
正符号化が行われる。受信側６では、この入力データ１
に対して１フレーム分の復号を行い、最終的にデータ１
Ｑ｛Ｉｒ（０），Ｉｒ（１），…,Ｉｒ（ｋ−１）｝と
して出力する。
図３において、送信側２に入力データ１として１フレー
ムがｋビットの情報ビット｛Ｉ（０），Ｉ（１），…，
Ｉ（ｋ−１）｝（入力データ値は、０または１の羅列に
よって表される。以下、データの値に関して同様に考え
る。）が入力される。入力データ１は、無旋回線におい
てビット誤りが生じても、受信側６で誤り訂正ができる
ように、ブロック符号器及び畳み込み符号器４で誤り訂
正符号化が行われる。受信側６では、この入力データ１
に対して１フレーム分の復号を行い、最終的にデータ１
Ｑ｛Ｉｒ（０），Ｉｒ（１），…,Ｉｒ（ｋ−１）｝と
して出力する。
【０００５】さて、符号化が行われる送信側２では、初
めに、ブロック符号器３で、１フレームがｋビットの情
報ビット｛Ｉ（０），Ｉ（１），…，Ｉ（ｋ−１）｝に
対し、予め定めた生成多項式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm （ここで、ｘの係数ｇ0，ｇ1，ｇ2，…，ｇmは０また
は、１のどちらかの値である。以下、多項式に関して同
様に考える。）からｍビットの検査ビットを求める。こ
の検査ビットを情報ビットに付加しｎビット（ｎ＝ｋ＋
ｍ）の符号語｛Ｂ（０），Ｂ（１），…，Ｂ（ｎ−
１）｝（ここで、Ｉ（０）＝Ｂ（０），Ｉ（１）＝Ｂ
（１），…Ｉ（ｋ−１）＝Ｂ（ｋ−１）であり、Ｂ
（ｋ）〜Ｂ（ｎ−１）までのｍビットが検査ビットで生
成多項式Ｇ（ｘ）で求められる）に、値が０のテールビ
ットをｉビットを末尾に付加しｎ＋ｉビットの符号語
｛Ｂ（０），Ｂ（１），…，Ｂ（ｎ＋ｉ−１）｝（Ｉ
（０）＝Ｂ（０），Ｉ（１）＝Ｂ（１），…Ｉ（ｋ−
１）＝Ｂ（ｋ−１）であり、Ｂ（ｋ）〜Ｂ（ｎ−１）ま
でのｍビットが検査ビットで生成多項式Ｇ（ｘ）で求め
られ、Ｂ（ｎ）＝Ｂ（ｎ＋１）＝…＝Ｂ（ｎ＋ｉ−１）
＝０である）をブロック符号化データ１１とする。次に
符号ブロック化データ１１は、畳み込み符号器４に入力
され、逐次的に畳み込み符号化が行われ、畳み込み符号
器４の符号化率をｐ／ｑとするとｐ／ｑ＊（ｎ＋ｉ）ビ
ットの送信データ５｛Ｔ（０），Ｔ（１），…，Ｔ（ｐ
／ｑ＊（ｎ＋ｉ）−１）｝を出力する。
めに、ブロック符号器３で、１フレームがｋビットの情
報ビット｛Ｉ（０），Ｉ（１），…，Ｉ（ｋ−１）｝に
対し、予め定めた生成多項式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm （ここで、ｘの係数ｇ0，ｇ1，ｇ2，…，ｇmは０また
は、１のどちらかの値である。以下、多項式に関して同
様に考える。）からｍビットの検査ビットを求める。こ
の検査ビットを情報ビットに付加しｎビット（ｎ＝ｋ＋
ｍ）の符号語｛Ｂ（０），Ｂ（１），…，Ｂ（ｎ−
１）｝（ここで、Ｉ（０）＝Ｂ（０），Ｉ（１）＝Ｂ
（１），…Ｉ（ｋ−１）＝Ｂ（ｋ−１）であり、Ｂ
（ｋ）〜Ｂ（ｎ−１）までのｍビットが検査ビットで生
成多項式Ｇ（ｘ）で求められる）に、値が０のテールビ
ットをｉビットを末尾に付加しｎ＋ｉビットの符号語
｛Ｂ（０），Ｂ（１），…，Ｂ（ｎ＋ｉ−１）｝（Ｉ
（０）＝Ｂ（０），Ｉ（１）＝Ｂ（１），…Ｉ（ｋ−
１）＝Ｂ（ｋ−１）であり、Ｂ（ｋ）〜Ｂ（ｎ−１）ま
でのｍビットが検査ビットで生成多項式Ｇ（ｘ）で求め
られ、Ｂ（ｎ）＝Ｂ（ｎ＋１）＝…＝Ｂ（ｎ＋ｉ−１）
＝０である）をブロック符号化データ１１とする。次に
符号ブロック化データ１１は、畳み込み符号器４に入力
され、逐次的に畳み込み符号化が行われ、畳み込み符号
器４の符号化率をｐ／ｑとするとｐ／ｑ＊（ｎ＋ｉ）ビ
ットの送信データ５｛Ｔ（０），Ｔ（１），…，Ｔ（ｐ
／ｑ＊（ｎ＋ｉ）−１）｝を出力する。
【０００６】一方、受信側６では、ｐ／ｑ＊（ｎ＋１）
ビットの送信データ５に無線回線で誤りが付加したｐ／
ｑ＊（ｎ＋１）ビットの受信データ７｛Ｔｒ（０），Ｔ
ｒ（１），…，Ｔｒ（ｐ／ｑ＊（ｎ＋ｉ）−１）｝を入
力する。ビタビ復号器８では、トレースバックにより一
括して復号するためＢｒ（ｎ＋ｉ−１），…，Ｂｒ
（１），Ｂｒ（０）の順で後ろからデータが復号され
る。しかし、送信側２で付加したｉビットのテールビッ
トは、ビタビ復号においてパスを収束させるためのもの
であり、ビタビ復号が終わった時点で意味をなさないの
で取り除く。その結果、ビタビ復号化データ１２として
は、Ｂｒ（ｎ−１），…，Ｂｒ（１），Ｂｒ（０）のよ
うな順序でデータが出力される。次に、このデータが誤
っているかどうかを判断するためにブロック復号器９に
入力する。このとき、ブロック復号器９にデータを入力
するときビタビ復号データ１２の順序を本来の順序にす
るため逆にする必要がある。そのため、データを一時記
憶しておくためのメモリ３５を使用する。次に、このメ
モリ３５等の動作を説明する。まず、ビタビ復号でトレ
ースバックにより復号されたデータは、Ｂｒ（ｎ−１）
から復号され次第、順次メモリに格納していき、Ｂｒ
（０）までのすべてのデータの格納が完了された後に、
今度は、メモリ３５からＢｒ（０），Ｂｒ（１），…，
Ｂｒ（ｎ−１）の順序で読みだしていき、ブロック復号
器９に入力する。このブロック復号器９の中身は図４の
ようになっており、３８は生成多項式Ｇ（ｘ）を実現し
た除算回路であり、１３，１４，１５で構成されてい
る。ここで１３は排他的論理和、１４は記憶素子、１５
は図３のブロック符号器３で用いた生成多項式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm の係数で、その係数値が１のときは排他的論理和１３に
向かう接続線が存在していることを表し、係数の値が０
のときは接続線が存在していないことをそれぞれ表して
いる。ブロック復号器９に入力されるブロック復号器入
力データ３６から、除算回路３８で乗除を求める。ここ
で、ブロック復号器入力データ３６は、除算回路３８に
入力されると同時に、そのまま、復号データ１０として
出力される。ブロック復号器入力データ３６はＢｒ
（０），Ｂｒ（１），…，Ｂｒ（ｎ−１）の順序で入力
されるが、Ｂｒ（ｎ−１）が入力はじめて、送信側２の
１フレーム分の入力データ１｛Ｉ（０），Ｉ（１），
…，Ｉ（ｋ−１）｝に対する復号データ１０｛Ｉｒ
（０），Ｉｒ（１），…，Ｉｒ（ｋ−１）｝が正しいデ
ータかどうかが除算回路３８からわかり、その結果は誤
り検出フラグ３７によって示されている。なお、誤りが
発見されなかったときは、復号データ１０｛Ｉｒ
（０），Ｉｒ（１），…，Ｉｒ（ｋ−１）｝とブロック
復号器入力データ３６｛Ｂｒ（０），Ｂｒ（１），…，
Ｂｒ（ｋ−１）｝は等しくなる。
ビットの送信データ５に無線回線で誤りが付加したｐ／
ｑ＊（ｎ＋１）ビットの受信データ７｛Ｔｒ（０），Ｔ
ｒ（１），…，Ｔｒ（ｐ／ｑ＊（ｎ＋ｉ）−１）｝を入
力する。ビタビ復号器８では、トレースバックにより一
括して復号するためＢｒ（ｎ＋ｉ−１），…，Ｂｒ
（１），Ｂｒ（０）の順で後ろからデータが復号され
る。しかし、送信側２で付加したｉビットのテールビッ
トは、ビタビ復号においてパスを収束させるためのもの
であり、ビタビ復号が終わった時点で意味をなさないの
で取り除く。その結果、ビタビ復号化データ１２として
は、Ｂｒ（ｎ−１），…，Ｂｒ（１），Ｂｒ（０）のよ
うな順序でデータが出力される。次に、このデータが誤
っているかどうかを判断するためにブロック復号器９に
入力する。このとき、ブロック復号器９にデータを入力
するときビタビ復号データ１２の順序を本来の順序にす
るため逆にする必要がある。そのため、データを一時記
憶しておくためのメモリ３５を使用する。次に、このメ
モリ３５等の動作を説明する。まず、ビタビ復号でトレ
ースバックにより復号されたデータは、Ｂｒ（ｎ−１）
から復号され次第、順次メモリに格納していき、Ｂｒ
（０）までのすべてのデータの格納が完了された後に、
今度は、メモリ３５からＢｒ（０），Ｂｒ（１），…，
Ｂｒ（ｎ−１）の順序で読みだしていき、ブロック復号
器９に入力する。このブロック復号器９の中身は図４の
ようになっており、３８は生成多項式Ｇ（ｘ）を実現し
た除算回路であり、１３，１４，１５で構成されてい
る。ここで１３は排他的論理和、１４は記憶素子、１５
は図３のブロック符号器３で用いた生成多項式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm の係数で、その係数値が１のときは排他的論理和１３に
向かう接続線が存在していることを表し、係数の値が０
のときは接続線が存在していないことをそれぞれ表して
いる。ブロック復号器９に入力されるブロック復号器入
力データ３６から、除算回路３８で乗除を求める。ここ
で、ブロック復号器入力データ３６は、除算回路３８に
入力されると同時に、そのまま、復号データ１０として
出力される。ブロック復号器入力データ３６はＢｒ
（０），Ｂｒ（１），…，Ｂｒ（ｎ−１）の順序で入力
されるが、Ｂｒ（ｎ−１）が入力はじめて、送信側２の
１フレーム分の入力データ１｛Ｉ（０），Ｉ（１），
…，Ｉ（ｋ−１）｝に対する復号データ１０｛Ｉｒ
（０），Ｉｒ（１），…，Ｉｒ（ｋ−１）｝が正しいデ
ータかどうかが除算回路３８からわかり、その結果は誤
り検出フラグ３７によって示されている。なお、誤りが
発見されなかったときは、復号データ１０｛Ｉｒ
（０），Ｉｒ（１），…，Ｉｒ（ｋ−１）｝とブロック
復号器入力データ３６｛Ｂｒ（０），Ｂｒ（１），…，
Ｂｒ（ｋ−１）｝は等しくなる。
【０００７】このように上記従来の誤り訂正符復号装置
では、符号化において、ブロック符号化、畳み込み符号
化を行い、復号化においてビタビ復号化、ブロック復号
化を行うことにより、１フレームのデータに対し誤り訂
正、誤り検出ができる。
では、符号化において、ブロック符号化、畳み込み符号
化を行い、復号化においてビタビ復号化、ブロック復号
化を行うことにより、１フレームのデータに対し誤り訂
正、誤り検出ができる。
【０００８】
【発明の解決しようとする課題】しかしながら、上記従
来の誤り訂正符復号装置では、ビタビ復号器８におい
て、１フレーム分のデータをトレースバックにより後ろ
からの順で完全に復号してからでないとビタビ復号化デ
ータ１２を出力できないことになり、ビタビ復号とブロ
ック復号の処理はシリアルにしかできないという問題が
あった。
来の誤り訂正符復号装置では、ビタビ復号器８におい
て、１フレーム分のデータをトレースバックにより後ろ
からの順で完全に復号してからでないとビタビ復号化デ
ータ１２を出力できないことになり、ビタビ復号とブロ
ック復号の処理はシリアルにしかできないという問題が
あった。
【０００９】本発明はこのような従来の問題点を解決す
るものであり、ビタビ復号器８において、１フレーム分
のデータをトレースバックにより完全に復号してしまわ
ないうちに逐次出力でき、ビタビ復号を行いながらブロ
ック復号の処理をシリアルに進めることができ、処理遅
延を短縮できるという優れた誤り訂正符復号化装置を提
供することにある。
るものであり、ビタビ復号器８において、１フレーム分
のデータをトレースバックにより完全に復号してしまわ
ないうちに逐次出力でき、ビタビ復号を行いながらブロ
ック復号の処理をシリアルに進めることができ、処理遅
延を短縮できるという優れた誤り訂正符復号化装置を提
供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ブロック符号器で用いられる生成多項
式、 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm の相反多項式 Ｇ′（ｘ）＝（ｇm）＋（ｇm-1）ｘ＋（ｇm-2）ｘ2＋…＋（ｇ0）ｘm をブロック復号器で用いられるようにしたものである。
成するために、ブロック符号器で用いられる生成多項
式、 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm の相反多項式 Ｇ′（ｘ）＝（ｇm）＋（ｇm-1）ｘ＋（ｇm-2）ｘ2＋…＋（ｇ0）ｘm をブロック復号器で用いられるようにしたものである。
【００１１】
【作用】したがって、本発明によれば、ビタビ復号器で
トレースバックにより後ろから順に復号されるデータを
逐次ブロック復号器に入力するにもかかわらず、ブロッ
ク復号器に用いられる相反多項式Ｇ′は生成多項式Ｇの
係数列と逆の並びの係数列を有するので、ビタビ復号を
行いながらブロック復号の処理をすぐにすすめることが
でき、復号化における処理遅延を短縮できる。
トレースバックにより後ろから順に復号されるデータを
逐次ブロック復号器に入力するにもかかわらず、ブロッ
ク復号器に用いられる相反多項式Ｇ′は生成多項式Ｇの
係数列と逆の並びの係数列を有するので、ビタビ復号を
行いながらブロック復号の処理をすぐにすすめることが
でき、復号化における処理遅延を短縮できる。
【００１２】
【実施例】図１は本発明の実施例の構成を示すものであ
る。１７は、送信側１８の符号化すべき入力データ、１
９は、この入力データ１７を入力してブロック符号化を
行うブロック符号器、２０は、ブロック符号器１９でブ
ロック符号化されたブロック符号化データ２７を畳み込
み符号化して送信データ２１を出力する畳み込み符号器
である。
る。１７は、送信側１８の符号化すべき入力データ、１
９は、この入力データ１７を入力してブロック符号化を
行うブロック符号器、２０は、ブロック符号器１９でブ
ロック符号化されたブロック符号化データ２７を畳み込
み符号化して送信データ２１を出力する畳み込み符号器
である。
【００１３】一方、２２は受信側であり、２３は、送信
データ２１をこの受信側２２で受信して入力されるデー
タである。２４は、この受信データ２３を入力してビタ
ビ復号化を行うビタビ復号器、２５は、ビタビ復号器２
４でビタビ復号化されたビタビ復号データ２８をブロッ
ク復号化して復号データ２６を出力するブロック復号器
である。
データ２１をこの受信側２２で受信して入力されるデー
タである。２４は、この受信データ２３を入力してビタ
ビ復号化を行うビタビ復号器、２５は、ビタビ復号器２
４でビタビ復号化されたビタビ復号データ２８をブロッ
ク復号化して復号データ２６を出力するブロック復号器
である。
【００１４】次に上記実施例の動作について説明する。
上記の実施例において、送信側１８に入力データ１７と
して１フレームがｋビットの情報ビット｛Ｉ（０），Ｉ
（１），…，Ｉ（ｋ−１）｝（入力データの値は、０ま
たは１の羅列によって表される。以下、データの値に関
して同様に考える）が入力される。入力データ１７は、
無線回線においてビット誤りが生じても、受信側２２で
誤り訂正ができるように、ブロック符号器１９及び畳み
込み符号器２０で誤り訂正符号化が行われる。受信側２
２では、この入力データ１７に対して１フレーム分の復
号を行い、最終的に復号データ２６｛Ｉｒ（０），Ｉｒ
（１），…，Ｉｒ（ｋ−１）｝として出力する。
上記の実施例において、送信側１８に入力データ１７と
して１フレームがｋビットの情報ビット｛Ｉ（０），Ｉ
（１），…，Ｉ（ｋ−１）｝（入力データの値は、０ま
たは１の羅列によって表される。以下、データの値に関
して同様に考える）が入力される。入力データ１７は、
無線回線においてビット誤りが生じても、受信側２２で
誤り訂正ができるように、ブロック符号器１９及び畳み
込み符号器２０で誤り訂正符号化が行われる。受信側２
２では、この入力データ１７に対して１フレーム分の復
号を行い、最終的に復号データ２６｛Ｉｒ（０），Ｉｒ
（１），…，Ｉｒ（ｋ−１）｝として出力する。
【００１５】さて符号化が行われる送信側１８では、は
じめに、ブロック符号器１９で、１フレームがｋビット
の情報ビット｛Ｉ（０），Ｉ（１），…，Ｉ（ｋ−
１）｝に対し、予め定めた生成多項式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm （ここで、ｘの係数ｇ0，ｇ1，ｇ2，…ｇmは０または、
１のどちらかの値である。以下、多項式に関して同様に
考える。）からｍビットの検査ビットを求める。この検
査ビットを情報ビットに付加しｎビット（ｎ＝ｋ＋ｍ）
の符号語｛Ｂ（０），Ｂ（１），…，Ｂ（ｎ−１）｝
（ここで、Ｉ（０）＝Ｂ（０），Ｉ（１）＝Ｂ（１），
…，Ｉ（ｋ−１）＝Ｂ（ｋ−１）であり、Ｂ（ｋ）〜Ｂ
（ｎ−１）までのｍビットが検査ビットで生成多項式Ｇ
（ｘ）で求められる）に、値が０のテールビットをｉビ
ットを末尾に付加しｎ＋ｉビットの符号語｛Ｂ（０），
Ｂ（１），…，Ｂ（ｎ＋ｉ−１）｝（Ｉ（０）＝Ｂ
（０），Ｉ（１）＝Ｂ（１），…，Ｉ（ｋ−１）＝Ｂ
（ｋ−１），Ｂ（ｋ）〜Ｂ（ｎ−１）までのｍビットが
検査ビットで生成多項式Ｇ（ｘ）で求められ、Ｂ（ｎ）
＝Ｂ（ｎ＋１）＝…＝Ｂ（ｎ＋ｉ−１）＝０である）を
ブロック符号化データ２７とする。次にブロック符号化
データ２７は、畳み込み符号器２０に入力され、逐次的
に畳み込み符号化が行われ、畳み込み符号器２０の符号
化率をｑ／ｐとするとｐ／ｑ＊（ｎ＋ｉ）ビットの送信
データ２１｛Ｔ（０），Ｔ（１），…，Ｔ（ｐ／ｑ＊
（ｎ＋１）−１）｝を出力する。
じめに、ブロック符号器１９で、１フレームがｋビット
の情報ビット｛Ｉ（０），Ｉ（１），…，Ｉ（ｋ−
１）｝に対し、予め定めた生成多項式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm （ここで、ｘの係数ｇ0，ｇ1，ｇ2，…ｇmは０または、
１のどちらかの値である。以下、多項式に関して同様に
考える。）からｍビットの検査ビットを求める。この検
査ビットを情報ビットに付加しｎビット（ｎ＝ｋ＋ｍ）
の符号語｛Ｂ（０），Ｂ（１），…，Ｂ（ｎ−１）｝
（ここで、Ｉ（０）＝Ｂ（０），Ｉ（１）＝Ｂ（１），
…，Ｉ（ｋ−１）＝Ｂ（ｋ−１）であり、Ｂ（ｋ）〜Ｂ
（ｎ−１）までのｍビットが検査ビットで生成多項式Ｇ
（ｘ）で求められる）に、値が０のテールビットをｉビ
ットを末尾に付加しｎ＋ｉビットの符号語｛Ｂ（０），
Ｂ（１），…，Ｂ（ｎ＋ｉ−１）｝（Ｉ（０）＝Ｂ
（０），Ｉ（１）＝Ｂ（１），…，Ｉ（ｋ−１）＝Ｂ
（ｋ−１），Ｂ（ｋ）〜Ｂ（ｎ−１）までのｍビットが
検査ビットで生成多項式Ｇ（ｘ）で求められ、Ｂ（ｎ）
＝Ｂ（ｎ＋１）＝…＝Ｂ（ｎ＋ｉ−１）＝０である）を
ブロック符号化データ２７とする。次にブロック符号化
データ２７は、畳み込み符号器２０に入力され、逐次的
に畳み込み符号化が行われ、畳み込み符号器２０の符号
化率をｑ／ｐとするとｐ／ｑ＊（ｎ＋ｉ）ビットの送信
データ２１｛Ｔ（０），Ｔ（１），…，Ｔ（ｐ／ｑ＊
（ｎ＋１）−１）｝を出力する。
【００１６】一方、受信側２２では、ｐ／ｑ＊（ｎ＋
１）ビットの送信データ２１に誤りが付加したｐ／ｑ＊
（ｎ＋ｉ）ビットの受信データ２３｛Ｔｒ（０），Ｔｒ
（１），…，Ｔｒ（ｐ／ｑ＊（ｎ＋ｉ）−１）｝を入力
する。ビタビ復号器２４では復号すべきビタビ復号化デ
ータ２８｛Ｂｒ（０），Ｂｒ（１），…，Ｂｒ（ｎ＋ｉ
−１）｝をトレースバックにより一括して復号するため
するためＢｒ（ｂ＋ｉ−１），…，Ｂｒ（１），Ｂｒ
（０）の順で後ろからデータが復号される。しかし、送
信側１８で付加したｉビットのテールビットは、ビタビ
復号においてパスを収束させるためのものであり、ビタ
ビ復号が終わった時点で意味をなさないので、ブロック
復号器には送らない。その結果、ビタビ復号化データ２
８としては、Ｂｒ（ｎ−１），Ｂｒ（ｎ−２），…，Ｂ
ｒ（０）のような順序でデータが出力される。このビタ
ビ復号データ２８をトレースバックによりすべてのデー
タが復号されるのを持つことなく、Ｂｒ（ｎ−１）から
順次、ビタビ復号され順次ブロック復号器２５に入力す
る。ブロック復号器２５は中身は図２のようになってお
り、３４は生成多項式Ｇ（ｘ）の相反多項式Ｇ′（ｘ）
で実現した除算回路であり２９，３０，３１で構成され
ている。ここで、２９は排他的論理和、３０は記憶素
子、３１は図１のブロック符号器１９で用いた生成多項
式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm の相反多項式 Ｇ′（ｘ）＝（ｇm）＋（ｇm-1）ｘ＋（ｇm-2）ｘ2＋…＋（ｇ0）ｘm の係数で、その係数の値が１のときは排他的論理和２９
に向かう接続線が存在していることを表し、係数の値が
０のときは接続線が存在していないことをそれぞれ表し
ている。ここで、ビタビ復号化データ２８は、除算回路
に入力されると同時に、そのまま、復号データ１０とし
て出力される。ビタビ復号化データはＢｒ（ｎ−１），
Ｂｒ（ｎ−２），…，Ｂｒ（０）の順で入力されるが、
Ｂｒ（０）が、入力されてはじめて、復号データ１０が
正しいデータ除算回路＄からわかり、その結果は誤り検
出フラグ３３によって示される。送信側２の１フレーム
分の入力データ１｛Ｉ（０），Ｉ（１），…，Ｉ（ｋ−
１）｝に対する復号データ１０｛Ｉｒ（０），Ｉｒ
（１），…，Ｂｒ（ｋ−１）｝に対する復号データ１０
｛Ｉｒ（０），Ｉｒ（１），…，Ｉｒ（ｋ−１）｝を復
号する。なお、誤り発見されなかったときは、復号デー
タ１０｛Ｉｒ（０），Ｉｒ（１），…，Ｉｒ（ｋ−
１）｝とビタビ復号化データ２８｛Ｂｒ（０），Ｂｒ
（１），…，Ｂｒ（ｋ−１）｝は等しくなる。
１）ビットの送信データ２１に誤りが付加したｐ／ｑ＊
（ｎ＋ｉ）ビットの受信データ２３｛Ｔｒ（０），Ｔｒ
（１），…，Ｔｒ（ｐ／ｑ＊（ｎ＋ｉ）−１）｝を入力
する。ビタビ復号器２４では復号すべきビタビ復号化デ
ータ２８｛Ｂｒ（０），Ｂｒ（１），…，Ｂｒ（ｎ＋ｉ
−１）｝をトレースバックにより一括して復号するため
するためＢｒ（ｂ＋ｉ−１），…，Ｂｒ（１），Ｂｒ
（０）の順で後ろからデータが復号される。しかし、送
信側１８で付加したｉビットのテールビットは、ビタビ
復号においてパスを収束させるためのものであり、ビタ
ビ復号が終わった時点で意味をなさないので、ブロック
復号器には送らない。その結果、ビタビ復号化データ２
８としては、Ｂｒ（ｎ−１），Ｂｒ（ｎ−２），…，Ｂ
ｒ（０）のような順序でデータが出力される。このビタ
ビ復号データ２８をトレースバックによりすべてのデー
タが復号されるのを持つことなく、Ｂｒ（ｎ−１）から
順次、ビタビ復号され順次ブロック復号器２５に入力す
る。ブロック復号器２５は中身は図２のようになってお
り、３４は生成多項式Ｇ（ｘ）の相反多項式Ｇ′（ｘ）
で実現した除算回路であり２９，３０，３１で構成され
ている。ここで、２９は排他的論理和、３０は記憶素
子、３１は図１のブロック符号器１９で用いた生成多項
式 Ｇ（ｘ）＝（ｇ0）＋（ｇ1）ｘ＋（ｇ2）ｘ2＋…＋（ｇm）ｘm の相反多項式 Ｇ′（ｘ）＝（ｇm）＋（ｇm-1）ｘ＋（ｇm-2）ｘ2＋…＋（ｇ0）ｘm の係数で、その係数の値が１のときは排他的論理和２９
に向かう接続線が存在していることを表し、係数の値が
０のときは接続線が存在していないことをそれぞれ表し
ている。ここで、ビタビ復号化データ２８は、除算回路
に入力されると同時に、そのまま、復号データ１０とし
て出力される。ビタビ復号化データはＢｒ（ｎ−１），
Ｂｒ（ｎ−２），…，Ｂｒ（０）の順で入力されるが、
Ｂｒ（０）が、入力されてはじめて、復号データ１０が
正しいデータ除算回路＄からわかり、その結果は誤り検
出フラグ３３によって示される。送信側２の１フレーム
分の入力データ１｛Ｉ（０），Ｉ（１），…，Ｉ（ｋ−
１）｝に対する復号データ１０｛Ｉｒ（０），Ｉｒ
（１），…，Ｂｒ（ｋ−１）｝に対する復号データ１０
｛Ｉｒ（０），Ｉｒ（１），…，Ｉｒ（ｋ−１）｝を復
号する。なお、誤り発見されなかったときは、復号デー
タ１０｛Ｉｒ（０），Ｉｒ（１），…，Ｉｒ（ｋ−
１）｝とビタビ復号化データ２８｛Ｂｒ（０），Ｂｒ
（１），…，Ｂｒ（ｋ−１）｝は等しくなる。
【００１７】ここでトレースバックにより後ろから復号
されるデータの順序のままで、生成多項式Ｇ（ｘ）のか
わりに相反多項式Ｇ′（ｘ）で実現した除算回路を用い
ることにより、誤り検出ができることを示す。
されるデータの順序のままで、生成多項式Ｇ（ｘ）のか
わりに相反多項式Ｇ′（ｘ）で実現した除算回路を用い
ることにより、誤り検出ができることを示す。
【００１８】まず、生成多項式Ｇ（ｘ） Ｇ（ｘ）＝ｇ0＋ｇ1ｘ＋ｇ2ｘ2＋…ｇmｘm とすると、 Ｇ′（ｘ）＝ｇm＋ｇm-1ｘ＋ｇm-2ｘ2＋…ｇ0ｘm とおける。
【００１９】また生成多項式Ｇ（ｘ）ではブロック符号
化されたビットのデータＢ（０），Ｂ（１），…，Ｂ
（ｎ−１）を用いた多項式を Ｂ（ｘ）＝ｂ0＋ｂ1ｘ＋ｂ2ｘ2＋…＋ｂn-1ｘn-1 とする（なおＢ（０）＝ｂ0，Ｂ（１）＝ｂ1，…，Ｂ
（ｎ−１）＝ｂn-1と表わす）と、Ｂ（ｘ）はＧ（ｘ）
によって割り切れるようにしたものであるから
化されたビットのデータＢ（０），Ｂ（１），…，Ｂ
（ｎ−１）を用いた多項式を Ｂ（ｘ）＝ｂ0＋ｂ1ｘ＋ｂ2ｘ2＋…＋ｂn-1ｘn-1 とする（なおＢ（０）＝ｂ0，Ｂ（１）＝ｂ1，…，Ｂ
（ｎ−１）＝ｂn-1と表わす）と、Ｂ（ｘ）はＧ（ｘ）
によって割り切れるようにしたものであるから
【００２０】
【数１】
【００２１】が成り立つ。また（数１）が成り立つので
あれば、 Ａ（ｘ）＝ａ0＋ａ1ｘ＋ａ2ｘ２＋…＋ａcｘc なる多項式Ａ（ｘ）を用いて
あれば、 Ａ（ｘ）＝ａ0＋ａ1ｘ＋ａ2ｘ２＋…＋ａcｘc なる多項式Ａ（ｘ）を用いて
【００２２】
【数２】
【００２３】と表現できる。また、Ｂ（ｘ）の係数列と
逆係数列ｂn-1，ｂn-2，…，ｂ0をもつ多項式Ｂ′
（ｘ）を Ｂ′（ｘ）＝ｂn-1＋ｂn-2ｘ＋…＋ｂ0ｘn-1 とすれば、
逆係数列ｂn-1，ｂn-2，…，ｂ0をもつ多項式Ｂ′
（ｘ）を Ｂ′（ｘ）＝ｂn-1＋ｂn-2ｘ＋…＋ｂ0ｘn-1 とすれば、
【００２４】
【数３】
【００２５】即ち
【００２６】
【数４】
【００２７】を示せば、相反多項式Ｇ′（ｘ）を用いて
も誤り検出ができることになる。ここでＡ′（ｘ）は Ａ′（ｘ）＝ａc＋ａc-1ｘ＋ａc-2ｘ2＋…＋ａ0ｘc である。今、実際に成立している（数２）に、それぞれ
の多項式を具体的に代入して、
も誤り検出ができることになる。ここでＡ′（ｘ）は Ａ′（ｘ）＝ａc＋ａc-1ｘ＋ａc-2ｘ2＋…＋ａ0ｘc である。今、実際に成立している（数２）に、それぞれ
の多項式を具体的に代入して、
【００２８】
【数５】
【００２９】両辺係数より、
【００３０】
【数６】
【００３１】が言える。また、仮にＢ′（ｘ）＝Ｇ′
（ｘ）・Ａ′（ｘ）とすると
（ｘ）・Ａ′（ｘ）とすると
【００３２】
【数７】
【００３３】両辺の係数より、上式は次の（数８）と同
価であることがわかる。
価であることがわかる。
【００３４】
【数８】
【００３５】さて（数６），（数８）を比較すると（数
６）ならば（数８）であることが言える。従って、（数
４）が成り立つ。つまり、トレースバックにより後ろか
ら復号されるデータの順序のままで、生成多項式Ｇ
（ｘ）の代わりに相反多項式Ｇ′（ｘ）で実現した除算
回路を用いても誤り検出ができる。
６）ならば（数８）であることが言える。従って、（数
４）が成り立つ。つまり、トレースバックにより後ろか
ら復号されるデータの順序のままで、生成多項式Ｇ
（ｘ）の代わりに相反多項式Ｇ′（ｘ）で実現した除算
回路を用いても誤り検出ができる。
【００３６】このように、上記実施例によれば、ビタビ
復号器２４で受信データ２３がトレースバックにより後
ろから復号されるにもかかわらず、この復号されたビタ
ビ復号化データ２８をメモリ３５（図３）を介さず逐
次、ブロック復号器２５に入力でき、ビタビ復号処理と
ブロック復号処理を並行して行うことができるため、復
号化における処理遅延を短縮できるという効果を有す
る。
復号器２４で受信データ２３がトレースバックにより後
ろから復号されるにもかかわらず、この復号されたビタ
ビ復号化データ２８をメモリ３５（図３）を介さず逐
次、ブロック復号器２５に入力でき、ビタビ復号処理と
ブロック復号処理を並行して行うことができるため、復
号化における処理遅延を短縮できるという効果を有す
る。
【００３７】
【発明の効果】本発明は上記実施例より明らかなよう
に、ビタビ信号器で、トレースバックにより後ろから復
号されたデータを逐次ブロック復号器に入力するにもか
かわらず、ブロック復号器にブロック符号器で用いた生
成多項式の相反多項式を用いるため、式の係数列が逆に
なっており、このためブロック復号の処理をすぐに進め
ることができ、したがってビタビ復号処理とブロック復
号処理を並行して行うことができる。よって、復号化に
おける処理遅延を短縮できる。またそれにともなって、
従来のようにデータを保存しておくメモリを省略できる
という効果を有する。
に、ビタビ信号器で、トレースバックにより後ろから復
号されたデータを逐次ブロック復号器に入力するにもか
かわらず、ブロック復号器にブロック符号器で用いた生
成多項式の相反多項式を用いるため、式の係数列が逆に
なっており、このためブロック復号の処理をすぐに進め
ることができ、したがってビタビ復号処理とブロック復
号処理を並行して行うことができる。よって、復号化に
おける処理遅延を短縮できる。またそれにともなって、
従来のようにデータを保存しておくメモリを省略できる
という効果を有する。
【図１】本発明の実施例における誤り訂正符復号装置の
概略ブロック図
概略ブロック図
【図２】同装置のブロック復号器の詳細図
【図３】従来の誤り訂正符復号装置の概略ブロック図
【図４】従来の同装置のブロック復号器の詳細図
１８ 送信側 １９ ブロック復号器 ２０ 畳み込み符号器 ２２ 受信側 ２４ ビタビ復号器 ２５ ブロック復号器 ３０ 記憶素子 ３２ 誤り検出回路 ３４ 除算回路 ３５ メモリ ３８ 除算回路
Claims (1)
- 【請求項１】 送信側に、フレーム単位の情報データを
生成多項式を用いてブロック符号化して出力するブロッ
ク符号器と、ブロック符号器から入力されたデータにテ
ールビットを付加して畳み込み符号化し送信する畳み込
み符号器とを備え、受信側に、受信されたデータの後ろ
から順にトレースバックにより畳み込み符号の復号を行
い復号の順に出力するビタビ復号器と、ビタビ復号器か
ら入力されたデータを前記生成多項式の相反多項式を用
いてブロック復号を行うブロック復号器とを備えた誤り
訂正符復号装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34264591A JPH05175852A (ja) | 1991-12-25 | 1991-12-25 | 誤り訂正符復号装置 |
| NO92924916A NO924916L (no) | 1991-12-25 | 1992-12-18 | Koderings- og dekoderingsanordning for feilkorreksjon |
| EP19920121843 EP0551646A3 (en) | 1991-12-25 | 1992-12-23 | Concatenated block and convolution encoder-decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34264591A JPH05175852A (ja) | 1991-12-25 | 1991-12-25 | 誤り訂正符復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175852A true JPH05175852A (ja) | 1993-07-13 |
Family
ID=18355384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34264591A Pending JPH05175852A (ja) | 1991-12-25 | 1991-12-25 | 誤り訂正符復号装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0551646A3 (ja) |
| JP (1) | JPH05175852A (ja) |
| NO (1) | NO924916L (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008023571A1 (fr) * | 2006-08-21 | 2008-02-28 | Panasonic Corporation | Appareil de correction d'erreur, circuit intégré et procédé de correction d'erreur |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2208660C (en) | 1996-07-19 | 2002-09-17 | Takashi Suzuki | Data transmission device |
| JP3312363B2 (ja) * | 1996-12-27 | 2002-08-05 | 株式会社エヌ・ティ・ティ・ドコモ | 符号化装置および復号化装置および符号化復号化システム並びに方法 |
| US6272187B1 (en) * | 1998-03-27 | 2001-08-07 | Lsi Logic Corporation | Device and method for efficient decoding with time reversed data |
| JP4071879B2 (ja) * | 1998-12-09 | 2008-04-02 | 富士通株式会社 | 誤り検出器、この誤り検出器を備えた通信システム、および誤り検出方法 |
| DE19940666C2 (de) * | 1999-08-27 | 2003-02-20 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Dekodierung von über einen Übertragungskanal übertragenen kanalkodierten Daten |
| GB2585271B (en) | 2019-07-01 | 2022-04-13 | Accelercomm Ltd | Cyclic redundancy check computation circuit, communication unit, and method therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180617A (ja) * | 1986-02-04 | 1987-08-07 | Victor Co Of Japan Ltd | パリテイ生成回路 |
| US4907233A (en) * | 1988-05-18 | 1990-03-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | VLSI single-chip (255,223) Reed-Solomon encoder with interleaver |
-
1991
- 1991-12-25 JP JP34264591A patent/JPH05175852A/ja active Pending
-
1992
- 1992-12-18 NO NO92924916A patent/NO924916L/no unknown
- 1992-12-23 EP EP19920121843 patent/EP0551646A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008023571A1 (fr) * | 2006-08-21 | 2008-02-28 | Panasonic Corporation | Appareil de correction d'erreur, circuit intégré et procédé de correction d'erreur |
Also Published As
| Publication number | Publication date |
|---|---|
| NO924916L (no) | 1993-06-28 |
| EP0551646A2 (en) | 1993-07-21 |
| EP0551646A3 (en) | 1993-08-11 |
| NO924916D0 (no) | 1992-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610329B2 (ja) | 大最小距離を用いたターボ符号化方法及びそれを実現するシステム | |
| KR100321978B1 (ko) | 통신시스템에서반복복호장치및방법 | |
| US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
| JP3239870B2 (ja) | データ誤り訂正システム | |
| US6769091B2 (en) | Encoding method and apparatus using squished trellis codes | |
| JP4386588B2 (ja) | 効率的な反復復号処理 | |
| JP2009525009A (ja) | 双方向スライディングウィンドウアーキテクチャを有するｍａｐ復号器 | |
| JPH0555932A (ja) | 誤り訂正符復号化装置 | |
| JP3875274B2 (ja) | 短縮ファイア符号エラートラッピング復号方法および装置 | |
| US7020214B2 (en) | Method and apparatus for path metric processing in telecommunications systems | |
| JPH10107650A (ja) | 誤り検出回路および誤り訂正回路 | |
| JP2002043953A (ja) | 誤り訂正方法及び誤り訂正装置 | |
| US20030188248A1 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
| JP3545623B2 (ja) | 復号方法 | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| US8631307B2 (en) | Method for encoding and/or decoding multimensional and a system comprising such method | |
| JPH05175852A (ja) | 誤り訂正符復号装置 | |
| JP2715398B2 (ja) | 誤り訂正符復号化装置 | |
| US20090158118A1 (en) | Configurable reed-solomon decoder based on modified forney syndromes | |
| US6889353B2 (en) | Method and arrangement for decoding convolutionally encoded code word | |
| JP2759043B2 (ja) | 情報ビット系列伝送システム | |
| KR100282070B1 (ko) | 오류검출부호의길쌈부호화및복호화방법 | |
| WO2021044765A1 (ja) | 通信システム及び通信方法 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| JP2663034B2 (ja) | 二重復号方式 |