JPH05175118A - 量子細線または量子箱構造を有する化合物半導体の作製方法 - Google Patents

量子細線または量子箱構造を有する化合物半導体の作製方法

Info

Publication number
JPH05175118A
JPH05175118A JP34090191A JP34090191A JPH05175118A JP H05175118 A JPH05175118 A JP H05175118A JP 34090191 A JP34090191 A JP 34090191A JP 34090191 A JP34090191 A JP 34090191A JP H05175118 A JPH05175118 A JP H05175118A
Authority
JP
Japan
Prior art keywords
compound semiconductor
quantum
crystal
inp
box structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34090191A
Other languages
English (en)
Inventor
Matsuyuki Ogasawara
松幸 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP34090191A priority Critical patent/JPH05175118A/ja
Publication of JPH05175118A publication Critical patent/JPH05175118A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/125Quantum wire structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】量子細線または量子箱構造を有する化合物半導
体の作製工程において、空気に曝されることにより生じ
るウェル層側壁の変質やエッチングによるダメージを無
くし、急峻なウェルとバリアの界面を持つ帯域が狭く強
度の強い利得スペクトルが得られる化合物半導体を作製
する。 【構成】化合物半導体からなる基板または第1の化合物
半導体の表面に、光または粒子線によるホログラフィッ
クな干渉パターンを形成し、第2の化合物半導体の構成
元素の一部を含む原料ガスを供給して第2の化合物半導
体の構成元素を含むドロップを形成し、このドロップ部
に含まれない第2の化合物半導体の他の構成元素を含む
原料ガスを導入して、上記のドロップ部に第2の化合物
半導体結晶をエピタキシャル成長させた後、基板を構成
する化合物半導体もしくは第1の化合物半導体結晶を成
長させて、第2の化合物半導体結晶を埋め込むと同時に
表面を平滑にする工程を含む量子細線または量子箱構造
を持つ化合物半導体の作製方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は量子細線構造または量子
箱構造を有する化合物半導体の作製方法に関する。
【0002】
【従来の技術】バンドギャップの狭い半導体の極薄膜
(ウェルと呼ぶ:厚さ数Å(オングストローム)から数
10Å)をバンドギャップの広い半導体(バリアと呼
ぶ)で挾むと、電子がバンドギャップの狭い半導体層に
閉じ込められ種々の量子力学効果が現われる。このよう
な構造を量子井戸構造と呼ぶ。このような量子井戸構造
を活性層に持つ半導体レーザを作ると、次のような特性
改善の効果が期待できるので現在精力的に研究が進めら
れている。(1)低しきい値となる。(2)しきい値電
流の温度依存性が小さくなる。(3)直接変調可能な周
波数の上限である緩和振動周波数frが高くなる。
(4)発振スペクトル線幅が狭くなる。さらに、太さ数
Åから数10Åの細線状の狭バンドギャップ半導体を、
バンドギャップの広い半導体で埋め込んだ量子細線構造
や、一辺が数Åから数10Åの箱状の狭バンドギャップ
半導体を、バンドギャップの広い半導体で埋め込んだ量
子箱構造を作製すれば、上記の特性改善は一段と向上す
ることが期待されている。現在までに報告されている量
子細線と量子箱構造の作製方法の主なものは、以下に示
す2つの方法がある。 (1)第1の方法として、量子井戸構造にリソグラフィ
ー技術と物理化学的なエッチングにより微細パターンを
形成した後、バンドギャップの広い半導体を再成長する
ことにより微細パターンを埋め込む〔ジャパニーズ ジ
ャーナル オブアプライド フィジクス 26巻(19
87年)L225からL227ページ〕。 (2)第2の方法として、量子井戸構造に集束イオン注
入装置を用いてイオン注入を行い、量子井戸構造を局所
的に破壊する。その後、熱処理を行うことによりイオン
注入した箇所の結晶性を回復させる過程でウェル層とバ
リア層を混晶化し、ウェル層よりもバンドギャップの広
い半導体とする〔フィジカルレビューB37巻(198
8年)2774から2777ページ〕。上記第1の方法
の問題点は、素子作製途中で量子細線や量子箱の側壁が
空気に曝されることになり側壁が変質する。また、エッ
チングによるダメージも残る。細線や箱の寸法が小さく
なる程、このような不完全性の影響を強く受け本来の物
性が出現しないという問題が生じる。上記第2の方法で
は、素子作製途中で細線や箱の側面が空気に曝されるこ
とはないが、ウェルとバリアの界面を急峻にできないこ
とが問題として残る。これは、イオン注入時に注入され
たイオンが半導体構成原子との衝突により散乱されるこ
とおよび熱処理時の拡散に原因があるものと考えられ
る。
【0003】
【発明が解決しようとする課題】上述したごとく、従来
技術による量子細線または量子箱構造を有する化合物半
導体を作製する場合において、素子作製途中で量子細線
や量子箱構造の側壁が空気に曝されて変質したり、また
エッチングによるダメージを受け易く、さらにウェルと
バリアの界面を急峻にすることが困難であり、量子細線
または量子箱構造が持つ本来の性能が出現しないという
問題があった。
【0004】本発明の目的は、上記従来技術における問
題点を解消するものであって、素子製作途中で空気に曝
されることにより生じるウェル層側壁の変質やエッチン
グによるダメージを無くし、急峻なウェルとバリアの界
面を持つ量子細線構造または量子箱構造の半導体の作製
方法を提供することにある。
【0005】
【課題を解決するための手段】上記本発明の目的を達成
するために、量子細線または量子箱構造の化合物半導体
の作製において、(1)統べての工程を結晶成長室内で
行うことにより、量子細線や量子箱構造の側壁を空気に
曝すことを無くし、(2)物理化学的なエッチングやイ
オン注入を行わないので細線や箱にダメージを与えるこ
となく、(3)結晶成長によりヘテロ界面を形成するよ
うにして急峻なウェルとバリアの界面が形成できるよう
にするものである。本発明は、(1)化合物半導体結晶
を成長する結晶成長室内に装填された化合物半導体より
なる基板、もしくは基板上に形成された第1の化合物半
導体結晶の表面に、光または粒子線によるホログラフィ
ックな干渉パターンを形成した状態で、第2の化合物半
導体の構成元素の一部を含む原料ガスを導入して、上記
干渉パターンの強度分布の強い場所に、上記第2の化合
物半導体の構成元素の一部からなるドロップを形成する
工程と、(2)上記(1)の工程において用いた第2の
化合物半導体の構成元素以外の第2の化合物半導体の構
成元素を含む原料ガスを導入して、上記ドロップ部の第
1の化合物半導体結晶からなる基板上に第2の化合物半
導体結晶をエピタキシャル成長する工程と、(3)上記
(2)の工程により第2の化合物半導体結晶を成長させ
た基板上に、上記第1の化合物半導体結晶を成長させ
て、第2の化合物半導体結晶を埋め込み、かつ第1の化
合物半導体により平坦面を形成する工程を含み、上記
(1)、(2)、(3)の工程を少なくとも1回繰り返
して行うことにより量子細線または量子箱構造を有する
化合物半導体を作製する方法である。本発明の量子細線
または量子箱構造を有する化合物半導体の作製方法にお
いて、化合物半導体基板としてInP、および第1の化
合物半導体としてInPを用い、第2の化合物半導体と
してInPに格子整合するIn1-xGaxAsy1-y または
In1-xGaxAsを用いることが好ましい。また、化合物
半導体基板としてInPを用い、第1の化合物半導体と
してInPに格子整合するIn1-xGaxAsy1-yを用い、
第2の化合物半導体としてIn1-xGaxAsを用いること
が望ましい。さらに、本発明の量子細線または量子箱構
造を有する化合物半導体の作製方法において、上記
(2)の工程における第2の化合物半導体の構成元素を
含む原料ガスを導入すると同時に、ドーピングガスを供
給して第2の化合物半導体結晶の伝導型を制御すること
も可能である。
【0006】
【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。 <実施例1>図1は、本実施例において作製した量子箱
構造を有する化合物半導体の作製工程図であり、バリア
にInPを、ウェルにIn0.53Ga0.47Asを用いた場合で
ある。なお、結晶成長装置は、通常の有機金属気相成長
装置を用い、基板上にアルゴンレーザを用いてホログラ
フィー干渉パターンを形成できる光学系を組み込んだも
のである。まず、結晶成長室に装填したInP基板1上
に、図2に示すような光の干渉パターンを形成させる。
縦方向、横方向とも周期は20nmである。これを矢印
の方向から見たときの光の強度分布を図1(a)に示
す。光源には、波長514.5nmのアルゴンレーザを
用いた。基板温度は400℃に保った。この状態でトリ
メチルインジウム(TMI)とトリエチルガリウム(T
EG)を供給すると、図1(b)に示すごとく、光強度
分布の強いところで原料ガスの分解が起こり、InP基
板1上にInGaのドロップ2が形成される。アルゴンレ
ーザを切るとドロップの形成は終わる。次に、ガスを切
り替えてアルシン(AsH3)を供給する。基板温度は6
00℃とする。このようにすると、アルシンが分解して
生成されたAsが、前工程で形成されたInGaのドロッ
プ2に溶け込み、固溶限界以上に達するとInP基板1
との界面にInGaAs結晶3が析出される〔図1
(c)〕。このような結晶成長機構をVLS(Vapo
r Liquid Solid)機構と呼んでいる。そ
して、InGaのドロップ2が消失するとInGaAs結晶
の成長は自動的に停止するため、InGaAs結晶3のサ
イズは、図1(b)の工程で形成されたInGaのドロッ
プ2の大きさによりコントロールすることができる。本
実施例においては、一辺が10nm程度の量子箱とし
た。再びガスを切り替え、トリメチルインジウム(TM
I)とホスフィン(PH3)を供給する。前工程で形成
したInGaAs結晶3を埋め込むようにInP4を成長さ
せ平坦化する〔図1(d)〕。以上の工程を数回繰り返
し多重量子箱構造を作製した。図3は、上記の方法で作
製した多重量子箱構造を活性層に持つ半導体レーザの光
学利得スペクトルの測定結果を示す。比較のため、厚さ
100nmのInGaAs層(バルク)を活性層に持つ場
合の利得も同時に示した。縦軸の利得の大きさは、In
GaAs層の体積で規格化した値である。バルクの利得ス
ペクトルに比べ、多重量子箱構造の場合は帯域が狭く強
度は非常に増大している。また、利得スペクトルのピー
ク位置と相対強度は理論値とほぼ一致しており、ほぼ理
想的な多重量子箱構造が作製できたことを示している。
帯域が狭いことから量子箱の大きさが揃っていること、
強度が増加していることからウェルとバリアの界面にダ
メージに由来する非発光再結合センタがないこと、ピー
ク位置が理論値と一致することからウェルとバリアの界
面にダレがないこと等が分かった。図5に、図2のよう
な光の干渉パターンを作る装置の構成の一例を示す。ア
ルゴンレーザから出た光は、第1のハーフミラーHM1
で2方向に分離される。それぞれの光は、第1のミラー
M1、M1′により方向が変えられ、第2のハーフミラ
ーHM2、HM2′でさらに2方向に分離され、それぞ
れ第3のミラーM2、M3、M4、M5により方向が変
えられ基板上に到達する。周期やパターンは、ミラーM
1、M2、M3、M4を調節することにより容易に制御
することができる。
【0007】<実施例2>図4に、バリアとしてInP
に格子整合した発光波長が1.3μmのInGaAsPを、
ウェルにIn0.53Ga0.47Asを用いた場合の量子箱構造
作製の工程図を示す。結晶成長室に装填したInP基板
1上には、 あらかじめバリアと同じ組成のInGaAs
P5を100nm成長させた。まず、InP基板1上
に、図4(a)に示すように周期20nmの光の干渉パ
ターンを作り、基板温度を400℃に保った。この状態
でトリメチルインジウム(TMI)とトリエチルガリウ
ム(TEG)を供給すると、光強度分布の強いところで
原料ガスの分解が起こり、 図4(b)に示すように
InP基板1上にInGaのドロップ2が形成される。次
に、ガスを切り替えアルシン(AsH3)を供給する。こ
のとき同時にp型ドーパントであるジエチルジンク(D
EZn)も供給した。基板温度は600℃とした。この
ようにすると、アルシン(AsH3)が分解して、生成さ
れたAsが前工程で形成されたInGaのドロップ2に溶
け込み、 固溶限界以上に達すると実施例1ではInP
基板との界面に InGaAs結晶が析出するが、 本実
施例ではInGaAsP5との界面に、亜鉛のドープされ
たInGaAs結晶6が形成される。再びガスを切り替
え、トリメチルインジウム(TMI)とトリエチルガリ
ウム(TEG)、アルシン(AsH3)、ホスフィン(P
3)を供給する。前工程で形成した亜鉛のドープされ
たInGaAs結晶6を埋め込むようにInGaAsP7を成
長させ平坦化した。以上の工程を数回繰り返し多重量子
箱構造を作製した。上記の方法で作製した多重量子箱構
造を活性層に持つ半導体レーザの光学利得スペクトルを
測定した結果、実施例1と同様に高性能の半導体レーザ
を得ることができた。上記の実施例では、ウェルにIn
GaAsを用いたが、InPに格子整合する四元化合物In
1-xGaxAsy1-y(0<x<0.48、0<y<1)を
用いた場合においても同様の結果が得られた。また、上
記実施例においては量子箱構造について説明したが、量
子細線構造についても上記と同様な手法で作製すること
が可能である。
【0008】
【発明の効果】以上詳細に説明したごとく、本発明の量
子細線または量子箱構造を有する化合物半導体の作製方
法によれば、(1)統べての工程を成長室内で行うた
め、細線や箱の側壁を空気に曝すことがない、(2)イ
オン注入や物理化学的エッチングは用いないので量子細
線や量子箱にダメージを与えることがなく、(3)熱処
理を用いることなく、結晶成長によりヘテロ界面を形成
するので急峻なウェルとバリアの界面が形成できるの
で、帯域が狭く強度の強い利得スペクトルを得ることが
できる。
【図面の簡単な説明】
【図1】本発明の実施例1で例示した量子箱構造を有す
る化合物半導体の作製工程を示す図。
【図2】実施例1において基板上に形成したアルゴンレ
ーザ光による光の干渉パターンの強度分布を示す図。
【図3】実施例1で作製した多重量子箱構造の光学利得
スペクトルを示すグラフ。
【図4】本発明の実施例2で例示した量子箱構造を有す
る化合物半導体の作製工程を示す図。
【図5】実施例1において基板上に形成したアルゴンレ
ーザ光による光の干渉パターンを作る装置の構成の一例
を示す模式図。
【符号の説明】
1…InP基板 2…InGaのドロップ 3…InGaAs結晶 4…InP 5…InGaAsP 6…ZnのドープされたInGaAs結晶 7…InGaAsP
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/268 A 8617−4M 29/04 7377−4M

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】(1)化合物半導体結晶を成長する結晶成
    長室内に装填された化合物半導体よりなる基板、もしく
    は基板上に形成された第1の化合物半導体結晶の表面
    に、光または粒子線によるホログラフィックな干渉パタ
    ーンを形成した状態で、第2の化合物半導体の構成元素
    の一部を含む原料ガスを導入して、上記干渉パターンの
    強度分布の強い場所に、上記第2の化合物半導体の構成
    元素の一部からなるドロップを形成する工程と、 (2)上記(1)の工程において用いた第2の化合物半
    導体の構成元素以外の第2の化合物半導体の構成元素を
    含む原料ガスを導入して、上記ドロップ部の第1の化合
    物半導体結晶からなる基板上に第2の化合物半導体結晶
    をエピタキシャル成長する工程と、 (3)上記(2)の工程により第2の化合物半導体結晶
    を成長させた基板上に、上記第1の化合物半導体結晶を
    成長させて、第2の化合物半導体結晶を埋め込み、かつ
    第1の化合物半導体により平坦面を形成する工程を含
    み、 上記(1)、(2)、(3)の工程を少なくとも1回繰
    り返して行うことを特徴とする量子細線または量子箱構
    造を有する化合物半導体の作製方法。
  2. 【請求項2】請求項1において、化合物半導体基板とし
    てInPおよび第1の化合物半導体としてInPを用い、
    第2の化合物半導体としてInPに格子整合するIn1-x
    GaxAsy1-yまたはIn1-xGaxAsを用いることを特徴
    とする量子細線または量子箱構造を有する化合物半導体
    の作製方法。
  3. 【請求項3】請求項1において、化合物半導体基板とし
    てInPを用い、第1の化合物半導体としてInPに格子
    整合するIn1-xGaxAsy1-yを用い、第2の化合物半
    導体としてIn1-xGaxAsを用いることを特徴とする量
    子細線または量子箱構造を有する化合物半導体の作製方
    法。
  4. 【請求項4】請求項1ないし請求項3のいずれか1項に
    おいて、請求項1記載の(2)の工程における第2の化
    合物半導体の構成元素を含む原料ガスを導入すると同時
    に、ドーピングガスを供給することにより第2の化合物
    半導体結晶の伝導型を制御する工程を含むことを特徴と
    する量子細線または量子箱構造を有する化合物半導体の
    作製方法。
JP34090191A 1991-12-24 1991-12-24 量子細線または量子箱構造を有する化合物半導体の作製方法 Pending JPH05175118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34090191A JPH05175118A (ja) 1991-12-24 1991-12-24 量子細線または量子箱構造を有する化合物半導体の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34090191A JPH05175118A (ja) 1991-12-24 1991-12-24 量子細線または量子箱構造を有する化合物半導体の作製方法

Publications (1)

Publication Number Publication Date
JPH05175118A true JPH05175118A (ja) 1993-07-13

Family

ID=18341356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34090191A Pending JPH05175118A (ja) 1991-12-24 1991-12-24 量子細線または量子箱構造を有する化合物半導体の作製方法

Country Status (1)

Country Link
JP (1) JPH05175118A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191171A (ja) * 2003-12-25 2005-07-14 Nippon Telegr & Teleph Corp <Ntt> 三次元閉じ込め量子ナノ構造体及びその製造方法
JP2006005205A (ja) * 2004-06-18 2006-01-05 Nippon Telegr & Teleph Corp <Ntt> 多孔構造体及びその製造方法
JP2009044052A (ja) * 2007-08-10 2009-02-26 Univ Nagoya 量子ドット及びその製造方法
JP2010283381A (ja) * 2010-08-26 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造の製造方法
JP2012049186A (ja) * 2010-08-24 2012-03-08 Tokyo Electron Ltd 量子ドット形成方法及びこれを実施するためのプログラムを記憶する記憶媒体並びに基板処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191171A (ja) * 2003-12-25 2005-07-14 Nippon Telegr & Teleph Corp <Ntt> 三次元閉じ込め量子ナノ構造体及びその製造方法
JP4563026B2 (ja) * 2003-12-25 2010-10-13 日本電信電話株式会社 三次元閉じ込め量子ナノ構造体の製造方法
JP2006005205A (ja) * 2004-06-18 2006-01-05 Nippon Telegr & Teleph Corp <Ntt> 多孔構造体及びその製造方法
JP2009044052A (ja) * 2007-08-10 2009-02-26 Univ Nagoya 量子ドット及びその製造方法
JP2012049186A (ja) * 2010-08-24 2012-03-08 Tokyo Electron Ltd 量子ドット形成方法及びこれを実施するためのプログラムを記憶する記憶媒体並びに基板処理装置
JP2010283381A (ja) * 2010-08-26 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造の製造方法

Similar Documents

Publication Publication Date Title
US5313484A (en) Quantum box or quantum wire semiconductor structure and methods of producing same
US5114877A (en) Method of fabricating quantum wire semiconductor laser via photo induced evaporation enhancement during in situ epitaxial growth
WO1997011518A1 (en) Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH10152399A (ja) 化合物半導体積層構造を含むデバイスの作成方法及び化合物半導体積層構造の作成方法及びそれを用いて作成するデバイス及びそれを用いた光送信器及びそれを用いた光通信システム
US5138625A (en) Quantum wire semiconductor laser
JPH0332082A (ja) 半導体装置及び半導体レーザ装置
JPH05175118A (ja) 量子細線または量子箱構造を有する化合物半導体の作製方法
JP4066002B2 (ja) 半導体量子ドットの製造方法
JPH11112102A (ja) 光半導体装置の製造方法
JPH05259079A (ja) 半導体成長方法および半導体レーザの製造方法
JP2750856B2 (ja) 半導体装置
JP2737748B2 (ja) 化合物半導体の接合方法
JP2728672B2 (ja) 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法
JP3382309B2 (ja) 半導体装置
Tsang et al. 1.5 μm wavelength InGaAs/InGaAsP distributed feedback multi‐quantum‐well lasers grown by chemical beam epitaxy
Vinokurov et al. Self-organized nanosize InP and InAsP clusters obtained by metalorganic compound hydride epitaxy
JP2504849B2 (ja) 半導体量子箱構造およびその製造方法
JP2546381B2 (ja) 分布帰還型半導体レーザおよびその製造方法
JPH07221027A (ja) 半導体装置の製造方法
JP2005159152A (ja) Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。
JP3306688B2 (ja) 光半導体装置の製造方法
JP2967719B2 (ja) 半導体結晶成長方法および半導体素子
JPH02122682A (ja) 超格子素子の製造方法
JP3298572B2 (ja) 光半導体装置の製造方法
JPH09116236A (ja) 半導体装置作製法