JPH0516847Y2 - - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ 本考案はチヨツパ式ステツプダウンDC−DCコ
ンバータの電源保護回路に関する。

［考案の技術的背景］ 第２図は従来のチヨツパ式ステツプダウンDC
−DCコンバータの回路例を示した図である。バ
ツテリ１からの直流電源は制御トランジスタ２に
よつてチヨツパされた後、インダクタンス３を介
して出力端子４に供給される。制御トランジスタ
２のベースには制御回路７が接続されており、こ
の制御回路７は出力端子４側の出力電圧を入力し
この出力電圧が所定値を保持するようにトランジ
スタ２のベース電圧を制御してトランジスタ２を
オンオフ動作させる。なお、制御回路７にはバツ
テリ１から電源が供給されている。また、インダ
クタンス３の制御トランジスタ側とバツテリ１の
負極間には転流用ダイオード５が挿入され、イン
ダクタンス３の出力側とバツテリ１の負極側には
コンデンサ６が挿入されている。

このようなチヨツパ式ステツプダウンDC−DC
コンバータでは、故障がない限り出力端子４にお
ける異常、例えば負荷の短絡による過少電圧ある
いは負荷の開放による過大電圧等を、制御回路７
が検出して制御トランジスタ２のオンオフタイミ
ングを適切に制御することにより常に出力端子４
に現れる電圧Voutを一定とし、上記異常に対処
することが可能となつており、IC等の半導体負
荷の破壊を防止することができる。しかし、何ら
かの原因で制御トランジスタ２のエミツタとコレ
クタ間が低抵抗のモードで故障した場合、バツテ
リ１から入力される入力電圧がほとんどそのまま
出力端子４に現れるため、出力端子に接続されて
いる半導体負荷等を破壊する恐れがある。

そこで、従来は第３図に示す如く、バツテリ１
の正極側とトランジスタ２のエミツタ間にヒユー
ズ８を挿入すると共に、このヒユーズ８のトラン
ジスタ２側とバツテリ１の負極側との間にサイリ
スタ９を挿入し、且つこのサイリスタ９のゲート
をツエナ−ダイオード１０を介して出力端子４側
に接続して成る電源保護回路が設けられている。
即ち、この回路では、トランジスタ２が低抵抗モ
ードで故障した場合、出力端子４の出力電圧が上
昇してツエナーダイオード１０のツエナー電圧を
越えると、サイリスタ９が導通してこのサイリス
タ９を通して大電流が流れるようにし、これによ
りヒユーズ８を強制的に切つて出力端子４に接続
される負荷が保護される。

第４図は従来のチヨツパ式ステツプダウンDC
−DCコンバータの他の例を示した回路図である。
この例では出力端子４側にツエナーダイオード１
１が挿入され、このツエナーダイオード１１によ
つて電源保護回路が構成されている。即ち、本回
路ではトランジスタ２が低抵抗モードで故障する
と出力端子４側の出力電圧が上昇し、この電圧が
ツエナー電圧を越えると、ツエナーダイオード１
１が導通しトランジスタ２、インダクタンス３を
介して大電流が流れ、ヒユーズ８が溶断すること
により、出力端子４側に接続される負荷の保護を
行う。

［背景技術の問題点］ ところで、上記前者の電源保護回路では、保護
回路が働くと故障したトランジスタ２は勿論、溶
断したヒユーズ８も一緒に交換しなければなら
ず、電源復旧に手間がかかる欠点があつた。ま
た、トランジスタ２の故障は外からは通常見分け
がつかないため、ヒユーズ８のみを交換しただけ
で電源を投入すると、再びヒユーズ８が切れてし
まう欠点があつた。

一方、後者の電源保護回路では、前者の保護回
路と同様の欠点があると共に、ツエナーダイオー
ド１１は大電力用のものが必要で、且つインダク
タンス３も大電流に耐える容量のものを使用しな
ければならず、部品コストが上昇するという欠点
があつた。また、出力端子４側にツエナーダイオ
ード１１が接続されているため、出力電圧がこの
ツエナーダイオード１１の動作抵抗の関係でシヤ
ープにクランプできないという欠点もあつた。

［考案の目的］ 本考案の目的は、上記の欠点に鑑み、電源保護
回路が働いた場合の復旧が容易で且つ復旧時の誤
動作をなくすことができるチヨツパ式ステツプダ
ウンDC−DCコンバータを提供することにある。

［考案の概要］ 本考案は、チヨツパ式ステツプダウンDC−DC
コンバータの出力電源が設定値以上となると、入
力直流電源をチヨツパするトランジスタを含んだ
前記入力直流電源の短絡経路を形成し、前記トラ
ンジスタへ大電流を流してこれを焼損させ、前記
入力直流電源の出力側への供給を遮断する保護回
路を具備することにより、上記目的を達成するも
のである。

［考案の実施例］ 以下本考案の一実施例を従来例と同一部には同
一符号を付して図面を参照しつつ説明する。第１
図は本考案のチヨツパ式ステツプダウンDC−DC
コンバータの一実施例を示した回路図である。バ
ツテリ１から供給されるDC電源は制御用トラン
ジスタ２によつてチヨツパされた後、インダクタ
ンス３を通して出力端子４側に出力される。出力
端子４側の出力電圧は制御回路７にフイードバツ
クされ、制御回路７は前記出力電圧が所定値を保
持するように制御トランジスタ２のチヨツパタイ
ミングを制御する。インダクタンス３のトランジ
スタ２側には流転用ダイオード５が挿入され、出
力側にはコンデンサ６が挿入されている。また制
御用トランジスタ２のコレクタ側とバツテリ１の
負極側にはサイリスタ９が挿入され、このサイリ
スタ９のゲートはツエナーダイオード１１のアノ
ード側と抵抗１２との接続部に接続されている。
ツエナーダイオード１１のカソード側はインダク
タンス３の出力側に接続されると共に、抵抗１２
の他方の端子はバツテリ１の負極側に接続されて
いる。なお、抵抗１２にはコンデンサ１３が並列
に接続されている。

次に本実施例の動作について説明する。正常動
作時には、制御用トランジスタ２がオンすると、
バツテリ１からの電気エネルギがインダクタンス
３に蓄えられ、その後トランジスタ２がオフする
と、インダクタンス３に蓄えられた前記電気エネ
ルギが出力端子側に接続されている負荷又はコン
デンサ６、転流用ダイオード５の経路で放出され
る。制御回路７は出力端子４に現われる出力電圧
を常時監視し、出力電圧が所定値よりも下がると
制御用トランジスタ２のオン時間を増加（デユー
テイを上げる）する方向にトランジスタ２のベー
スを制御し、出力電圧が上昇するとトランジスタ
２のオン時間が減少する方向にトランジスタ２の
ベースを制御して、前記出力電圧を所定値に保
つ。

ここで、何らかの原因で、トランジスタ２のコ
レクタとエミツタがシヨートする低抵抗モードに
おける故障が起きた場合には、制御回路７による
トランジスタ２の制御は全くきかなくなり、出力
端子４に現れる出力電圧はバツテリ１からの入力
電圧に向かつて上昇する。しかし、この出力電圧
がツエナーダイオード１１のツエナー電圧プラス
サイリスタ９のゲート電圧以上の電圧になると、
サイリスタ９は導通し、出力電圧はサイリスタ９
のオン電圧（2V以下位）まで降下する。これと
同時にバツテリ１、トランジスタ２、サイリスタ
９の短絡経路が形成され、ここに大電流が流れ
る。この時バツテリ１から供給される電気エネル
ギのほとんどはトランジスタ２で消費されるた
め、トランジスタ２はジユール熱で焼損し、最終
的にはトランジスタ２のエミツタとコレクタはオ
ープン状態となる。このため、結局出力端子４側
に現われる出力電圧は零Ｖとなり、この出力端子
に接続されている負荷を過電圧による破壊から保
護する動作が行われる。なお、バツテリ１として
は、２次電池（ニツケルカドニウム電池、鉛蓄電
池）のような内部抵抗の低いものを選べば、より
確実にトランジスタ２を焼損させて負荷を保護す
ることができる。

本実施例によれば、DC−DCコンバータの制御
用トランジスタ２に抵抵抗モードにおける故障が
発生した時、前記トランジスタ２を含むバツテリ
１の短絡経路を形成し、前記トランジスタ２に大
電流を流してこのトランジスタを焼き切ることに
よつて、出力電圧を零とするため、過電圧による
負荷の破壊を確実に防止することができる。ま
た、ヒユーズが不要のため、通常時の電力変換効
率が上昇すると共に、保護回路が動作した後、常
にトランジスタ２だけを交換すれば良いため、復
旧操作を容易とすることができる。また省スペー
ス効果もある。更に、制御用トランジスタ２をオ
ープンとすることにより保護回路を動作させる構
成のため、不良部品の発見がし易く、復旧時の誤
動作をなくして負荷への悪影響を少なくすること
ができる。またインダクタンス３及びツエナーダ
イオード１１は電源保護時の短絡経路には含まれ
ないため、両者共大容量のものを用いる必要がな
く、コストの上昇なしで上記効果を実現すること
ができる。

［考案の効果］ 以上記述した如く本考案のチヨツパ式ステツプ
ダウンDC−DCコンバータによれば、制御用トラ
ンジスタが低抵抗モードにおいて故障した時に
は、前記トランジスタ２を含む直流電源の短絡経
路を形成して、前記トランジスタ２を焼き切るこ
とによつて出力電流を零とする保護回路を備える
ことにより、復旧が容易で且つ復旧時の誤動作を
なくす効果がある。

【図面の簡単な説明】

第１図は本考案のチヨツパ式ステツプダウン
DC−DCコンバータの一実施例を示した回路図、
第２図は従来のチヨツパ式ステツプダウンDC−
DCコンバータの一例を示した回路図、第３図は
従来の電源保護回路を搭載したチヨツパ式ステツ
プダウンDC−DCコンバータの一例を示した回路
図、第４図は従来の電源保護回路を搭載したチヨ
ツパ式ステツプダウンDC−DCコンバータの他の
例を示した回路図である。 １……バツテリ、２……トランジスタ、３……
インダクタンス、５……ダイオード、６……コン
デンサ、７……制御回路、９……サイリスタ、１
１……ツエナーダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 入力直流電源をスイツチング素子によつてチヨ
   ツパすることにより所定電圧を出力するチヨツパ
   式ステツプダウンDC−DCコンバータにおいて、
   前記出力電圧が設定電圧以上になると、前記スイ
   ツチング素子を含んだ前記入力直流電源の短絡経
   路を形成して前記スイツチング素子に大電流を流
   すことにより、前記スイツチング素子を焼損させ
   る保護回路を具備したことを特徴とするチヨツパ
   式ステツプダウンDC−DCコンバータ。