JPH05168146A - 電源に接続された共振負荷を駆動する電力装置を含む集積回路における出力電流の増加に対する保護回路 - Google Patents
電源に接続された共振負荷を駆動する電力装置を含む集積回路における出力電流の増加に対する保護回路Info
- Publication number
- JPH05168146A JPH05168146A JP4116144A JP11614492A JPH05168146A JP H05168146 A JPH05168146 A JP H05168146A JP 4116144 A JP4116144 A JP 4116144A JP 11614492 A JP11614492 A JP 11614492A JP H05168146 A JPH05168146 A JP H05168146A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- input
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000003071 parasitic effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000008033 biological extinction Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004804 winding Methods 0.000 description 3
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電源に接続された共振負荷を駆動する電力装
置と、それをオン・オフ制御するための制御回路とを含
む集積回路における出力電流の増加に対する保護回路を
提供する。 【構成】 この保護回路は、共振負荷Ｌを駆動する電力
装置３を通して流れる電流が最大設定値に達するときに
制御回路２を非作動状態にして、電力装置３を消弧させ
るためのクランプ回路１を含んでいる。更に、この保護
回路は電力装置３を横切った電圧Ｖｃの第１及び第２の
アンダーグラウンドＶ１，Ｖ２におけるクランプ回路１
の動作を制御するための第１及び第２の回路手段Ｒ１,
Ｃ１, ８, Ｅ１, Ｔ１, Ｃ２, ＴＰ４を含んでいる。
置と、それをオン・オフ制御するための制御回路とを含
む集積回路における出力電流の増加に対する保護回路を
提供する。 【構成】 この保護回路は、共振負荷Ｌを駆動する電力
装置３を通して流れる電流が最大設定値に達するときに
制御回路２を非作動状態にして、電力装置３を消弧させ
るためのクランプ回路１を含んでいる。更に、この保護
回路は電力装置３を横切った電圧Ｖｃの第１及び第２の
アンダーグラウンドＶ１，Ｖ２におけるクランプ回路１
の動作を制御するための第１及び第２の回路手段Ｒ１,
Ｃ１, ８, Ｅ１, Ｔ１, Ｃ２, ＴＰ４を含んでいる。
Description
【０００１】
【産業上の利用分野】本発明は電線に接続された共振負
荷を駆動する電力装置を含む集積回路における出力電流
の増加に対する保護回路に関する。
荷を駆動する電力装置を含む集積回路における出力電流
の増加に対する保護回路に関する。
【０００２】
【従来の技術】内燃機関に対する電子式点火システムに
は、半導体電力切換装置によって駆動される点火コイル
により構成された共振負荷があり、そこでの半導体電力
切換装置は、通常、そのコイルを通過する電流が予め決
められた値に達するような期間の電圧インパルスによっ
て入力において作動されるトランジスタで構成されてい
る。
は、半導体電力切換装置によって駆動される点火コイル
により構成された共振負荷があり、そこでの半導体電力
切換装置は、通常、そのコイルを通過する電流が予め決
められた値に達するような期間の電圧インパルスによっ
て入力において作動されるトランジスタで構成されてい
る。
【０００３】スイッチの入力電圧は、スイッチが開いて
いる低い値と、スイッチが閉じられていて、コイルに電
流を流すことのできる高い値との間で変動する。もっと
正確に云うと、もしもスイッチがトランジスタでもって
構成されているならば、その入力電圧が低い限り、トラ
ンジスタのコレクタ電流は低く、トランジスタはオフ
で、閉スイッチのように振舞うが、その入力電圧が高く
なると、トランジスタがオンとなり、閉じられたスイッ
チのように振舞い、電力装置の出力電流を構成するトラ
ンジスタのコレクタ電流は直線状に上昇し始める。
いる低い値と、スイッチが閉じられていて、コイルに電
流を流すことのできる高い値との間で変動する。もっと
正確に云うと、もしもスイッチがトランジスタでもって
構成されているならば、その入力電圧が低い限り、トラ
ンジスタのコレクタ電流は低く、トランジスタはオフ
で、閉スイッチのように振舞うが、その入力電圧が高く
なると、トランジスタがオンとなり、閉じられたスイッ
チのように振舞い、電力装置の出力電流を構成するトラ
ンジスタのコレクタ電流は直線状に上昇し始める。
【０００４】もしも、何等かの理由で、その入力電圧が
所定時間以上高く止どまるとすると、トランジスタはオ
ンに止どまり、従って、半導体スイッチとしては閉じら
れた状態に置かれる。結果的に、コレクタ電流は上昇し
続け、コイルの１次巻線の及びスイッチの直列抵抗によ
ってのみ制限される。コレクタ電流におけるかかる莫大
な増加はそのトランジスタ上における受け入れ難い電流
消散となり、破損させることになる。
所定時間以上高く止どまるとすると、トランジスタはオ
ンに止どまり、従って、半導体スイッチとしては閉じら
れた状態に置かれる。結果的に、コレクタ電流は上昇し
続け、コイルの１次巻線の及びスイッチの直列抵抗によ
ってのみ制限される。コレクタ電流におけるかかる莫大
な増加はそのトランジスタ上における受け入れ難い電流
消散となり、破損させることになる。
【０００５】また、トランジスタは、そのコレクタ電流
を最大設定値に制限する電子式点火システムで使用され
ている従来の方法によっても破損される。実際、この場
合でのトランジスタは飽和から解放され、結果的に、ほ
とんどすべてのコイルの供給電圧がトランジスタ自体を
横切って降下して、電力を消散させて、それを数秒以内
で破損させる。
を最大設定値に制限する電子式点火システムで使用され
ている従来の方法によっても破損される。実際、この場
合でのトランジスタは飽和から解放され、結果的に、ほ
とんどすべてのコイルの供給電圧がトランジスタ自体を
横切って降下して、電力を消散させて、それを数秒以内
で破損させる。
【０００６】電力トランジスタを保護するための周知の
方法は、その入力制御電圧が無期限に高く止どまり続け
ることに無関係に、そのコレクタ電流が設定値に達した
ときにそれを消弧することである。かかる場合、その保
護回路はクランプ又はラッチ回路を備え、そのクランプ
回路は、その入力において、比較器を通して、電力トラ
ンジスタのコレクタ電流が最大値に達したことを検知
し、そして電力トランジスタの制御回路を動作させてそ
のトランジスタ自体をオフさせる状態にそれ自体を配列
させる。
方法は、その入力制御電圧が無期限に高く止どまり続け
ることに無関係に、そのコレクタ電流が設定値に達した
ときにそれを消弧することである。かかる場合、その保
護回路はクランプ又はラッチ回路を備え、そのクランプ
回路は、その入力において、比較器を通して、電力トラ
ンジスタのコレクタ電流が最大値に達したことを検知
し、そして電力トランジスタの制御回路を動作させてそ
のトランジスタ自体をオフさせる状態にそれ自体を配列
させる。
【０００７】クランプ回路は、低くなるときの入力電圧
から得られる信号によりその元の状態にリセットされる
まで、比較器から入る他の入力を無視する状態に置かれ
る。同じシリコンチップ上に電力トランジスタ及び保護
回路 (例えば、VIパワーとして知られている垂直流れ構
造) を持つことを許す技術でもっての集積回路の形態に
おけるこの保護回路の達成にはかなりの運転上の問題を
呈する。
から得られる信号によりその元の状態にリセットされる
まで、比較器から入る他の入力を無視する状態に置かれ
る。同じシリコンチップ上に電力トランジスタ及び保護
回路 (例えば、VIパワーとして知られている垂直流れ構
造) を持つことを許す技術でもっての集積回路の形態に
おけるこの保護回路の達成にはかなりの運転上の問題を
呈する。
【０００８】電力トランジスタ (ダーリントン構成) の
点弧又は消弧ステップ中、集積回路がその上に形成され
ているチップの基板であるトランジスタ自体のコレクタ
は、その電位を接地より数ボルト以下に取る或る電圧ト
ランジスタを持っている。これは、結果的に、集積され
た保護回路の技術的構造に本質的な垂直の寄生トランジ
スタの点弧となる。
点弧又は消弧ステップ中、集積回路がその上に形成され
ているチップの基板であるトランジスタ自体のコレクタ
は、その電位を接地より数ボルト以下に取る或る電圧ト
ランジスタを持っている。これは、結果的に、集積され
た保護回路の技術的構造に本質的な垂直の寄生トランジ
スタの点弧となる。
【０００９】明らかに、寄生トランジスタの点弧は、も
しもそれが集積技術において達成されるとすると、その
内側にはクランプ回路があるので、保護回路の正しい動
作を危険にさらす。実際に、上述した点弧はクランプ回
路自体に記憶されている情報を消去させることになる。
結果的に、上述した保護回路は、その回路自体が電力ト
ランジスタを含む技術的構造でもって集積された形態に
おいて達成される場合、電力トランジスタの破損の問題
を解決しない。
しもそれが集積技術において達成されるとすると、その
内側にはクランプ回路があるので、保護回路の正しい動
作を危険にさらす。実際に、上述した点弧はクランプ回
路自体に記憶されている情報を消去させることになる。
結果的に、上述した保護回路は、その回路自体が電力ト
ランジスタを含む技術的構造でもって集積された形態に
おいて達成される場合、電力トランジスタの破損の問題
を解決しない。
【００１０】この概念をより良く理解するために、ま
ず、低レベルの入力電圧の初期状態において、電力トラ
ンジスタがオフにある状態について検討する。電力トラ
ンジスタのコレクタを横切った電圧は、零である電圧差
にさらされる点火コイルを横切って印加される供給電圧
に等しい。結果的に、コイル一次側を通して流れる電流
は零である。
ず、低レベルの入力電圧の初期状態において、電力トラ
ンジスタがオフにある状態について検討する。電力トラ
ンジスタのコレクタを横切った電圧は、零である電圧差
にさらされる点火コイルを横切って印加される供給電圧
に等しい。結果的に、コイル一次側を通して流れる電流
は零である。
【００１１】入力が高くなると、電力トランジスタはオ
ンに切り換わり、そのコレクタを横切った電圧はその飽
和電圧に等しくなる。点火コイルの特別な特長による約
50マイクロ秒の第１の間隔後、そこには約10マイクロ秒
ほど続く第１のアンダーグラウンドがあり、その後、電
力トランジスタのコレクタ電圧は正に戻って、飽和電圧
に等しくなる。
ンに切り換わり、そのコレクタを横切った電圧はその飽
和電圧に等しくなる。点火コイルの特別な特長による約
50マイクロ秒の第１の間隔後、そこには約10マイクロ秒
ほど続く第１のアンダーグラウンドがあり、その後、電
力トランジスタのコレクタ電圧は正に戻って、飽和電圧
に等しくなる。
【００１２】コレクタ電流が最大設定値に達すると、ク
ランプ回路が介入して、電力トランジスタの制御回路を
オフに切り換える。そこで、コレクタ電流は遮断され、
過電圧が電力トランジスタのコレクタを横切って作り出
され、それがコイルの２次側に火花を生じさせる。２次
側の放電中、そのコレクタ電圧は、供給電圧と接地との
間の中間値を維持する。放電が終了し、そしてコレクタ
電流がオフに切り換えられたときから約２ミリ秒の第２
の間隔の後、そこには、10マイクロ秒にわたるそのコレ
クタ電圧の第２のアンダーグラウンドが生ずる。
ランプ回路が介入して、電力トランジスタの制御回路を
オフに切り換える。そこで、コレクタ電流は遮断され、
過電圧が電力トランジスタのコレクタを横切って作り出
され、それがコイルの２次側に火花を生じさせる。２次
側の放電中、そのコレクタ電圧は、供給電圧と接地との
間の中間値を維持する。放電が終了し、そしてコレクタ
電流がオフに切り換えられたときから約２ミリ秒の第２
の間隔の後、そこには、10マイクロ秒にわたるそのコレ
クタ電圧の第２のアンダーグラウンドが生ずる。
【００１３】保護回路の動作中、もしもこれが電力トラ
ンジスタでもって集積された単一の回路において達成さ
れるとすると、そこには以下のような問題がある。前述
した第１の時間後、クランプ回路は非能動でなければな
らない。他方、電力トランジスタのコレクタ電圧の第１
のアンダーグラウンドはそれを作動させることができ、
そして不本意に、電力トランジスタの制御回路をスイッ
チ・オフさせる。
ンジスタでもって集積された単一の回路において達成さ
れるとすると、そこには以下のような問題がある。前述
した第１の時間後、クランプ回路は非能動でなければな
らない。他方、電力トランジスタのコレクタ電圧の第１
のアンダーグラウンドはそれを作動させることができ、
そして不本意に、電力トランジスタの制御回路をスイッ
チ・オフさせる。
【００１４】第２の期間後、クランプ回路は、仮りにそ
の入力電圧が高く止どまり続けるとしてさえ、能動でな
ければならない。アンダーグラウンドが生じると、その
クランプ回路は、記憶していた情報を失ない、それ自体
をリセットし、制御回路を新しく点弧させることにな
る。
の入力電圧が高く止どまり続けるとしてさえ、能動でな
ければならない。アンダーグラウンドが生じると、その
クランプ回路は、記憶していた情報を失ない、それ自体
をリセットし、制御回路を新しく点弧させることにな
る。
【００１５】
【発明が解決しようとする課題】本発明の目的は電力装
置を伴なって集積された形態において得られると同時
に、上述した欠陥を回避した保護回路を達成することに
ある。
置を伴なって集積された形態において得られると同時
に、上述した欠陥を回避した保護回路を達成することに
ある。
【００１６】
【課題を解決するための手段】本発明によると、かかる
目的は、電源に接続された共振負荷を駆動する電力装置
と、それ自体の非作動状態及び作動状態間で変動するイ
ンパルス状の入力電圧を持ち、前述の電力装置をオン及
びオフさせるための制御回路とを含む集積回路における
出力電流の増加に対する保護回路であって、その電力装
置を通して流れる電流が最大設定値に達したときにその
制御回路を非作動状態に置いて且つその電力装置を消弧
させるクランプ回路を含む保護回路において、電力装置
がオンに切り換えられてから、少なくともその電力装置
の点弧に起因して共振負荷により生じた電力装置の供給
電圧の第１のアンダーグラウンドの終了までの設定時間
間隔にわたってそのクランプ回路の動作を禁止するため
の第１の回路手段と、電力装置の消弧に続く共振負荷に
より生じたその供給電圧の第２のアンダーグラウンド
中、そのクランプ回路を動作状態に保つための第２の回
路手段とを備えたことを特徴とする保護回路によって達
成される。このように構成された回路は、電力装置の供
給電圧のアンダーグラウンドによる妨害によって影響さ
れず、正しく動作する。
目的は、電源に接続された共振負荷を駆動する電力装置
と、それ自体の非作動状態及び作動状態間で変動するイ
ンパルス状の入力電圧を持ち、前述の電力装置をオン及
びオフさせるための制御回路とを含む集積回路における
出力電流の増加に対する保護回路であって、その電力装
置を通して流れる電流が最大設定値に達したときにその
制御回路を非作動状態に置いて且つその電力装置を消弧
させるクランプ回路を含む保護回路において、電力装置
がオンに切り換えられてから、少なくともその電力装置
の点弧に起因して共振負荷により生じた電力装置の供給
電圧の第１のアンダーグラウンドの終了までの設定時間
間隔にわたってそのクランプ回路の動作を禁止するため
の第１の回路手段と、電力装置の消弧に続く共振負荷に
より生じたその供給電圧の第２のアンダーグラウンド
中、そのクランプ回路を動作状態に保つための第２の回
路手段とを備えたことを特徴とする保護回路によって達
成される。このように構成された回路は、電力装置の供
給電圧のアンダーグラウンドによる妨害によって影響さ
れず、正しく動作する。
【００１７】
【実施例】本発明の特長は、添付図面に非限定的例とし
て例示されている実施例から一層明らかとなろう。図１
を参照するに、クランプ回路１は、バッテリ電圧Ｖb に
接続された共振負荷Ｌを駆動するための、例えばＮＰＮ
型のトランジスタである電力装置３をオン及びオフ制御
する制御回路２と連動されている。前述の共振負荷は、
例えば、１次巻線Ｌ１と２次巻線Ｌ２とを持つ内燃機関
のための点火コイルにより構成されている。
て例示されている実施例から一層明らかとなろう。図１
を参照するに、クランプ回路１は、バッテリ電圧Ｖb に
接続された共振負荷Ｌを駆動するための、例えばＮＰＮ
型のトランジスタである電力装置３をオン及びオフ制御
する制御回路２と連動されている。前述の共振負荷は、
例えば、１次巻線Ｌ１と２次巻線Ｌ２とを持つ内燃機関
のための点火コイルにより構成されている。
【００１８】制御回路２の入力には、制御回路２を非作
動状態に置く低い値と、それを作動状態に置く高い値と
の間で変動するインパルス電圧信号Ｖinが与えられる。
入力Ｖinとクランプ回路１との間には、入力Ｖinにおい
て高い電圧の状態に達した後の設定時間間隔にわたって
クランプ回路１の動作を禁止するための第１の回路手段
５が介在されている。第１の手段５は、抵抗Ｒ１及びコ
ンデンサＣ１からなる回路網ＲＣと、抵抗Ｒ１とコンデ
ンサＣ１との間の中間の結節Ｄに接続された入力及び閾
値電圧発生器Ｅ１に接続された別な入力を持つ比較器８
と、そして比較器８の出力に接続されたベース、接地さ
れたエミッタ及びクランプ回路１の入力に接続されたコ
レクタを持つＮＰＮ型のトランジスタＴ１とを含んでい
る。
動状態に置く低い値と、それを作動状態に置く高い値と
の間で変動するインパルス電圧信号Ｖinが与えられる。
入力Ｖinとクランプ回路１との間には、入力Ｖinにおい
て高い電圧の状態に達した後の設定時間間隔にわたって
クランプ回路１の動作を禁止するための第１の回路手段
５が介在されている。第１の手段５は、抵抗Ｒ１及びコ
ンデンサＣ１からなる回路網ＲＣと、抵抗Ｒ１とコンデ
ンサＣ１との間の中間の結節Ｄに接続された入力及び閾
値電圧発生器Ｅ１に接続された別な入力を持つ比較器８
と、そして比較器８の出力に接続されたベース、接地さ
れたエミッタ及びクランプ回路１の入力に接続されたコ
レクタを持つＮＰＮ型のトランジスタＴ１とを含んでい
る。
【００１９】電力装置３とクランプ回路１との間には、
電力装置を通して流れる電流が最大値Ｉc max に達した
ときにクランプ回路１を作動させるための比較器Ｇが設
けられている。比較器９の入力は基準電圧発生器Ｅ２に
接続され、他の入力は、電力装置３と、他端が接地され
ている検出抵抗Ｒ２との間にある結節に接続されてい
る。
電力装置を通して流れる電流が最大値Ｉc max に達した
ときにクランプ回路１を作動させるための比較器Ｇが設
けられている。比較器９の入力は基準電圧発生器Ｅ２に
接続され、他の入力は、電力装置３と、他端が接地され
ている検出抵抗Ｒ２との間にある結節に接続されてい
る。
【００２０】図２を参照するに、クランプ回路１は入力
トランジスタＴ２と出力トランジスタＴ３とを含み、そ
れらトランジスタのエミッタは一緒に接続されて、ダイ
オードＤ１を通して接地されている。ＮＰＮ型のトラン
ジスタＴ２, Ｔ３のコレクタは電流発生器Ｇ１, Ｇ２を
通して、供給電圧Ｖs に接続されている。入力トランジ
スタＴ２のベースは、比較器９の出力に接続される一
方、抵抗Ｒ３を通してトランジスタＴ３のコレクタに、
かくして、クランプ回路１の出力Ｕに接続されている。
また、出力トランジスタＴ３のベースは抵抗Ｒ４を通し
てトランジスタＴ４のコレクタと、そしてクランプ回路
１の入力を表わし且つトランジスタＴ１のコレクタに通
じている回路結節Ｎ１に接続されている。抵抗Ｒ３と入
力トランジスタＴ２のベースとの中間にある結節Ｎ２に
は第２のコンデンサＣ２の接片が接続され、他の接片は
接地されている。
トランジスタＴ２と出力トランジスタＴ３とを含み、そ
れらトランジスタのエミッタは一緒に接続されて、ダイ
オードＤ１を通して接地されている。ＮＰＮ型のトラン
ジスタＴ２, Ｔ３のコレクタは電流発生器Ｇ１, Ｇ２を
通して、供給電圧Ｖs に接続されている。入力トランジ
スタＴ２のベースは、比較器９の出力に接続される一
方、抵抗Ｒ３を通してトランジスタＴ３のコレクタに、
かくして、クランプ回路１の出力Ｕに接続されている。
また、出力トランジスタＴ３のベースは抵抗Ｒ４を通し
てトランジスタＴ４のコレクタと、そしてクランプ回路
１の入力を表わし且つトランジスタＴ１のコレクタに通
じている回路結節Ｎ１に接続されている。抵抗Ｒ３と入
力トランジスタＴ２のベースとの中間にある結節Ｎ２に
は第２のコンデンサＣ２の接片が接続され、他の接片は
接地されている。
【００２１】図３を参照して後で記述されることになる
集積回路の形態におけるクランプ回路１及び電力装置３
の達成においては、寄生トランジスタＴＰ２、ＴＰ３及
びＴＰ４が図４での点線で示されているように形成され
る。寄生トランジスタのエミッタは電力装置３の端子Ｃ
(本質的に、ＮＰＮトランジスタのコレクタ) に接続さ
れ、ベースは抵抗Ｒ５, Ｒ６及びＲ７を通して接地され
ている。トランジスタＴＰ２のコレクタは入力トランジ
スタＴ２のコレクタに接続されている。トランジスタＴ
Ｐ３のコレクタは出力トランジスタＴ３のコレクタに接
続され、トランジスタＴＰ４のコレクタは、回路結節Ｎ
２において、入力トランジスタＴ２のベースに接続され
ている。
集積回路の形態におけるクランプ回路１及び電力装置３
の達成においては、寄生トランジスタＴＰ２、ＴＰ３及
びＴＰ４が図４での点線で示されているように形成され
る。寄生トランジスタのエミッタは電力装置３の端子Ｃ
(本質的に、ＮＰＮトランジスタのコレクタ) に接続さ
れ、ベースは抵抗Ｒ５, Ｒ６及びＲ７を通して接地され
ている。トランジスタＴＰ２のコレクタは入力トランジ
スタＴ２のコレクタに接続されている。トランジスタＴ
Ｐ３のコレクタは出力トランジスタＴ３のコレクタに接
続され、トランジスタＴＰ４のコレクタは、回路結節Ｎ
２において、入力トランジスタＴ２のベースに接続され
ている。
【００２２】寄生トランジスタの存在の説明をより良く
するために、図３には、クランプ回路１及び電力装置３
を含む集積回路の一部が示されている。電力装置の電圧
Ｖcにおけるコレクタを構成するＮ+型の基板10上にはＮ
-型のエピタキシャル層11があり、その内側には、ダー
リントン構成において接続された２つのトランジスタＴ
４及びＴ５の１つ (Ｔ４) のベースを構成し、そして一
緒になって電力装置３を形成しているＰ+型の領域12が
ある。領域12の内側には、トランジスタＴ４のエミッタ
を構成しそして表面金属化部61を通して、Ｐ+型の領域1
3に接続されているＮ+型の領域14があり、領域13はトラ
ンジスタＴ５のベースを構成し、そしてトランジスタＴ
５のエミッタを構成するためのＮ+型の領域15, 16及び1
6を含んでいる。一緒に接続されているトランジスタＴ
４及びＴ５のコレクタは Ｎ+型の基板10によって構成
されている。トランジスタＴ４, Ｔ５のエミッタと接地
との間には、金属化抵抗Ｒ２がある。
するために、図３には、クランプ回路１及び電力装置３
を含む集積回路の一部が示されている。電力装置の電圧
Ｖcにおけるコレクタを構成するＮ+型の基板10上にはＮ
-型のエピタキシャル層11があり、その内側には、ダー
リントン構成において接続された２つのトランジスタＴ
４及びＴ５の１つ (Ｔ４) のベースを構成し、そして一
緒になって電力装置３を形成しているＰ+型の領域12が
ある。領域12の内側には、トランジスタＴ４のエミッタ
を構成しそして表面金属化部61を通して、Ｐ+型の領域1
3に接続されているＮ+型の領域14があり、領域13はトラ
ンジスタＴ５のベースを構成し、そしてトランジスタＴ
５のエミッタを構成するためのＮ+型の領域15, 16及び1
6を含んでいる。一緒に接続されているトランジスタＴ
４及びＴ５のコレクタは Ｎ+型の基板10によって構成
されている。トランジスタＴ４, Ｔ５のエミッタと接地
との間には、金属化抵抗Ｒ２がある。
【００２３】エピタキシャル層11の内側には、Ｐ+型の
垂直領域19での表面へと延びたＰ型の隔絶井戸18もあ
る。垂直領域19間には、Ｎ型のエピタキシャル領域20,
21, 22及び23がある。Ｐ型の深い領域18と前述の領域2
0, 21, 22及び23との間にはＮ+ 型の濃縮された領域24,
25, 26及び27がある。Ｎ+型の領域27は半導体の表面へ
と延びている。領域20の内側には、Ｐ型及びＮ+型の領
域28及び29がある。領域28にはＮ+型の領域30がある。
領域28, 29及び30は入力トランジスタＴ２のベース、コ
レクタ及びエミッタを構成している。領域29、基板10及
び領域18は、トランジスタＴ２に関連して形成される寄
生トランジスタＴＰ２のコレクタ、エミッタ及びベース
を表わしている。領域21の内側には、Ｐ型及びＮ+型の
領域31及び32がある。領域31にはＮ+型のアンダー領域3
3がある。領域31, 32及び33は出力トランジスタＴ３の
ベース、コレクタ及びエミッタを構成する。領域32、基
板10及び領域18はトランジスタＴ３と連動される寄生ト
ランジスタＴＰ３のコレクタ、エミッタ及びベースを表
わしている。
垂直領域19での表面へと延びたＰ型の隔絶井戸18もあ
る。垂直領域19間には、Ｎ型のエピタキシャル領域20,
21, 22及び23がある。Ｐ型の深い領域18と前述の領域2
0, 21, 22及び23との間にはＮ+ 型の濃縮された領域24,
25, 26及び27がある。Ｎ+型の領域27は半導体の表面へ
と延びている。領域20の内側には、Ｐ型及びＮ+型の領
域28及び29がある。領域28にはＮ+型の領域30がある。
領域28, 29及び30は入力トランジスタＴ２のベース、コ
レクタ及びエミッタを構成している。領域29、基板10及
び領域18は、トランジスタＴ２に関連して形成される寄
生トランジスタＴＰ２のコレクタ、エミッタ及びベース
を表わしている。領域21の内側には、Ｐ型及びＮ+型の
領域31及び32がある。領域31にはＮ+型のアンダー領域3
3がある。領域31, 32及び33は出力トランジスタＴ３の
ベース、コレクタ及びエミッタを構成する。領域32、基
板10及び領域18はトランジスタＴ３と連動される寄生ト
ランジスタＴＰ３のコレクタ、エミッタ及びベースを表
わしている。
【００２４】領域22の内側には、一緒になって拡散抵抗
Ｒ３を構成するためのＰ型の領域34及びＮ+型の領域35
がある。拡散抵抗Ｒ４も示されていない同様の領域によ
り構成されている。領域23の内側には、Ｐ型の領域36及
びＮ+型の領域37がある。領域36と領域37とは一緒にな
って容量Ｃ２を表わしている。表面金属化部62は領域37
を隣接の領域27に接続する。
Ｒ３を構成するためのＰ型の領域34及びＮ+型の領域35
がある。拡散抵抗Ｒ４も示されていない同様の領域によ
り構成されている。領域23の内側には、Ｐ型の領域36及
びＮ+型の領域37がある。領域36と領域37とは一緒にな
って容量Ｃ２を表わしている。表面金属化部62は領域37
を隣接の領域27に接続する。
【００２５】Ｎ+の領域27は、コンデンサＣ２と連動さ
れた寄生トランジスタＴＰ４のコレクタを表わしてい
る。寄生トランジスタＴＰ４のエミッタは基板10により
構成され、ベースはＰ型の領域18で構成されている。寄
生トランジスタＴＰ４はコイルＬの一次側を横切って現
われるものよりも高い破壊電圧を持つ高電圧トランジス
タを構成している。
れた寄生トランジスタＴＰ４のコレクタを表わしてい
る。寄生トランジスタＴＰ４のエミッタは基板10により
構成され、ベースはＰ型の領域18で構成されている。寄
生トランジスタＴＰ４はコイルＬの一次側を横切って現
われるものよりも高い破壊電圧を持つ高電圧トランジス
タを構成している。
【００２６】領域18では、寄生トランジスタＴＰ２, Ｔ
Ｐ３及びＴＰ４のベース抵抗Ｒ５,Ｒ７及びＲ６が規定
されている。領域33により構成された出力トランジスタ
Ｔ３のエミッタと接地との間では、示されていないがそ
れ自体周知の仕方において、ダイオードＤ１が達成され
ている。
Ｐ３及びＴＰ４のベース抵抗Ｒ５,Ｒ７及びＲ６が規定
されている。領域33により構成された出力トランジスタ
Ｔ３のエミッタと接地との間では、示されていないがそ
れ自体周知の仕方において、ダイオードＤ１が達成され
ている。
【００２７】図１および図２を参照しそして図３の集積
構造に本質的な寄生トランジスタを想定するに、本発明
による回路は、図４での電流Ｉc の波形、電力装置Ｔ
４, Ｔ５のコレクタ上における図５での電圧Ｖc の波
形、図６での入力電圧Ｖinの波形、そして比較器８に対
する入力における回路結節Ｄを横切った、図７での電圧
Ｖd の波形で例示されているように動作する。
構造に本質的な寄生トランジスタを想定するに、本発明
による回路は、図４での電流Ｉc の波形、電力装置Ｔ
４, Ｔ５のコレクタ上における図５での電圧Ｖc の波
形、図６での入力電圧Ｖinの波形、そして比較器８に対
する入力における回路結節Ｄを横切った、図７での電圧
Ｖd の波形で例示されているように動作する。
【００２８】初め、Ｖinは低く、高い出力Ｕを持つクラ
ンプ回路１はオフ、制御回路２は非能動、そして電力装
置３はオフにある。電力装置３のコレクタを横切った電
圧Ｖc はバッテリの電圧Ｖb に等しく、電力装置３のコ
レクタ上における電流Ｉc は零である。入力電圧Ｖinが
時刻ｔ1 において高くなると、制御回路２は作動されそ
して電力装置３をオンに切り換える。電力装置３のコレ
クタを横切った電圧Ｖc は飽和電圧Ｖsat へ動く。電力
装置３のコレクタの電流Ｉc は上昇し始める。
ンプ回路１はオフ、制御回路２は非能動、そして電力装
置３はオフにある。電力装置３のコレクタを横切った電
圧Ｖc はバッテリの電圧Ｖb に等しく、電力装置３のコ
レクタ上における電流Ｉc は零である。入力電圧Ｖinが
時刻ｔ1 において高くなると、制御回路２は作動されそ
して電力装置３をオンに切り換える。電力装置３のコレ
クタを横切った電圧Ｖc は飽和電圧Ｖsat へ動く。電力
装置３のコレクタの電流Ｉc は上昇し始める。
【００２９】この間、電圧Ｖinは第１のコンデンサＣ１
を充電し始める。コンデンサＣ１を横切った電圧はＥ１
以下であるので、比較器８はトランジスタＴ１をオン状
態に保ち続け、その低い出力と共に、クランプ回路１を
禁止した状態に維持する。時刻ｔ2 において、電力装置
３のコレクタ上には、ピーク電圧Ｖ１および約10マイク
ロ秒に等しい期間の第１のアンダーグラウンドがある。
を充電し始める。コンデンサＣ１を横切った電圧はＥ１
以下であるので、比較器８はトランジスタＴ１をオン状
態に保ち続け、その低い出力と共に、クランプ回路１を
禁止した状態に維持する。時刻ｔ2 において、電力装置
３のコレクタ上には、ピーク電圧Ｖ１および約10マイク
ロ秒に等しい期間の第１のアンダーグラウンドがある。
【００３０】これは、寄生トランジスタＴＰ２, ＴＰ３
及びＴＰ４をスイッチ・オンさせ、結果的に、オンにあ
るべきクランプ回路１の出力電圧を低レベルへと降下さ
せる。しかし、第１のアンダーグラウンドの期間に付加
された時間ｔ2 はコンデンサＣ１が電圧Ｅ１においてそ
れ自体を充電させる時間ｔ3 で示されているものよりも
小さい。かくして、比較器８はトランジスタＴ１をオン
に保ち続け、且つそれを通して、クランプ回路１を禁止
された状態に保持する。
及びＴＰ４をスイッチ・オンさせ、結果的に、オンにあ
るべきクランプ回路１の出力電圧を低レベルへと降下さ
せる。しかし、第１のアンダーグラウンドの期間に付加
された時間ｔ2 はコンデンサＣ１が電圧Ｅ１においてそ
れ自体を充電させる時間ｔ3 で示されているものよりも
小さい。かくして、比較器８はトランジスタＴ１をオン
に保ち続け、且つそれを通して、クランプ回路１を禁止
された状態に保持する。
【００３１】電圧Ｖc は、ｔ2 後の約10マイクロ秒間、
再び接地以上に上昇する。クランプ回路１の出力電圧Ｕ
は高いので、後者はオフであり、その結果、制御回路２
は電力装置３をカットオフしない。特に、これは、ＴＰ
２, ＴＰ３及びＴＰ４がオフに切り換えられるときに生
じるが、トランジスタＴ１は時刻ｔ3 までにオンに切り
換わり、そのトランジスタＴ３をオフ状態に保つので、
電圧Ｕは高くそしてクランプ回路１はオフである。結果
的に、高い電圧ＵはトランジスタＴ２を導通させ、その
低いコレクタ電圧はトランジスタＴ３をオフ状態に保ち
続け、かくして、Ｕを高く維持する。
再び接地以上に上昇する。クランプ回路１の出力電圧Ｕ
は高いので、後者はオフであり、その結果、制御回路２
は電力装置３をカットオフしない。特に、これは、ＴＰ
２, ＴＰ３及びＴＰ４がオフに切り換えられるときに生
じるが、トランジスタＴ１は時刻ｔ3 までにオンに切り
換わり、そのトランジスタＴ３をオフ状態に保つので、
電圧Ｕは高くそしてクランプ回路１はオフである。結果
的に、高い電圧ＵはトランジスタＴ２を導通させ、その
低いコレクタ電圧はトランジスタＴ３をオフ状態に保ち
続け、かくして、Ｕを高く維持する。
【００３２】時間ｔ2 及び電力装置３のコレクタ電圧の
第１のアンダーグラウンドの時間間隔の和よりも大きい
時刻ｔ3 において、コンデンサＣ１にかかる電圧は値Ｅ
１に達する。比較器８はトリガーされて、そしてトラン
ジスタＴ１をカットオフしそしてクランプ回路１の状態
を切り換えられないままに止どめる。この瞬間から、ク
ランプ回路１はもはや禁止されず、そして比較器９から
のスイッチ・オン指令の結果としてそれ自体をスイッチ
・オンする。
第１のアンダーグラウンドの時間間隔の和よりも大きい
時刻ｔ3 において、コンデンサＣ１にかかる電圧は値Ｅ
１に達する。比較器８はトリガーされて、そしてトラン
ジスタＴ１をカットオフしそしてクランプ回路１の状態
を切り換えられないままに止どめる。この瞬間から、ク
ランプ回路１はもはや禁止されず、そして比較器９から
のスイッチ・オン指令の結果としてそれ自体をスイッチ
・オンする。
【００３３】電流値Ｉc max が時刻ｔ4 において到達さ
れると、比較器９はトリガーされそしてクランプ回路１
の点弧を指令する。かかる状況において、比較器９の出
力はトランジスタＴ２のベースを低くし、それをスイッ
チ・オフさせる。結果的に、出力トランジスタＴ３が作
動され、そしてクランプ回路１の出力Ｕが低くなる。
れると、比較器９はトリガーされそしてクランプ回路１
の点弧を指令する。かかる状況において、比較器９の出
力はトランジスタＴ２のベースを低くし、それをスイッ
チ・オフさせる。結果的に、出力トランジスタＴ３が作
動され、そしてクランプ回路１の出力Ｕが低くなる。
【００３４】出力Ｕは制御回路２に作用して、電力装置
３をオフに切り換える。この点において、クランプ回路
１は能動状態に達し、そして、電源上つまり電力装置３
のコレクタ上における妨害に無関係に、入力電圧Ｖinが
高く止どまる状態に全時間にわたって止どまる。図５に
おける曲線Ｖc から見られるような妨害は時刻ｔ5 にお
いて生じる。
３をオフに切り換える。この点において、クランプ回路
１は能動状態に達し、そして、電源上つまり電力装置３
のコレクタ上における妨害に無関係に、入力電圧Ｖinが
高く止どまる状態に全時間にわたって止どまる。図５に
おける曲線Ｖc から見られるような妨害は時刻ｔ5 にお
いて生じる。
【００３５】この時点での電圧Ｖ２における第２のアン
ダーグラウンドの発生は実際に、寄生トランジスタＴＰ
２, ＴＰ３を導通させる。これらは、出力Ｕを横切った
電圧を低く維持する。ここでは、コンデンサＣ２の寄生
トランジスタであるＴＰ４も作動される。この第２のア
ンダーグラウンド中、コンデンサＣ２は寄生トランジス
タＴＰ４上に放電する。
ダーグラウンドの発生は実際に、寄生トランジスタＴＰ
２, ＴＰ３を導通させる。これらは、出力Ｕを横切った
電圧を低く維持する。ここでは、コンデンサＣ２の寄生
トランジスタであるＴＰ４も作動される。この第２のア
ンダーグラウンド中、コンデンサＣ２は寄生トランジス
タＴＰ４上に放電する。
【００３６】約10マイクロ秒後、第２のアンダーグウラ
ンドは使い尽くされるが、クランプ回路１はＵの状態を
低く維持し続け、これに対する貢献はコンデンサＣ１に
よっでなされる。実際問題として、クランプ回路１は、
入力トランジスタＴ２のベースに達したコンデンサＣ２
が、 ２Ｖbe＝ (Ｖbe (Ｔ２) ＋Ｖbe (Ｄ1)) に等しい電圧に充電されるまで、低いＵの優先状態を持
っている。
ンドは使い尽くされるが、クランプ回路１はＵの状態を
低く維持し続け、これに対する貢献はコンデンサＣ１に
よっでなされる。実際問題として、クランプ回路１は、
入力トランジスタＴ２のベースに達したコンデンサＣ２
が、 ２Ｖbe＝ (Ｖbe (Ｔ２) ＋Ｖbe (Ｄ1)) に等しい電圧に充電されるまで、低いＵの優先状態を持
っている。
【００３７】このステップ中、ダイオードＤ１はトラン
ジスタＴ２の点弧閾値を１Ｖbeから２Ｖbeへ増大させる
ために使用される。これはその安全性を向上させ、コン
デンサＣ２が１Ｖbeにおいてよりも２Ｖbeにおいてそれ
自体を充電するのに長くかかるという事実を考慮してさ
え、トランジスタＴ２はオフに止どまることになる。コ
ンデンサＣ２が２Ｖbeに等しい電圧値において電圧Ｕ及
び抵抗Ｒ３を通してそれ自体充電する前に、入力トラン
ジスタＴ２はオフに切り換えられ、その結果、トランジ
スタＴ３がオンに切り換えられて、Ｕを低く保つことに
なる。コンデンサＣ２及びその充電抵抗Ｒ３は、Ｃ２の
充電が第２のアンダーグラウンドの期間よりも大きい時
間内で行われるようなサイズにある。
ジスタＴ２の点弧閾値を１Ｖbeから２Ｖbeへ増大させる
ために使用される。これはその安全性を向上させ、コン
デンサＣ２が１Ｖbeにおいてよりも２Ｖbeにおいてそれ
自体を充電するのに長くかかるという事実を考慮してさ
え、トランジスタＴ２はオフに止どまることになる。コ
ンデンサＣ２が２Ｖbeに等しい電圧値において電圧Ｕ及
び抵抗Ｒ３を通してそれ自体充電する前に、入力トラン
ジスタＴ２はオフに切り換えられ、その結果、トランジ
スタＴ３がオンに切り換えられて、Ｕを低く保つことに
なる。コンデンサＣ２及びその充電抵抗Ｒ３は、Ｃ２の
充電が第２のアンダーグラウンドの期間よりも大きい時
間内で行われるようなサイズにある。
【００３８】一旦コンデンサＣ２が、 (Ｖbe (Ｄ１) ＋
Ｖsat (Ｔ３) に等しい電圧でそれ自体充電すると、そ
の第２のアンダーグラウンドが終了した後、これはクラ
ンプ回路１を邪魔せず、それは、コンデンサＣ２を横切
った電圧がトランジスタＴ２をトリガーするのに必要な
最低電圧、つまり、 (Ｖbe (Ｔ２) ＋Ｖbe (Ｄ１)) よりも小さいので、トランジスタＴ３をオン状態に且つ
Ｕを低く維持する。このように、本発明による回路はア
ンダーグラウンドによる妨害により影響されず、正しく
動作する。
Ｖsat (Ｔ３) に等しい電圧でそれ自体充電すると、そ
の第２のアンダーグラウンドが終了した後、これはクラ
ンプ回路１を邪魔せず、それは、コンデンサＣ２を横切
った電圧がトランジスタＴ２をトリガーするのに必要な
最低電圧、つまり、 (Ｖbe (Ｔ２) ＋Ｖbe (Ｄ１)) よりも小さいので、トランジスタＴ３をオン状態に且つ
Ｕを低く維持する。このように、本発明による回路はア
ンダーグラウンドによる妨害により影響されず、正しく
動作する。
【図１】本発明による回路図である。
【図２】図１に例示された保護回路に含まれているクラ
ンプ回路の詳細図である。
ンプ回路の詳細図である。
【図３】本発明による保護回路を集積回路の形態とした
実施例を示す説明図である。
実施例を示す説明図である。
【図４】図１の回路における１波形図である。
【図５】図１の回路における他の波形図である。
【図６】図１の回路における更に他の波形図である。
【図７】図１の回路における更に他の波形図である。
１ クランプ回路 ２ 制御回路 ３ 電力装置 ５ 回路手段 ９ 比較器 Ｌ 共振負荷
Claims (10)
- 【請求項１】 電源に接続された共振負荷 (Ｌ) を駆動
する電力装置 (３)と、それ自体の非作動状態及び作動
状態間で変動するインパルス状入力電圧 (Ｖin) を持っ
ていて、前記電力装置 (３) をオン及びオフ制御するた
めの制御回路(２) とを含む集積回路における出力電流
の増加に対する保護回路であって、前記電力装置 (３)
を通して流れる電流が最大設定値に達したときに、前記
制御回路 (２) を非作動状態にさせ且つ前記電力装置
(３) を消弧させるためのクランプ回路 (１) を含む保
護回路において、前記電力装置 (３) がスイッチ・オン
されてから、少なくとも該電力装置 (３) の前記点弧に
起因して前記共振負荷 (Ｌ) により生じた電源装置の供
給電圧の初めのアンダーグラウンド (Ｖ１) の終了まで
の設定時間間隔にわたって前記クランプ回路 (１) の動
作を禁止するための第１の回路手段 (Ｒ１, Ｃ１, ８,
Ｅ１, Ｔ１) と、前記電力装置 (３) の前記消弧に続い
て前記共振負荷 (Ｌ) により生じた前記供給電圧の第２
のアンダーグラウンド (Ｖ２) 中に前記クランプ回路
(１) を動作状態に保つための第２の回路手段 (Ｃ２,
ＴＰ４) とを備えていることを特徴とする保護回路。 - 【請求項２】 前記第１の回路手段 (Ｒ１，Ｃ１, ８,
Ｅ１, Ｔ１) は、第１の基準電圧 (Ｅ１) を持ち、前記
クランプ回路 (１) を禁止するトランジスタ(Ｔ１) を
駆動するための比較器 (８) の入力に対して前記入力電
圧を印加するための回路網ＲＣ (Ｒ１, Ｃ１) を含んで
いることを特徴とする請求項１の保護回路。 - 【請求項３】 前記回路網ＲＣ (Ｒ１, Ｃ１) は、前記
比較器 (８) の前記入力を横切った電圧が前記第１の電
圧アンダーグラウンド (Ｖ１) の発生に続く時間に前記
第１の基準電圧 (Ｅ１) の値に達するような時定数でも
ってそれ自体充電するための第１のコンデンサ (Ｃ１)
を含んでいることを特徴とする請求項２の保護回路。 - 【請求項４】 第２の基準電圧 (Ｅ２) を持ち、その入
力を横切って、前記電力装置 (３) を通して流れる電流
と該電力装置 (３) に直列に接続された検出抵抗 (Ｒ
２) との積に比例した電圧が印加される比較器 (９) を
更に備え、該比較器 (９) は、最大電流 (I max)の値が
前記第２の基準電圧 (Ｅ２) と前記検出抵抗 (Ｒ２) と
の間の比に達したときに、前記クランプ回路 (１) を能
動にさせるように作用することを特徴とする請求項１の
保護回路。 - 【請求項５】 前記第２の回路手段 (Ｃ２, ＴＰ４)
は、前記クランプ回路(１)に挿入されていて、その集積
回路の寄生トランジスタ (ＴＰ４) を通してそれ自体を
放電させ、その間、前記クランプ回路 (１) を前記電圧
アンダーグラウンド (Ｖ２) 中スイッチ・オンに保つ第
２のコンデンサ (Ｃ２) を含んでいることを特徴とする
請求項１の保護回路。 - 【請求項６】 前記クランプ回路 (１) は入力及び出力
間に、入力トランジスタ (Ｔ２) と、該クランプ回路
(１) がオフにあるか又はオンにあるかに応じてそのコ
レクタを横切って高又は低の出力 (Ｕ) が取られる出力
トランジスタ (Ｔ３) とを含み、前記第２のコンデンサ
(Ｃ２) は、それ自体を放電させそして前記第２のアン
ダーグラウンド (Ｖ２) 中それをカットオフ状態に保つ
ように前記入力トランジスタ (Ｔ２) に接続されている
ことを特徴とする請求項５の保護回路。 - 【請求項７】 前記第２のコンデンサ (Ｃ２) は、前記
第２のアンダーグラウンド (Ｖ２) 中では、それを横切
って、前記入力トランジスタ (Ｔ２) の点弧を動作させ
るのに必要な電圧に決して達しないような充電時定数を
有していることを特徴とする請求項６の回路。 - 【請求項８】 前記クランプ回路 (１) はダイオード
(Ｄ１) を含み、該ダイオード (Ｄ１) のベース・エミ
ッタ電圧と、前記第２のコンデンサ (Ｃ２) の充電後の
出力トランジスタ (Ｔ３) の飽和電圧との和は前記入力
トランジスタ (Ｔ２) の点弧を動作させるのに必要な最
小電圧以下であることを特徴とする請求項６の回路。 - 【請求項９】 前記第２の回路手段 (Ｃ２, ＴＰ４) は
Ｎ+型の基板 (10)上に成長されたＮ-型のエピタキシャ
ル層 (11) に含まれているＰ型の隔絶井戸(18, 19) 内
に含まれたエピタキシャル領域 (23) に位置するＮ+／
Ｐ接合部におけるコンデンサ (Ｃ２) と、前記エピタキ
シャル領域 (23) のＮ+型の濃縮領域(27) をコレクタと
して、Ｐ型の前記隔絶井戸 (18, 19) をベースとして、
前記エピタキシャル層 (11) 及び下に横たわる基板 (1
0) をエミッタとして持つＮＰＮトランジスタ (ＴＰ４)
とを含み、前記ＮＰＮトランジスタ (ＴＰ４) の前記
コレクタは表面金属化部 (62) によって前記コンデンサ
(Ｃ２) のＮ+接片 (37)に接続されていることを特徴と
する請求項１の集積構造。 - 【請求項10】 前記ＮＰＮトランジスタ (ＴＰ４) は、
前記共振負荷 (Ｌ)を横切って現われるものよりも高い
破壊電圧を持つ高電圧トランジスタであることを特徴と
する請求項９の集積構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI911266A IT1248382B (it) | 1991-05-09 | 1991-05-09 | Circuito di protezione contro l'aumento della corrente di uscita per un circuito integrato comprendente un dispositivo di potenza che pilota un carico risonante collegato ad un'alimentazione |
| IT91A001266 | 1991-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05168146A true JPH05168146A (ja) | 1993-07-02 |
| JP3177789B2 JP3177789B2 (ja) | 2001-06-18 |
Family
ID=11359867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11614492A Expired - Fee Related JP3177789B2 (ja) | 1991-05-09 | 1992-05-08 | 共振負荷を駆動する電力装置の保護回路を有する集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0512631B1 (ja) |
| JP (1) | JP3177789B2 (ja) |
| DE (1) | DE69221529T2 (ja) |
| IT (1) | IT1248382B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4415517B2 (ja) * | 2001-08-07 | 2010-02-17 | 株式会社デンソー | 内燃機関用点火装置 |
| CN110086454B (zh) * | 2019-04-12 | 2022-11-18 | 科华数据股份有限公司 | 一种功率模块的过载控制装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61135159A (ja) * | 1984-12-05 | 1986-06-23 | Mitsubishi Electric Corp | 半導体集積回路 |
| EP0260120A3 (en) * | 1986-09-10 | 1989-11-02 | S & C ELECTRIC COMPANY | Control circuit with coordination provisions |
| FR2632070B1 (fr) * | 1988-05-26 | 1990-11-23 | Bendix Electronics Sa | Circuit de commande de l'alimentation d'une charge electrique, a dispositif de detection d'un court-circuit de la charge |
| IT1229318B (it) * | 1989-05-02 | 1991-08-08 | Sgs Thomson Microelectronics | Dispositivo di protezione contro il breakdown di transistori bipolari in un circuito integrato di pilotaggio per dispositivo di potenza con carico risonante sul collettore. |
| JPH1018238A (ja) * | 1996-06-28 | 1998-01-20 | Bridgestone Corp | 防音ユニット |
-
1991
- 1991-05-09 IT ITMI911266A patent/IT1248382B/it active IP Right Grant
-
1992
- 1992-05-02 EP EP92201230A patent/EP0512631B1/en not_active Expired - Lifetime
- 1992-05-02 DE DE69221529T patent/DE69221529T2/de not_active Expired - Fee Related
- 1992-05-08 JP JP11614492A patent/JP3177789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0512631B1 (en) | 1997-08-13 |
| ITMI911266A1 (it) | 1992-11-09 |
| DE69221529D1 (de) | 1997-09-18 |
| ITMI911266A0 (it) | 1991-05-09 |
| IT1248382B (it) | 1995-01-11 |
| DE69221529T2 (de) | 1998-03-12 |
| JP3177789B2 (ja) | 2001-06-18 |
| EP0512631A3 (en) | 1993-05-26 |
| EP0512631A2 (en) | 1992-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
| US5506742A (en) | Circuitry and structures for electrostatic discharge protection | |
| US5166089A (en) | Method of making electrostatic discharge protection for semiconductor input devices | |
| US20050111150A1 (en) | Electrostatic discharge protection circuit | |
| US5636097A (en) | Protective circuit for semiconductor power device | |
| JPS6271257A (ja) | 誘電負荷スイツチトランジスタの保護回路 | |
| JPH0668709B2 (ja) | 電圧安定化装置 | |
| US4893212A (en) | Protection of power integrated circuits against load voltage surges | |
| EP0151764B1 (en) | Ignition control integrated circuit having substrate injection prevention means | |
| JPH05168146A (ja) | 電源に接続された共振負荷を駆動する電力装置を含む集積回路における出力電流の増加に対する保護回路 | |
| JPH0246783B2 (ja) | ||
| US4244344A (en) | Ignition system with overvoltage and excess current protection | |
| KR0181299B1 (ko) | 전력장치를 위한 유도부하 및 제어장치를 구동시키기 위한 전력장치를 포함한 모노리식 집적회로에서 전원 전압의 음의 임펄스에 의해 발생된 기생효과를 방지하기 위한 장치 | |
| US4059084A (en) | Ignition system for internal combustion engines using an ignition coil | |
| US7298599B1 (en) | Multistage snapback ESD protection network | |
| JP2684228B2 (ja) | コレクタ側に共振性負荷を有する電力デバイスのための集積化駆動回路におけるバイポーラトランジスタの降伏に対する保護用デバイス | |
| US4501256A (en) | Solid state magneto ignition switching device | |
| US3367313A (en) | Device for producing highvoltage pulses | |
| JP2744306B2 (ja) | 内燃機関の誘導的放電点火装置 | |
| JPH0731297Y2 (ja) | 過電流保護機能を有する定電圧電源回路 | |
| US3285234A (en) | Ignition system with inductor connected between breaker points and semiconductor device | |
| US4119868A (en) | Circuit arrangement | |
| US5847915A (en) | Static isolator | |
| JP2000310173A (ja) | 内燃機関点火用半導体装置 | |
| US6107748A (en) | Circuit arrangement of a final ignition stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |