JPH0516734Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、アナログ電圧の大小を比較する機能
を有すると共に、高速動作モード及び低速動作モ
ードの切換機能、及び、動作モード及び動作停止
モードの切換機能を有するマイクロコンピユータ
に関する。

(ロ) 従来の技術 一般に、マイクロコンピユータの入力回路は、
入力端子に印加された信号レベルが“１”である
か“０”であるかを検出し、その“１”あるいは
“０”をデータとしてマイクロコンピユータの内
部に送出していた。

ところが、近年マイクロコンピユータの高機能
化が進み、マイクロコンピユータ自身の中に２種
類のアナログ電圧の比較結果をデジタル値で出力
する機能を内蔵したものが開発されている。この
マイクロコンピユータは、昭和59年４月１日に
CQ出版株式会社から発行された「ワンチツプ・
マイコンの基礎とその応用技術」の第194頁図１
０，６に記載されている。

従来、マイクロコンピユータに内蔵されるアナ
ログ入力機能は、第２図に示される如く、アナロ
グ入力端子１，２に印加された電圧の大小を検出
するアナログ電圧比較回路３と、該アナログ電圧
比較回路３の出力を増幅する増幅回路４とから構
成され、アナログ入力端子１，２を指定する入力
命令が実行された時出力される信号IPAにより、
増幅回路４の出力、即ち、アナログ入力端子１，
２に印加された電圧の大小に対応する信号レベル
が入力ゲート５を介してデータバス６に送出され
る。

(ハ) 考案が解決しようとする問題点 しかしながら、第２図に示された回路において
は、アナログ電圧比較回路３には印加された電圧
に基づいた電流が常時流れ、また、アナログ電圧
比較回路３の出力によつて増幅回路４に常時電流
が流れる。これらの電流は数mAに達する為、コ
ンパレータを内蔵したマイクロコンピユータの消
費電流が大幅に増大する欠点があつた。

(ニ) 問題点を解決するための手段 本発明は前記問題点を解決するために成された
ものであり、アナログ電圧比較回路の電流路中及
び増幅回路の電流路中に各々設けられたスイツチ
ング素子と、低速動作を指示する信号あるいは動
作停止を指示する信号のいずれか一方が出力され
た時、アナログ電圧比較回路及び増幅回路のスイ
ツチング素子を共にオフさせる第２のゲート回路
と、該第２のゲート回路が前記スイツチング素子
のオフを制御しない状態でもアナログ入力端子の
入力命令時以外は増幅回路のスイツチング素子を
オフさせる第３のゲート回路とを備えることによ
り、消費電流の削減を図るものである。

(ホ) 作用 上述の手段によれば、通常の高速動作モード、
即ち、低速動作を指示する信号あるいは動作停止
を指示する信号のいずれも出力されていない状態
では、アナログ電圧比較回路のスイツチング素子
が第２のゲート回路の出力によつてオンし該アナ
ログ電圧比較回路は動作状態となり、またこの
時、第２のゲート回路の出力は増幅回路のスイツ
チング素子をオンするよう第３のゲート回路に作
用するが、アナログ入力端子の入力命令が実行さ
れていない場合には増幅回路のスイツチング素子
は第２のゲート回路の出力に関係なく第３のゲー
ト回路に出力によつてオフする。一方、低速動作
を指示する信号あるいは動作停止を指示する信号
のいずれか一方が出力された状態では、アナログ
電圧比較回路及び増幅回路のスイツチング素子は
第２のゲート回路の出力によつて共にオフし流れ
る電流は遮断される。

(ヘ) 実施例 第１図は本考案の実施例を示す回路図であり、
７はアナログ電圧比較回路、８は増幅回路、９は
第１のゲート回路を構成する入力ゲート、１０は
データバス、１１は第２のゲート回路を構成する
ORゲート、１２は第３のゲート回路を構成する
NORゲート、１３はモード制御回路、１４はマ
イクロコンピユータの動作を制御する制御回路で
ある。アナログ電圧比較回路７は、入力端子１
５，１６にゲートが接続されたＮチヤンネルの
MOSFET１７，１８と、バイアス電圧V_Bがゲー
トに印加され定電流源となるＮチヤンネルの
MOSFET１９と、負荷となるＰチヤンネルの
MOSFET２０，２１と、正帰還作用をするＰチ
ヤンネルのMOSFET２２，２３とから構成され
た差動型の比較回路であり、バイアス電圧V_Bを
発生する為に電源電圧V_DDを分割するＰチヤンネ
ルのMOSFET２４及びＮチヤンネルの
MOSFET２５，２６を備え、MOSFET２５，
２６の接続点の電圧がバイアス電圧V_Bとして
MOSFET１９のゲートに印加され、また、その
ゲートと接地間にはＮチヤンネルのMOSFET２
７が設けられている。このMOSFET２７のゲー
トにはORゲート１１の出力が印加され、また、
MOSFET２５のゲートにはORゲート１１の出
力を反転するインバータ２８の出力が印加されて
いる。

増幅回路８は、カレントミラー接続されたＮチ
ヤンネルのMOSFET２９，３０と、アナログ電
圧比較回路７の差動出力がゲートに接続されたＰ
チヤンネルのMOSFET３１，３２と、インバー
タを形成するＮチヤンネルのMOSFET３３及び
ＰチヤンネルのMOSFET３４と、MOSFET３
１，２９に直列接続されたＮチヤンネルの
MOSFET３５と、MOSFET３２，３０に直列
接続されたＮチヤンネルのMOSFET３６とから
構成され、MOSFET３５，３６のゲートには
NORゲート１２の出力が印加されている。増幅
回路８の出力は、入力端子１５，１６を指定する
入力命令が実行された時に制御回路１４から出力
される制御信号IPAで制御される入力ゲート９に
印加され、その信号は入力ゲート９を介してデー
タバス１０に送出される。

モード制御回路１３は、通常の動作モードであ
る高速動作モードと低消費電力化を図る低速動作
モードとの切り換え、及びマイクロコンピユータ
を動作状態とするかあるいは内部メモリのバツク
アツプだけを行い動作を完全に停止する状態とす
るかの切り換えを制御するものであり、高速／低
速動作モードを指示するフラグ３７と、動作／停
止モードを指示するフラグ３８とを有している。
これらのフラグ３７，３８は外部からの信号ある
いは命令によつてセツトすることができ、フラグ
３７がセツトされると制御信号Ｈ／Ｌは“１”と
なり低速動作モードを指示し、フラグ３８がセツ
トされると制御信号Ｄ／Ｅは“１”となり動作停
止を指示する。制御信号Ｈ／Ｌ及びＤ／ＥはOR
ゲート１１及び制御回路１４に印加される。制御
回路１４は、マイクロコンピユータの動作を制御
するものであり、命令を実行しその動作を行う為
に各部回路を制御する。また、制御回路１４は、
制御信号Ｈ／Ｌが“１”となつて低速動作が指示
されると命令の実行時間を長くして低速動作とな
り、一方、制御信号Ｄ／Ｅが“１”となると命令
の実行を停止して各部回路の制御を行わず、完全
な停止状態となる。この制御回路１４の制御信号
IPAは、通常は“０”であるが入力端子１５，１
６を指定する入力命令が実行された時のみ“１”
となり、入力ゲート９を導通させる。一方、制御
信号IPAはインバータ３９に印加され、インバー
タ３９の出力がORゲート１１の出力と共に
NORゲート１２に印加される。

そこで、モード制御回路１３のフラグ３７及び
３８が共に“０”である状態では、制御信号Ｈ／
Ｌ及びＤ／Ｅが“０”である為、アナログ電圧比
較回路７のMOSFET２５がオン、MOSFET２
７がオフとなつて、MOSFET２４，２５，２６
が分割されたバイアス電圧V_BがMOSFET１９に
印加され、MOSFET１７，１８及びMOSFET
１９に動作電流が流れる。即ち、アナログ電圧比
較回路７は動作状態となる。一方、ORゲート１
１の出力“０”が印加されたNORゲート１２に
は、通常“１”となるインバータ３９の出力
が印加されている為、NORゲート１２の出力は
“０”であり、増幅回路８のMOSFET３５，３
６は共にオフとなる。従つて、増幅回路８には動
作電流が流れず、不動作状態となる。この状態に
おいて、入力端子１５，１６を指定する入力命令
が実行されると、制御信号IPAは“１”となりイ
ンバータ３９の出力が“０”となる為、
NORゲート１２の出力は“０”となり、
MOSFET３５，３６がオンする。この時だけ、
増幅回路８に動作電流が流れ、入力端子１５，１
６に印加された電圧の大小に対応する信号が入力
ゲート９を介してデータバス１０に送出される。

また、フラグ３７あるいは３８がセツトされた
場合、即ち、低速動作モードあるいは動作停止モ
ードとなつた場合には、制御信号Ｈ／Ｌあるいは
制御信号Ｄ／Ｅのいずれか一方が“１”となり、
ORゲート１１は“１”を出力する。すると、ア
ナログ電圧比較回路７のMOSFET２５がオフと
なる為、バイアス電圧V_Bは発生せず、また、
MOSFET２７がオンとなる為MOSFET１９の
ゲートは接地され、MOSFET１９がオフとな
る。従つて、MOSFET１７，１８に流れる電流
がMOSFET１９によつて遮断され、アナログ電
圧比較回路７の動作が停止される。一方、NOR
ゲート１２にもORゲート１１の出力“１”が印
加される為、NORゲート１２の出力は、“０”と
なり、増幅回路８のMOSFET３５，３６がオフ
され動作電流が遮断される。ここで、低速動作モ
ードにある時、制御回路１４から制御信号IPAが
出力されても、NORゲート１２に印加されたOR
ゲート１１の出力“１”の為、制御信号IPAは無
視され増幅回路８が動作することはない。

さて、第１図回路は、２種類のアナログ電圧の
大小を比較し、その大小に対応した“０”又は
“１”の１ビツトのデジタル信号を被制御体の制
御の為に発生する機能として、マイクロコンピユ
ータに内蔵されるものであり、例えばエアコン等
を被制御体としてその温度制御が上記したマイク
ロコンピユータによつて行われる。ここで、この
マイクロコンピユータは、電源電圧が正常である
通常動作時に高速クロツクに同期してROM（図
示せず）から読み出されるプログラムデータに従
つて高速動作を行う高速動作モードと、停電等で
電源電圧の供給が遮断された時バツクアツプ電源
を用いることによつて、低速クロツクに同期して
前記ROMから読み出されるプログラムデータに
従つて最低必要な処理を低速動作で行い、低消費
電力化を図る低速動作モードと、バツクアツプ電
源電圧が低速動作を行う最低レベル以下まで立ち
下がつてしまつた時にクロツクを停止させてプロ
グラムデータの介在無しにRAM等に書き込まれ
たデータの保持のみを行いその他の動作を停止す
る停止モードと、を有している。尚、低速動作モ
ードで最低必要とされる動作とは、タイマーの計
時動作であり、低速クロツクに基づいて作成され
た１秒信号に同期して秒、分、時等のデータや桁
上げデータをRAMに書き込んだり読み出したり
する動作である。停止モードになると、RAMの
書き込み読み出し等の低速動作が不可能となる
為、RAMのデータ保持のみを行う動作に移行す
ることになる。

そこで上記したマイクロコンピユータを用いて
エアコンの温度制御を行う場合、まずエアコンの
電源を投入すると、ROMから読み出された初期
プログラムに従つてマイクロコンピユータが動作
し、フラグ３７，３８は共に“０”とされる。こ
れによつてマイクロコンピユータが高速動作を行
うことになる。一方、エアコンの使用者が快適と
思われる室内温度を設定した場合、この設定温度
に対応するアナログ電圧は入力端子１６に印加さ
れ、実際の室内温度に対応するアナログ電圧は入
力端子１５に印加され、両アナログ電圧の大小に
係る比較電圧がアナログ電圧比較回路７から発生
する。ここで、入力端子１５，１６を指定する入
力命令が実行されると、制御信号IPAが“１”と
なる為、増幅回路８が動作すると共に入力ゲート
９がゲートを開き、温度制御を行う為のデータが
増幅回路８から入力ゲート９及びデータバス１０
を介してマイクロコンピユータ内部のCPU（図示
せず）に取り込まれ、温度制御の為の論理演算が
行われることになる。因みに、室内温度が設定温
度より高い時、増幅回路８からは“１”のデジタ
ル値が出力され、論理演算の結果として室内温度
を設定温度まで下げる為の制御出力がマイクロコ
ンピユータから出力されることになる。反対に、
室内温度が設定温度より低い時、増幅回路８から
は“０”のデジタル値が出力され、論理演算の結
果として室内温度を設定温度まで上昇させる為の
制御出力がマイクロコンピユータから出力される
ことになる。

電源電圧が正常に印加されている通常状態では
上記の如くして温度制御の為のデジタル値が発生
するが、通常状態での動作中に停電等の電源異常
状態が起こつた場合、電源電圧の供給が遮断され
たことがマイクロコンピユータによつて検出さ
れ、マイクロコンピユータは上記した様に低速動
作モードに移行する。この時、停電検出に応じた
マイクロコンピユータのプログラム命令に従つて
フラグ３７は“１”にフラグ３８は“０”とさ
れ、アナログ電圧比較回路７及び増幅回路８はそ
の動作を停止する。即ち、低速動作モードでは電
力消費量の大きい高速時の動作は元々禁止されて
おり、アナログ電圧比較回路７及び増幅回路８の
動作を停止させたところで、マイクロコンピユー
タの機能に支障を来すことはない。

その後、電源が停電から復帰せず、バツクアツ
プ電源電圧が低速動作を行うのに必要とされる最
低レベルよりも下がつてしまつた時、マイクロコ
ンピユータがこの状態を検出し、フラグ３８が
“１”とされる。すると、制御回路１４が制御信
号Ｄ／Ｅが“１”となつたことを検出し、この検
出結果に応じてプログラムデータとは関係無しに
RAM等のデータメモリの保持のみを行う停止モ
ードに移行することになる。

以上が、上記したマイクロコンピユータをエア
コンの温度制御に使用した場合の実例の説明であ
るが、高速動作モードにおいて入力端子１５，１
６を指定する入力命令が実行されていない時即ち
制御信号IPAが“０”の時は、増幅回路８の動作
のみを停止させ、アナログ電圧比較回路７を動作
させているが、これは前記入力命令が実行されて
からデータバス１０にデータを取り込むまでの時
間遅刻を防ぐ為である。この場合、従来に比べて
増幅回路８の電力消費を削減できる為、結果とし
てマイクロコンピユータの電力消費量を減少でき
ることになる。

この様に、低速動作モードあるいは動作停止モ
ードにおいては、アナログ電圧比較回路７及び増
幅回路８の動作が禁止されると共に、通常の動作
状態においても、入力命令が実行された時以外は
増幅回路８の動作が禁止されているので、消費電
流が大幅に減少される。

(ト) 考案の効果 上述の如く本考案によれば、アナログ入力機能
を有するマイクロコンピユータの消費電力を大幅
に減少することができ、マイクロコンピユータを
電池等でバツクアツプする際のバツクアツプ時間
が長くなる利点を有している。その為、マイクロ
コンピユータを利用した装置の小型化も図れる利
点も発生する。

【図面の簡単な説明】

第１図は本考案の実施例を示す回路図、第２図
は従来例を示すブロツク図である。 ７……アナログ電圧比較回路、８……増幅回
路、９……入力ゲート、１０……データバス、１
１……ORゲート、１２……NORゲート、１３…
…モード制御回路、１４……制御回路。

Claims (1)

【実用新案登録請求の範囲】
1. 入力されたアナログ電圧の大小を比較するアナ
   ログ電圧比較回路と、前記アナログ電圧比較回路
   の出力を増幅して前記アナログ電圧の大小に対応
   した出力を発生する増幅回路と、前記増幅回路の
   論理出力をデータバスに転送する第１のゲート回
   路と、高速動作モード又は低速動作モード、且
   つ、動作モード又は動作停止モードを指定するた
   めの信号を発生するモード制御回路と、前記第１
   のゲート回路を開くための信号を発生する制御回
   路と、高速動作モード及び動作モードを指定する
   信号が印加された時、前記アナログ電圧比較回路
   を動作させ、低速動作モード又は動作停止モード
   を指定する信号が印加された時、前記アナログ電
   圧比較回路の動作を停止させる第２のゲート回路
   と、低速動作モード又は動作停止モードを指定す
   る信号に基づく前記第２のゲート回路の出力信号
   が印加された時、前記増幅回路の動作を停止さ
   せ、高速動作モード及び動作モードを指定する信
   号に基づく前記第２のゲート回路の出力信号が印
   加された状態であつても、前記第１のゲート回路
   を開くための信号が印加される時以外は、前記増
   幅回路の動作を停止させる第３のゲート回路と、
   を備えたことを特徴とするマイクロコンピユー
   タ。