JPH0516702B2 - - Google Patents
Info
- Publication number
- JPH0516702B2 JPH0516702B2 JP60068762A JP6876285A JPH0516702B2 JP H0516702 B2 JPH0516702 B2 JP H0516702B2 JP 60068762 A JP60068762 A JP 60068762A JP 6876285 A JP6876285 A JP 6876285A JP H0516702 B2 JPH0516702 B2 JP H0516702B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- pulse
- signal line
- circuit
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
《産業上の利用分野》
この発明は、時分割多重伝送システムに好適な
伝送異常検出回路に関する。
伝送異常検出回路に関する。
《従来技術とその問題点》
従来の伝送異常検出回路としては、例えば特開
昭51−67013号公報に記載されたものが知られて
いる。
昭51−67013号公報に記載されたものが知られて
いる。
しかしながら、この装置にあつては、同一信号
線上に相前後して到来するパルスの時間間隔を、
CR時定数回路で得られた基準時間と比較するこ
とによつて、伝送異常を検出するようにしている
ため、正常な場合でもパルス到来間隔が相当に長
くなり得る多チヤンネル時分割多重伝送システム
に採用した場合には、異常検出に要する時間が長
大化し、また大容量コンデンサが必要となつて集
積化の妨げとなる等の問題点があつた。
線上に相前後して到来するパルスの時間間隔を、
CR時定数回路で得られた基準時間と比較するこ
とによつて、伝送異常を検出するようにしている
ため、正常な場合でもパルス到来間隔が相当に長
くなり得る多チヤンネル時分割多重伝送システム
に採用した場合には、異常検出に要する時間が長
大化し、また大容量コンデンサが必要となつて集
積化の妨げとなる等の問題点があつた。
《発明の目的》
この発明の目的は、多チヤンネル時分割多重伝
送システムに採用した場合にも異常検出時間が短
く、かつ大容量コンデンサ等が不要で集積化が容
易な伝送異常検出回路を提供することにある。
送システムに採用した場合にも異常検出時間が短
く、かつ大容量コンデンサ等が不要で集積化が容
易な伝送異常検出回路を提供することにある。
《発明の構成》
この発明はアドレス一致判別回路の出力中に生
ずる受信期間指定パルスの後縁部で、該パルス無
しの状態にセツトされ、かつデータ信号線に乗せ
られたパルスの基準側縁部で、前記判別回路出力
中にパルス有無の状態がラツチされる第１のラツ
チ回路と； 初期状態において受信期間指定パルス有りの状
態にセツトされ、かつ前記受信期間指定パルスの
存在期間であつて、データ信号線に乗せられたス
タートビツト縁部よりもわずかに遅れたタイミン
グで、前記第２のラツチ回路にラツチされた受信
期間指定パルスの有無情報をラツチする第２のラ
ツチ回路とを備え； 該第２のラツチ回路のラツチ状態を異常判定信
号として出力することを特徴とするものである。
ずる受信期間指定パルスの後縁部で、該パルス無
しの状態にセツトされ、かつデータ信号線に乗せ
られたパルスの基準側縁部で、前記判別回路出力
中にパルス有無の状態がラツチされる第１のラツ
チ回路と； 初期状態において受信期間指定パルス有りの状
態にセツトされ、かつ前記受信期間指定パルスの
存在期間であつて、データ信号線に乗せられたス
タートビツト縁部よりもわずかに遅れたタイミン
グで、前記第２のラツチ回路にラツチされた受信
期間指定パルスの有無情報をラツチする第２のラ
ツチ回路とを備え； 該第２のラツチ回路のラツチ状態を異常判定信
号として出力することを特徴とするものである。
《実施例の説明》
第１図および第２図を参照して、本発明伝送異
常検出回路が適用される時分割多重伝送システム
の全体を説明する。
常検出回路が適用される時分割多重伝送システム
の全体を説明する。
第１図において、アドレスクロツク発生器１０
は第２図ａに示す如き周期Ｔのパルス幅変調周期
性符号列信号（例えば、Ｍ系列符号信号）を、ア
ドレスクロツク信号線２０を介して、各送信装置
４０および受信装置５０に供給している。
は第２図ａに示す如き周期Ｔのパルス幅変調周期
性符号列信号（例えば、Ｍ系列符号信号）を、ア
ドレスクロツク信号線２０を介して、各送信装置
４０および受信装置５０に供給している。
送信装置４０は、アドレスクロツク発生器１０
からの信号に同期しながら、この信号を第２図ｂ
のように復調し、アドレスを再生する。このと
き、再生されたアドレスが自己のアドレスと一致
すると、送信装置４０はスイツチ群６０よりパラ
レルに与えられる複数ビツトデータを、第２図ｃ
に示す如きスタートビツトおよびエンドビツトを
有するNRZ信号として、データ信号線７０にシ
リアルに送出する。
からの信号に同期しながら、この信号を第２図ｂ
のように復調し、アドレスを再生する。このと
き、再生されたアドレスが自己のアドレスと一致
すると、送信装置４０はスイツチ群６０よりパラ
レルに与えられる複数ビツトデータを、第２図ｃ
に示す如きスタートビツトおよびエンドビツトを
有するNRZ信号として、データ信号線７０にシ
リアルに送出する。
一方、受信装置５０においても、アドレスクロ
ツク発生器１０からの信号に同期しながら、この
信号を第２図ｂのように復調してアドレスを再生
しており、再生されたアドレスが自己の固有アド
レスと一致すると、受信装置５０はデータ信号線
７０上のデータをシリアルに受信し、これを負荷
群８０に対してパラレルに出力する。
ツク発生器１０からの信号に同期しながら、この
信号を第２図ｂのように復調してアドレスを再生
しており、再生されたアドレスが自己の固有アド
レスと一致すると、受信装置５０はデータ信号線
７０上のデータをシリアルに受信し、これを負荷
群８０に対してパラレルに出力する。
また、受信装置５０内には本発明に係わる伝送
異常検出回路が内蔵され、アドレスクロツク信号
線２０またはデータ信号線７０に伝送異常（例え
ば、一定時間以上に亘つて“Ｈ”または“Ｌ”の
状態が続くこと）が生ずると、異常警報装置９０
からは所定の警報が発せられることとなる。
異常検出回路が内蔵され、アドレスクロツク信号
線２０またはデータ信号線７０に伝送異常（例え
ば、一定時間以上に亘つて“Ｈ”または“Ｌ”の
状態が続くこと）が生ずると、異常警報装置９０
からは所定の警報が発せられることとなる。
次に、受信装置５０の詳細を第３図を参照して
説明する。
説明する。
アドレス再生回路５１００はアドレスクロツク
信号線２０に送出された第２図ａに示す如きアド
レスクロツク信号に同期して、この信号を第２図
ｂの如く復調し、さらにアドレスを再生する。
信号線２０に送出された第２図ａに示す如きアド
レスクロツク信号に同期して、この信号を第２図
ｂの如く復調し、さらにアドレスを再生する。
アドレス一致判別回路５２００は、アドレス再
生回路５１００で再生されたアドレスと自己の固
有アドレスとを比較し、両者が一致した場合に限
り、アドレス一致信号線５３００に対してパルス
幅Ｔを有する受信期間指定パルス（第６図Ｅ参
照）を送出する。
生回路５１００で再生されたアドレスと自己の固
有アドレスとを比較し、両者が一致した場合に限
り、アドレス一致信号線５３００に対してパルス
幅Ｔを有する受信期間指定パルス（第６図Ｅ参
照）を送出する。
発信回路５４００は、アドレス一致信号線５３
００上に送出された受信期間指定パルスの前縁部
に応答して発信を開始し、受信クロツク信号線５
５００上に受信クロツクを送出する。
００上に送出された受信期間指定パルスの前縁部
に応答して発信を開始し、受信クロツク信号線５
５００上に受信クロツクを送出する。
データ受信シフトレジスタ５６００は、受信ク
ロツク信号線５５００上に送出された受信クロツ
クに同期して、データ信号線７０上のデータをシ
リアルに読込み、これを所定のタイミングでデー
タ出力回路５７００へとパラレルに出力する。
ロツク信号線５５００上に送出された受信クロツ
クに同期して、データ信号線７０上のデータをシ
リアルに読込み、これを所定のタイミングでデー
タ出力回路５７００へとパラレルに出力する。
このようにして、受信されたデータは、データ
出力回路５７００を介して負荷群８０へと供給さ
れる。
出力回路５７００を介して負荷群８０へと供給さ
れる。
なお、パワーオンクリア回路５８００は、パワ
ーオンと同時に、アドレス再生回路５１００、ア
ドレス一致判別回路５２００および後述する異常
検出回路５９００に対してクリアをかけるための
ものである。
ーオンと同時に、アドレス再生回路５１００、ア
ドレス一致判別回路５２００および後述する異常
検出回路５９００に対してクリアをかけるための
ものである。
以上説明したアドレス再生回路５１００、アド
レス一致判別回路５２００、発信回路５４００、
データ受信シフトレジスタ５６００、データ出力
回路５７００およびパワーオンクリア回路５８０
０の構成は既に公知のものであり、詳細説明は省
略する。
レス一致判別回路５２００、発信回路５４００、
データ受信シフトレジスタ５６００、データ出力
回路５７００およびパワーオンクリア回路５８０
０の構成は既に公知のものであり、詳細説明は省
略する。
次に、本発明に係わる新規な異常検出回路５９
００について説明する。異常検出回路５９００
は、アドレスクロツク信号線２０またはデータ信
号線７０になんらかの伝送異常が発生した場合、
これを検出して異常警報装置９０にその旨を知ら
せるものである。
００について説明する。異常検出回路５９００
は、アドレスクロツク信号線２０またはデータ信
号線７０になんらかの伝送異常が発生した場合、
これを検出して異常警報装置９０にその旨を知ら
せるものである。
ここで、伝送異常としては、信号線２０または
７０の状態が、一定時間異常に亘つて“Ｈ”また
は“Ｌ”になつたことを挙げることができる。
７０の状態が、一定時間異常に亘つて“Ｈ”また
は“Ｌ”になつたことを挙げることができる。
次に、異常検出回路５９００の詳細を、第４図
を参照して説明する。
を参照して説明する。
この異常検出回路５９００は、データ信号線７
０の伝送異常を検出する機能と、アドレスクロツ
クライン２０の伝送異常を検出する機能との２つ
の機能を併有しており、前者については本発明に
係わる新規な構成が採用されるのに対し、後者に
ついては在来通りのCR時定数による構成が採用
されている。
０の伝送異常を検出する機能と、アドレスクロツ
クライン２０の伝送異常を検出する機能との２つ
の機能を併有しており、前者については本発明に
係わる新規な構成が採用されるのに対し、後者に
ついては在来通りのCR時定数による構成が採用
されている。
そこで、まずデータ信号線の伝送異常を検出す
るための構成から説明する。
るための構成から説明する。
Ｄ型フリツプフロツプで構成された第１ラツチ
回路５９０１のデータ入力Ｄおよびリセツト入力
Ｒには、アドレス一致信号線５３００が接続さ
れ、またクロツク入力CKにはデータ信号線７０
が接続されている。
回路５９０１のデータ入力Ｄおよびリセツト入力
Ｒには、アドレス一致信号線５３００が接続さ
れ、またクロツク入力CKにはデータ信号線７０
が接続されている。
従つて、第１ラツチ回路５９０１のＱ出力は、
アドレス一致判別回路５２００の出力中に生ずる
受信期間指定パルス（第６図Ｅ参照）の後縁部
で、該パルス無しの状態、すなわち“Ｌ”にセツ
トされ、かつデータ信号線７０に乗せられたパル
スの後縁部（基準側縁部）で、その時点における
判別回路５２００の出力状態、すなわち受信期間
指定パルスの有無状態がラツチされる（第６図
Ｅ，Ｆ，Ｇ参照）。
アドレス一致判別回路５２００の出力中に生ずる
受信期間指定パルス（第６図Ｅ参照）の後縁部
で、該パルス無しの状態、すなわち“Ｌ”にセツ
トされ、かつデータ信号線７０に乗せられたパル
スの後縁部（基準側縁部）で、その時点における
判別回路５２００の出力状態、すなわち受信期間
指定パルスの有無状態がラツチされる（第６図
Ｅ，Ｆ，Ｇ参照）。
ここで、データ信号線７０には、周期Ｔの開始
直後にスタートビツトに相当する後縁部（第６図
Ｆ参照）が存在するから、仮にデータビツトが全
て“０”であつたとしても、アドレスクロツク信
号線２０およびデータ信号線７０が正常である限
り、スタートビツトの後縁部において第１ラツチ
回路５９０１のＱ出力には“Ｈ”がセツトされ
る。
直後にスタートビツトに相当する後縁部（第６図
Ｆ参照）が存在するから、仮にデータビツトが全
て“０”であつたとしても、アドレスクロツク信
号線２０およびデータ信号線７０が正常である限
り、スタートビツトの後縁部において第１ラツチ
回路５９０１のＱ出力には“Ｈ”がセツトされ
る。
これに対して、データ信号線７０の伝送異常に
よつて、同信号線７０が一定時間異常“Ｌ”また
は“Ｈ”に固定された場合、クロツク入力CKに
はスタートビツトの後縁部が供給されないため、
仮に受信期間指定パルスが到来したとしても、Ｑ
出力は“Ｈ”にセツトされず、“Ｌ”の状態のま
ま残される。
よつて、同信号線７０が一定時間異常“Ｌ”また
は“Ｈ”に固定された場合、クロツク入力CKに
はスタートビツトの後縁部が供給されないため、
仮に受信期間指定パルスが到来したとしても、Ｑ
出力は“Ｈ”にセツトされず、“Ｌ”の状態のま
ま残される。
次に、同様にＤ型フリツプフロツプで構成され
た第２ラツチ回路５９０２のＱ出力は、パワーオ
ンクリア回路５８００からの信号（第６図Ｉ参
照）によつて、パワーオン時に“Ｈ”の状態、す
なわち受信期間指定パルス有りの状態にセツトさ
れる。
た第２ラツチ回路５９０２のＱ出力は、パワーオ
ンクリア回路５８００からの信号（第６図Ｉ参
照）によつて、パワーオン時に“Ｈ”の状態、す
なわち受信期間指定パルス有りの状態にセツトさ
れる。
また、第２ラツチ回路５９０２のデータ入力Ｄ
には、前記第１ラツチ回路５９０１のＱ出力（第
６図Ｇ参照）が接続され、かつクロツク入力CK
にはアンドゲート５９０３の出力が接続されてい
る。
には、前記第１ラツチ回路５９０１のＱ出力（第
６図Ｇ参照）が接続され、かつクロツク入力CK
にはアンドゲート５９０３の出力が接続されてい
る。
アンドゲート５９０３の一方の入力には、アド
レス一致信号線５３００が接続され、また他方の
入力にはパルス幅t3の“Ｈ”パルスを出力するモ
ノマルチ５９０４の出力（第６図B′参照）が接
続されている。
レス一致信号線５３００が接続され、また他方の
入力にはパルス幅t3の“Ｈ”パルスを出力するモ
ノマルチ５９０４の出力（第６図B′参照）が接
続されている。
このモノマルチ５９０４の入力には、インバー
タ５９０５を介して、アドレスクロツク信号線２
０（第６図Ａ参照）が接続されており、前述した
如くこのアドレスクロツク信号線２０にはパルス
幅変調された周期性符号列信号（例えばＭ系列符
号信号）が乗せられている。
タ５９０５を介して、アドレスクロツク信号線２
０（第６図Ａ参照）が接続されており、前述した
如くこのアドレスクロツク信号線２０にはパルス
幅変調された周期性符号列信号（例えばＭ系列符
号信号）が乗せられている。
ここで、第６図Ａに示す如く、アドレスクロツ
ク信号線２０上には、“Ｌ”を示すパルス幅t0の
パルスと、“Ｈ”を示すパルス幅t1のパルスが到
来するが、短い方のパルス幅t0の後縁部のタイミ
ングは、第６図Ｆに示すスタートビツト後縁部の
タイミングよりもわずかに遅れ（t0＞t2）てい
る。
ク信号線２０上には、“Ｌ”を示すパルス幅t0の
パルスと、“Ｈ”を示すパルス幅t1のパルスが到
来するが、短い方のパルス幅t0の後縁部のタイミ
ングは、第６図Ｆに示すスタートビツト後縁部の
タイミングよりもわずかに遅れ（t0＞t2）てい
る。
また、モノマルチ５９０４は、第５図Ｂに示す
如く、周期性符号列を構成する各幅変調パルスの
後縁部に応答して、パルス幅t3の“Ｈ”パルスを
出力する。
如く、周期性符号列を構成する各幅変調パルスの
後縁部に応答して、パルス幅t3の“Ｈ”パルスを
出力する。
従つて、第２ラツチ回路５９０２のクロツク入
力CKには、第６図B′およびＥに示す如く、受信
期間指定パルスの存在期間であつて、かつスター
トビツトの後縁部よりもわずかに遅れたタイミン
グで“Ｈ”パルスが供給され、このパルスの前縁
部で第１ラツチ回路５９０１のＱ出力の状態、す
なわち第１のラツチ回路５９０１にラツチされた
受信期間指定パルスの有無情報がラツチされるの
である。
力CKには、第６図B′およびＥに示す如く、受信
期間指定パルスの存在期間であつて、かつスター
トビツトの後縁部よりもわずかに遅れたタイミン
グで“Ｈ”パルスが供給され、このパルスの前縁
部で第１ラツチ回路５９０１のＱ出力の状態、す
なわち第１のラツチ回路５９０１にラツチされた
受信期間指定パルスの有無情報がラツチされるの
である。
ここで、前述した如く、アドレスクロツク信号
線２０およびデータ信号線７０が正常であれば、
第１ラツチ回路５９０１のＱ出力は“Ｈ”にセツ
トされているから、第２ラツチ回路５９０２のＱ
出力も“Ｈ”となるのに対し、例えばデータ信号
線７０に伝送異常が生じた場合には、第１ラツチ
回路５９０１のＱ出力は“Ｌ”のままであるた
め、第２ラツチ回路５９０２のＱ出力は“Ｈ”か
ら“Ｌ”の状態に反転する。
線２０およびデータ信号線７０が正常であれば、
第１ラツチ回路５９０１のＱ出力は“Ｈ”にセツ
トされているから、第２ラツチ回路５９０２のＱ
出力も“Ｈ”となるのに対し、例えばデータ信号
線７０に伝送異常が生じた場合には、第１ラツチ
回路５９０１のＱ出力は“Ｌ”のままであるた
め、第２ラツチ回路５９０２のＱ出力は“Ｈ”か
ら“Ｌ”の状態に反転する。
つまり、各信号線２０，７０が正常であれば、
第２ラツチ回路５９０２のＱ出力は“Ｈ”の状態
に維持されるのに対し、信号線２０，７０に伝送
異常が生ずると、直ちに第２ラツチ回路５９０２
のＱ出力は“Ｈ”から“Ｌ”に立ち下がるため、
これに基づいてその旨を異常警報装置９０へと知
らせることができるのである。
第２ラツチ回路５９０２のＱ出力は“Ｈ”の状態
に維持されるのに対し、信号線２０，７０に伝送
異常が生ずると、直ちに第２ラツチ回路５９０２
のＱ出力は“Ｈ”から“Ｌ”に立ち下がるため、
これに基づいてその旨を異常警報装置９０へと知
らせることができるのである。
次に、アドレスクロツク信号線２０の伝送異常
を検出するための構成を説明する。前述した如
く、モノマルチ５９０４の出力側には、アドレス
クロツク信号線２０が正常である限り、パルス幅
t3を有する“Ｈ”パルスが一定パルス間隔以内に
繰り返し出力される。
を検出するための構成を説明する。前述した如
く、モノマルチ５９０４の出力側には、アドレス
クロツク信号線２０が正常である限り、パルス幅
t3を有する“Ｈ”パルスが一定パルス間隔以内に
繰り返し出力される。
一方コンデンサ５９０６は、抵抗５９０７を介
して徐々に充電され、またモノマルチ５９０４の
出力（第６図Ｂ参照）でスイツチングするトラン
ジスタ５９０８を介して瞬時放電されるようにな
つている。
して徐々に充電され、またモノマルチ５９０４の
出力（第６図Ｂ参照）でスイツチングするトラン
ジスタ５９０８を介して瞬時放電されるようにな
つている。
従つて、第５図Ｃに示す如く、アドレスクロツ
ク信号線２０が正常である限り、コンデンサ５９
０６の充電電圧はインバータ５９０９のしきい値
Vthを越えないのに対し、アドレスクロツク信号
線２０に伝送異常が生じ、パルスが一定時間異常
途絶えると、コンデンサ５９０６の充電電圧は上
昇してついにはしきい値Vthを越え、インバータ
５９０９の出力（第６図Ｄ参照）は“Ｈ”から
“Ｌ”に反転する。
ク信号線２０が正常である限り、コンデンサ５９
０６の充電電圧はインバータ５９０９のしきい値
Vthを越えないのに対し、アドレスクロツク信号
線２０に伝送異常が生じ、パルスが一定時間異常
途絶えると、コンデンサ５９０６の充電電圧は上
昇してついにはしきい値Vthを越え、インバータ
５９０９の出力（第６図Ｄ参照）は“Ｈ”から
“Ｌ”に反転する。
このため、インバータ５９０９の出力（第６図
Ｄ参照）を監視することによつて、アドレスクロ
ツク信号線２０の伝送異常を検出することができ
るのである。
Ｄ参照）を監視することによつて、アドレスクロ
ツク信号線２０の伝送異常を検出することができ
るのである。
さらに、この実施例では、データ信号線７０の
状態を示す第２ラツチ回路５９０２のＱ出力と、
アドレスクロツク信号線２０の状態を示すインバ
ータ５９０９の出力とは、NANDゲート５９１
０を介して異常警報装置９０へと供給されている
ため、アドレスクロツク信号線２０、データ信号
線７０のいずれに伝送異常が生じた場合にも、異
常警報装置９０にその旨を知らせることができ
る。
状態を示す第２ラツチ回路５９０２のＱ出力と、
アドレスクロツク信号線２０の状態を示すインバ
ータ５９０９の出力とは、NANDゲート５９１
０を介して異常警報装置９０へと供給されている
ため、アドレスクロツク信号線２０、データ信号
線７０のいずれに伝送異常が生じた場合にも、異
常警報装置９０にその旨を知らせることができ
る。
また、アドレスクロツク信号線２０の異常か、
データ信号伝送線７０の異常かにより警報を変え
ることも容易である。
データ信号伝送線７０の異常かにより警報を変え
ることも容易である。
このように、この実施例では、データ信号線７
０の伝送異常を検出するについて、データ信号線
中にスタートビツトの後縁部が存在することに着
目し、これに応答して受信期間指定パルスの有無
の状態を記憶し、さらにわずかに遅れて同一受信
期間内にその記憶内容を確認するという構成を採
用しているため、回路素子として２個のラツチ回
路と微小時間遅延用の素子とを設けるだけで済
み、特に、この実施例のように周期性符号列を構
成する幅変調パルスの後縁部が必ずスタートビツ
トの後縁部よりも後に到来することに着目して、
そのタイミングで第１ラツチ回路から第２ラツチ
回路へのデータ転送を行なえば、遅延用の素子が
全く不要となり、回路集積化に極めて好適なもの
となる。
０の伝送異常を検出するについて、データ信号線
中にスタートビツトの後縁部が存在することに着
目し、これに応答して受信期間指定パルスの有無
の状態を記憶し、さらにわずかに遅れて同一受信
期間内にその記憶内容を確認するという構成を採
用しているため、回路素子として２個のラツチ回
路と微小時間遅延用の素子とを設けるだけで済
み、特に、この実施例のように周期性符号列を構
成する幅変調パルスの後縁部が必ずスタートビツ
トの後縁部よりも後に到来することに着目して、
そのタイミングで第１ラツチ回路から第２ラツチ
回路へのデータ転送を行なえば、遅延用の素子が
全く不要となり、回路集積化に極めて好適なもの
となる。
また、同一信号線上に相前後して到来するパル
ス間隔を測定する従来例とは異なり、スタートビ
ツトの後縁部で受信期間指定パルスの有無を検出
するようにしているため、データスロツト数が増
大したとしても、検出時間には影響を受けること
がなく、この種の伝送異常を素早く検出すること
ができる。
ス間隔を測定する従来例とは異なり、スタートビ
ツトの後縁部で受信期間指定パルスの有無を検出
するようにしているため、データスロツト数が増
大したとしても、検出時間には影響を受けること
がなく、この種の伝送異常を素早く検出すること
ができる。
なお、前記実施例では、スタートビツトの後縁
部のタイミングよりわずかに遅れて第１ラツチ回
路の出力を第２ラツチ回路に読込ませるための手
段として、周期性符号列を構成する幅変調パルス
の後縁部を利用したが、これに代えて小容量コン
デンサで構成された遅延回路を設け、スタートビ
ツトの後縁部よりもわずかに遅れたパルスを形成
し、これで第２ラツチ回路への転送制御を行なつ
てもよいことは勿論である。
部のタイミングよりわずかに遅れて第１ラツチ回
路の出力を第２ラツチ回路に読込ませるための手
段として、周期性符号列を構成する幅変調パルス
の後縁部を利用したが、これに代えて小容量コン
デンサで構成された遅延回路を設け、スタートビ
ツトの後縁部よりもわずかに遅れたパルスを形成
し、これで第２ラツチ回路への転送制御を行なつ
てもよいことは勿論である。
《発明の効果》
以上の実施例の説明でも明らかなように、この
発明によれば、この種多チヤンネル時分割多重伝
送システムにおいて迅速なる伝送異常検出を可能
とするとともに、回路の集積化を容易化すること
ができる。
発明によれば、この種多チヤンネル時分割多重伝
送システムにおいて迅速なる伝送異常検出を可能
とするとともに、回路の集積化を容易化すること
ができる。
第１図は本発明が適用される時分割多重伝送シ
ステムの全体を示すブロツク図、第２図は第１図
における各部の信号状態を示す波形図、第３図は
受信装置の詳細を示すブロツク図、第４図は異常
検出回路の具体的な回路構成を示す回路図、第５
図はアドレスクロツク線の伝送異常検出動作を説
明するための波形図、第６図はデータ信号線の伝
送以上を説明するための波形図である。 １０……アドレスクロツク発生器、２０……ア
ドレスクロツク信号線、７０……データ信号線、
５２００……アドレス一致判別回路、５３００…
…アドレス一致信号線、５９００……異常検出回
路、５９０１……第１ラツチ回路、５９０２……
第２ラツチ回路。
ステムの全体を示すブロツク図、第２図は第１図
における各部の信号状態を示す波形図、第３図は
受信装置の詳細を示すブロツク図、第４図は異常
検出回路の具体的な回路構成を示す回路図、第５
図はアドレスクロツク線の伝送異常検出動作を説
明するための波形図、第６図はデータ信号線の伝
送以上を説明するための波形図である。 １０……アドレスクロツク発生器、２０……ア
ドレスクロツク信号線、７０……データ信号線、
５２００……アドレス一致判別回路、５３００…
…アドレス一致信号線、５９００……異常検出回
路、５９０１……第１ラツチ回路、５９０２……
第２ラツチ回路。
Claims (1)
- 【特許請求の範囲】 １ 予めアドレスの定められた複数の送信装置及
び受信装置と； 各送信装置及び受信装置へ、アドレスクロツク
信号線を介してアドレスを送信し、各送信間のデ
ータ信号線を介したデータの伝送を制御するアド
レスクロツク発生器とを備えた多重伝送システム
において； アドレスクロツク信号線により送信されたアド
レスと、予め定められた自己のアドレスとの一致
を判別するアドレス一致判別回路と； 該アドレス一致判別回路の出力中に生ずる受信
期間指定パルスの後縁部で、該パルス無しの状態
にセツトされ、かつデータ信号線に乗せられたパ
ルスの基準側縁部で、前記判別回路出力中にパル
ス有無の状態がラツチされる第１のラツチ回路
と； 初期状態において受信期間指定パルス有りの状
態にセツトされ、かつ前記受信期間指定パルスの
存在期間であつて、データ信号線に乗せられたス
タートビツトの縁部よりもわずかに遅れたタイミ
ングで、前記第１のラツチ回路にラツチされた受
信期間指定パルスの有無情報をラツチする第２の
ラツチ回路とを備え； 該第２のラツチ回路のラツチ状態を異常判定信
号として出力することを特徴とする伝送異常検出
回路。 ２ 前記第２のラツチ回路は、アドレス信号線に
乗せられ、かつ周期性符号列でパルス幅変調がか
けられたパルス列の各後縁部でラツチ動作を行な
うことを特徴とする特許請求の範囲第１項に記載
の伝送異常検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60068762A JPS61227444A (ja) | 1985-04-01 | 1985-04-01 | 伝送異常検出回路 |
| US06/838,551 US4811015A (en) | 1985-04-01 | 1986-03-11 | Abnormal data transmission detection circuit for time-division multiplex transmission network system |
| GB08606490A GB2173678B (en) | 1985-04-01 | 1986-03-17 | Abnormal data transmission detection circuit for time-division multiplex transmission network system |
| DE19863609487 DE3609487A1 (de) | 1985-04-01 | 1986-03-20 | Detektorkreis fuer eine abnorme datenuebertragung in einem zeitteil-multiplex-uebertragungsnetzwerk |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60068762A JPS61227444A (ja) | 1985-04-01 | 1985-04-01 | 伝送異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61227444A JPS61227444A (ja) | 1986-10-09 |
| JPH0516702B2 true JPH0516702B2 (ja) | 1993-03-05 |
Family
ID=13383076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60068762A Granted JPS61227444A (ja) | 1985-04-01 | 1985-04-01 | 伝送異常検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4811015A (ja) |
| JP (1) | JPS61227444A (ja) |
| DE (1) | DE3609487A1 (ja) |
| GB (1) | GB2173678B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680172A (en) * | 1992-01-21 | 1997-10-21 | Video Post & Transfer, Inc. | Consecutive frame scanning of cinematographic film |
| DE4322249A1 (de) * | 1992-10-23 | 1994-04-28 | Marquardt Gmbh | Bus-Schalter |
| JP3626741B2 (ja) * | 2002-04-16 | 2005-03-09 | オリオン電機株式会社 | データ転送システム |
| US20060126706A1 (en) * | 2004-12-10 | 2006-06-15 | Kevin Brand | Auto-reboot modem |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3374309A (en) * | 1964-03-30 | 1968-03-19 | Western Union Telegraph Co | Duplex way station selector |
| US3403382A (en) * | 1965-06-08 | 1968-09-24 | Gen Signal Corp | Code communication system with control of remote units |
| US3564280A (en) * | 1969-02-14 | 1971-02-16 | Essex International Inc | Plex-path circumferential energy control and distribution system |
| US3665406A (en) * | 1970-04-13 | 1972-05-23 | Bunker Ramo | Automatic polling systems |
| GB1427133A (en) * | 1971-11-24 | 1976-03-10 | Smiths Industries Ltd | Vehicles including monitoring and/or controlling apparatus |
| GB1462052A (en) * | 1973-07-27 | 1977-01-19 | Plessey O Ltd | Information communication system |
| JPS5084780A (ja) * | 1973-11-30 | 1975-07-08 | ||
| DE2433025A1 (de) * | 1974-07-10 | 1976-01-22 | Bosch Gmbh Robert | Verfahren und vorrichtung zum steuern und kontrollieren von elektrischen schaltvorgaengen, insbesondere in kraftfahrzeugen |
| US3938082A (en) * | 1974-09-19 | 1976-02-10 | General Electric Company | Receiver for bi-polar coded data with bit time interval detection used as the data validation discriminant |
| DE2543028C2 (de) * | 1975-09-26 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Elektrisches System zur Fernbetätigung von an einer oder mehreren Stellen angeordneten elektrischen Verbrauchern |
| DE2647823A1 (de) * | 1976-10-22 | 1978-04-27 | Bosch Gmbh Robert | Fernwirksystem zum selektiven ansteuern von verbrauchern, insbesondere in einem kraftfahrzeug |
| US4096354A (en) * | 1977-03-11 | 1978-06-20 | Bell Telephone Laboratories, Incorporated | Apparatus for distinguishing between failures in a digital transmission network |
| GB2041592A (en) * | 1979-02-06 | 1980-09-10 | Standard Telephones Cables Ltd | Electrical control system |
| US4484190A (en) * | 1981-05-26 | 1984-11-20 | General Electric Company | System for load output level control |
| SE425998B (sv) * | 1982-01-19 | 1982-11-29 | Lykke Olesen | Dataoverforingsanordning |
| US4486883A (en) * | 1982-02-03 | 1984-12-04 | Clarion Co., Ltd. | Address check system |
| US4545055A (en) * | 1983-07-20 | 1985-10-01 | Loral Corporation | Error analyzer for data communicated by bus protocol |
| US4567587A (en) * | 1983-12-27 | 1986-01-28 | Rockwell International Corporation | Multiplex equipment monitoring apparatus |
| US4682168A (en) * | 1984-01-03 | 1987-07-21 | Amp Incorporated | Time-slot addressed, system keyed multiplex device |
| JP3203720B2 (ja) * | 1991-12-13 | 2001-08-27 | ソニー株式会社 | トレンチの形成方法 |
-
1985
- 1985-04-01 JP JP60068762A patent/JPS61227444A/ja active Granted
-
1986
- 1986-03-11 US US06/838,551 patent/US4811015A/en not_active Expired - Fee Related
- 1986-03-17 GB GB08606490A patent/GB2173678B/en not_active Expired
- 1986-03-20 DE DE19863609487 patent/DE3609487A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3609487C2 (ja) | 1988-07-14 |
| DE3609487A1 (de) | 1986-10-09 |
| GB8606490D0 (en) | 1986-04-23 |
| GB2173678B (en) | 1988-12-07 |
| JPS61227444A (ja) | 1986-10-09 |
| US4811015A (en) | 1989-03-07 |
| GB2173678A (en) | 1986-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617566A (en) | Addressable-port, daisy chain telemetry system with self-test capability | |
| RU98100294A (ru) | Синхронизация передачи данных в двусторонней линии связи | |
| JPS6471326A (en) | Method of demodulating bi-phase signal | |
| JP2753915B2 (ja) | 通信制御装置 | |
| JPH0516702B2 (ja) | ||
| US4719620A (en) | Signal transmission system in a bus-type network | |
| JP2811911B2 (ja) | シリアルデータ伝送装置 | |
| US6831925B1 (en) | Single wire interface with collision detection | |
| JP2752912B2 (ja) | バースト信号検出回路 | |
| JPS6156906B2 (ja) | ||
| JPH0551215B2 (ja) | ||
| JP2001053615A (ja) | バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 | |
| JP3069409B2 (ja) | 多重伝送システムの割込応答時間の自己診断方法 | |
| JPS6246099B2 (ja) | ||
| JP2579675B2 (ja) | 火災感知器 | |
| SU1540022A2 (ru) | Устройство дл автоматического переключени телеграфных каналов св зи | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| SU1758847A1 (ru) | Устройство дл формировани пакетных ошибок | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JPH0235592A (ja) | 自火報システム | |
| SU1278979A2 (ru) | Буферное запоминающее устройство | |
| JPH026478B2 (ja) | ||
| JPH0621999A (ja) | シリアル通信装置 |