JPH05158789A - 情報処理装置のｒｏｍ領域アクセス方式 - Google Patents
情報処理装置のｒｏｍ領域アクセス方式Info
- Publication number
- JPH05158789A JPH05158789A JP32082591A JP32082591A JPH05158789A JP H05158789 A JPH05158789 A JP H05158789A JP 32082591 A JP32082591 A JP 32082591A JP 32082591 A JP32082591 A JP 32082591A JP H05158789 A JPH05158789 A JP H05158789A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- cpu
- board
- slot
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭ領域のソフトウェアを容易に変更でき
るようにする。 【構成】 ボード９がスロット８に装着されていない場
合には、信号線７はオープンの状態となり、ハイレベル
の論理信号が切り離し機構２に切替信号として入力され
る。その結果、切り離し機構２はＲＯＭ３をシステムバ
ス６に接続し、ＣＰＵ１のＲＯＭ領域へのアクセスはＲ
ＯＭ３へのアクセスとなる。一方、ボード９がスロット
８に装着されると、切替機構４が出力するローレベルの
切替信号がスロット８および信号線７を通じて切り離し
機構２に入力されるので、切り離し機構２は、ＲＯＭ３
をシステムバス６から切り離す。そして、ボード９の装
着により、ＲＯＭ５がシステムバス６に接続されるの
で、ＣＰＵ１のＲＯＭ領域へのアクセスはＲＯＭ５への
アクセスとなり、ＣＰＵ１はＲＯＭ５に格納されている
ソフトウェアにもとづいて動作することになる。
るようにする。 【構成】 ボード９がスロット８に装着されていない場
合には、信号線７はオープンの状態となり、ハイレベル
の論理信号が切り離し機構２に切替信号として入力され
る。その結果、切り離し機構２はＲＯＭ３をシステムバ
ス６に接続し、ＣＰＵ１のＲＯＭ領域へのアクセスはＲ
ＯＭ３へのアクセスとなる。一方、ボード９がスロット
８に装着されると、切替機構４が出力するローレベルの
切替信号がスロット８および信号線７を通じて切り離し
機構２に入力されるので、切り離し機構２は、ＲＯＭ３
をシステムバス６から切り離す。そして、ボード９の装
着により、ＲＯＭ５がシステムバス６に接続されるの
で、ＣＰＵ１のＲＯＭ領域へのアクセスはＲＯＭ５への
アクセスとなり、ＣＰＵ１はＲＯＭ５に格納されている
ソフトウェアにもとづいて動作することになる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置のＲＯＭ
領域アクセス方式に関するものである。
領域アクセス方式に関するものである。
【０００２】
【従来の技術】従来、ＲＯＭに書き込まれたソフトウェ
アにもとづいて動作する構成の情報処理装置では、アド
レス空間の予め決められたＲＯＭ領域に、ソフトウェア
が格納されたＲＯＭが配置され、ＣＰＵはそのＲＯＭを
アクセスして動作するようになっていた。
アにもとづいて動作する構成の情報処理装置では、アド
レス空間の予め決められたＲＯＭ領域に、ソフトウェア
が格納されたＲＯＭが配置され、ＣＰＵはそのＲＯＭを
アクセスして動作するようになっていた。
【０００３】
【発明が解決しようとする課題】しかし、このような情
報処理装置では、ＲＯＭ領域のソフトウェアの内容を変
更しようとすると、現在装着されているＲＯＭをソケッ
トから取り外し、別のＲＯＭと物理的に交換しなければ
ならず、非常に不便であった。
報処理装置では、ＲＯＭ領域のソフトウェアの内容を変
更しようとすると、現在装着されているＲＯＭをソケッ
トから取り外し、別のＲＯＭと物理的に交換しなければ
ならず、非常に不便であった。
【０００４】本発明の目的は、このような欠点を除去
し、ＲＯＭを物理的に交換することなく、ＲＯＭ領域の
ソフトウェアを変更できるようにする情報処理装置のＲ
ＯＭ領域アクセス方式を提供することにある。
し、ＲＯＭを物理的に交換することなく、ＲＯＭ領域の
ソフトウェアを変更できるようにする情報処理装置のＲ
ＯＭ領域アクセス方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、ＣＰＵと、こ
のＣＰＵがアクセスする第１のＲＯＭとを備えた情報処
理装置のためのＲＯＭ領域アクセス方式において、所定
の制御信号にもとづいて前記ＣＰＵと前記第１のＲＯＭ
とを切り離し、また接続するＲＯＭ切り離し機構と、前
記ＣＰＵと前記ＲＯＭ切り離し機構とに接続された所定
のスロットと、このスロットに装着されるボードと、こ
のボードに実装された第２のＲＯＭと、前記ボードに実
装され、前記制御信号を出力するＲＯＭ領域アクセス切
替機構とを設けることを特徴とする。
のＣＰＵがアクセスする第１のＲＯＭとを備えた情報処
理装置のためのＲＯＭ領域アクセス方式において、所定
の制御信号にもとづいて前記ＣＰＵと前記第１のＲＯＭ
とを切り離し、また接続するＲＯＭ切り離し機構と、前
記ＣＰＵと前記ＲＯＭ切り離し機構とに接続された所定
のスロットと、このスロットに装着されるボードと、こ
のボードに実装された第２のＲＯＭと、前記ボードに実
装され、前記制御信号を出力するＲＯＭ領域アクセス切
替機構とを設けることを特徴とする。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明のＲＯＭ領域アクセス方式を採
用した情報処理装置の一例を示す。本体ＲＯＭ３にはＣ
ＰＵ１を動作させるためのソフトウェアが格納されてお
り、そのアドレスはＣＰＵ１のアドレス空間のＲＯＭ領
域に割り当てられている。本体ＲＯＭ切り離し機構２
は、信号線７を通じて、ハイレベルの切替信号が与えら
れると、ＲＯＭ３を、ＣＰＵ１が接続されたシステムバ
ス６に接続し、一方、ローレベルの切替信号が与えられ
ると、ＲＯＭ３をシステムバス６から切り離す。なお、
切り離し機構２の切替信号の入力部は抵抗によりプルア
ップされている。オプションスロット８はシステムバス
６および信号線７に接続されており、このスロットには
必要に応じてオプションボード９が装着される。
説明する。図１に本発明のＲＯＭ領域アクセス方式を採
用した情報処理装置の一例を示す。本体ＲＯＭ３にはＣ
ＰＵ１を動作させるためのソフトウェアが格納されてお
り、そのアドレスはＣＰＵ１のアドレス空間のＲＯＭ領
域に割り当てられている。本体ＲＯＭ切り離し機構２
は、信号線７を通じて、ハイレベルの切替信号が与えら
れると、ＲＯＭ３を、ＣＰＵ１が接続されたシステムバ
ス６に接続し、一方、ローレベルの切替信号が与えられ
ると、ＲＯＭ３をシステムバス６から切り離す。なお、
切り離し機構２の切替信号の入力部は抵抗によりプルア
ップされている。オプションスロット８はシステムバス
６および信号線７に接続されており、このスロットには
必要に応じてオプションボード９が装着される。
【０００７】オプションボード９にはＲＯＭ領域アクセ
ス切替機構４とオプションボードＲＯＭ５とが実装され
ている。切替機構４は、ローレベルの切替信号を出力
し、この信号はボード９がスロット８に装着されたと
き、信号線７を通じて切り離し機構２に送られる。ＲＯ
Ｍ５にはＣＰＵ１を動作させるためのソフトウェアが格
納されており、ボード９がスロット８に装着されたと
き、ＲＯＭ５はシステムバス６に接続される。
ス切替機構４とオプションボードＲＯＭ５とが実装され
ている。切替機構４は、ローレベルの切替信号を出力
し、この信号はボード９がスロット８に装着されたと
き、信号線７を通じて切り離し機構２に送られる。ＲＯ
Ｍ５にはＣＰＵ１を動作させるためのソフトウェアが格
納されており、ボード９がスロット８に装着されたと
き、ＲＯＭ５はシステムバス６に接続される。
【０００８】次に動作を説明する。ボード９がスロット
８に装着されていない場合には、信号線７はオープンの
状態となり、従って、ハイレベルの論理信号が切り離し
機構２に切替信号として与えられることになる。その結
果、切り離し機構２はＲＯＭ３をシステムバス６に接続
し、ＣＰＵ１のＲＯＭ領域へのアクセスはＲＯＭ３への
アクセスとなり、ＣＰＵ１はＲＯＭ３に格納されたソフ
トウェアにもとづいて動作する。
８に装着されていない場合には、信号線７はオープンの
状態となり、従って、ハイレベルの論理信号が切り離し
機構２に切替信号として与えられることになる。その結
果、切り離し機構２はＲＯＭ３をシステムバス６に接続
し、ＣＰＵ１のＲＯＭ領域へのアクセスはＲＯＭ３への
アクセスとなり、ＣＰＵ１はＲＯＭ３に格納されたソフ
トウェアにもとづいて動作する。
【０００９】一方、ボード９がスロット８に装着される
と、切替機構４が出力するローレベルの切替信号がスロ
ット８および信号線７を通じて切り離し機構２に入力さ
れるので、切り離し機構２は、ＲＯＭ３をシステムバス
６から切り離す。そして、ボード９の装着により、ＲＯ
Ｍ５がシステムバス６に接続されるので、ＣＰＵ１のＲ
ＯＭ領域へのアクセスはＲＯＭ５へのアクセスとなり、
ＣＰＵ１はＲＯＭ５に格納されているソフトウェアにも
とづいて動作する。
と、切替機構４が出力するローレベルの切替信号がスロ
ット８および信号線７を通じて切り離し機構２に入力さ
れるので、切り離し機構２は、ＲＯＭ３をシステムバス
６から切り離す。そして、ボード９の装着により、ＲＯ
Ｍ５がシステムバス６に接続されるので、ＣＰＵ１のＲ
ＯＭ領域へのアクセスはＲＯＭ５へのアクセスとなり、
ＣＰＵ１はＲＯＭ５に格納されているソフトウェアにも
とづいて動作する。
【００１０】
【発明の効果】以上説明したように本発明は、ＣＰＵ
と、このＣＰＵがアクセスする第１のＲＯＭとを備えた
情報処理装置のためのＲＯＭ領域アクセス方式におい
て、所定の制御信号にもとづいてＣＰＵと第１のＲＯＭ
とを切り離し、また接続するＲＯＭ切り離し機構と、Ｃ
ＰＵとＲＯＭ切り離し機構とに接続された所定のスロッ
トと、このスロットに装着されるボードと、このボード
に実装された第２のＲＯＭと、前記ボードに実装され、
前記制御信号を出力するＲＯＭ領域アクセス切替機構と
を設けている。従って、本発明のＲＯＭ領域アクセス方
式により、ボードをスロットに装着するだけで、ＣＰＵ
のＲＯＭ領域に対するアクセスは第２のＲＯＭへのアク
セスとなり、第１のＲＯＭを物理的に交換することな
く、ＲＯＭ領域のソフトウェアの変更が可能となる。
と、このＣＰＵがアクセスする第１のＲＯＭとを備えた
情報処理装置のためのＲＯＭ領域アクセス方式におい
て、所定の制御信号にもとづいてＣＰＵと第１のＲＯＭ
とを切り離し、また接続するＲＯＭ切り離し機構と、Ｃ
ＰＵとＲＯＭ切り離し機構とに接続された所定のスロッ
トと、このスロットに装着されるボードと、このボード
に実装された第２のＲＯＭと、前記ボードに実装され、
前記制御信号を出力するＲＯＭ領域アクセス切替機構と
を設けている。従って、本発明のＲＯＭ領域アクセス方
式により、ボードをスロットに装着するだけで、ＣＰＵ
のＲＯＭ領域に対するアクセスは第２のＲＯＭへのアク
セスとなり、第１のＲＯＭを物理的に交換することな
く、ＲＯＭ領域のソフトウェアの変更が可能となる。
【図１】本発明のＲＯＭ領域アクセス方式にもとづく情
報処理装置の一例を示すブロック図である。
報処理装置の一例を示すブロック図である。
１ ＣＰＵ ２ 本体ＲＯＭ切り離し機構 ３ 本体ＲＯＭ ４ ＲＯＭ領域アクセス切替機構 ５ オプションボードＲＯＭ ６ システムバス ７ 信号線 ８ オプションスロット
Claims (3)
- 【請求項１】ＣＰＵと、このＣＰＵがアクセスする第１
のＲＯＭとを備えた情報処理装置のためのＲＯＭ領域ア
クセス方式において、 所定の制御信号にもとづいて前記ＣＰＵと前記第１のＲ
ＯＭとを切り離し、また接続するＲＯＭ切り離し機構
と、 前記ＣＰＵと前記ＲＯＭ切り離し機構とに接続された所
定のスロットと、 このスロットに装着されるボードと、 このボードに実装された第２のＲＯＭと、 前記ボードに実装され、前記制御信号を出力するＲＯＭ
領域アクセス切替機構とを設けることを特徴とする情報
処理装置のＲＯＭ領域アクセス方式。 - 【請求項２】前記ＲＯＭ切り離し機構は、前記制御信号
としてハイレベルの論理信号が入力されたとき、前記Ｃ
ＰＵと前記第１のＲＯＭとを接続し、ローレベルの論理
信号が入力されたとき、前記ＣＰＵと前記第１のＲＯＭ
とを切り離すことを特徴とする請求項１記載の情報処理
装置のＲＯＭ領域アクセス方式。 - 【請求項３】前記スロットはオプションスロットである
ことを特徴とする請求項１記載の情報処理装置のＲＯＭ
領域アクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32082591A JPH05158789A (ja) | 1991-12-05 | 1991-12-05 | 情報処理装置のｒｏｍ領域アクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32082591A JPH05158789A (ja) | 1991-12-05 | 1991-12-05 | 情報処理装置のｒｏｍ領域アクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158789A true JPH05158789A (ja) | 1993-06-25 |
Family
ID=18125659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32082591A Pending JPH05158789A (ja) | 1991-12-05 | 1991-12-05 | 情報処理装置のｒｏｍ領域アクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158789A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327112A (ja) * | 2004-05-14 | 2005-11-24 | Canon Inc | 情報処理装置、プログラム実行方法、及びプログラム |
| KR100744873B1 (ko) * | 2002-08-20 | 2007-08-01 | 엘지전자 주식회사 | 컴퓨터 시스템에서의 펌웨어 기록방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422660A (en) * | 1987-07-17 | 1989-01-25 | Akebono Res & Dev Centre | Antiskid control device |
-
1991
- 1991-12-05 JP JP32082591A patent/JPH05158789A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422660A (en) * | 1987-07-17 | 1989-01-25 | Akebono Res & Dev Centre | Antiskid control device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744873B1 (ko) * | 2002-08-20 | 2007-08-01 | 엘지전자 주식회사 | 컴퓨터 시스템에서의 펌웨어 기록방법 |
| JP2005327112A (ja) * | 2004-05-14 | 2005-11-24 | Canon Inc | 情報処理装置、プログラム実行方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015118A (ko) | 디지탈 신호 처리 프로세서 | |
| US7224344B2 (en) | Key code filter apparatus and method | |
| JPH05158789A (ja) | 情報処理装置のｒｏｍ領域アクセス方式 | |
| JP2000244369A (ja) | 伝送装置 | |
| JP2007148622A (ja) | インターフェース設定方法 | |
| KR0135593B1 (ko) | 마이크로 콤퓨터 | |
| JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
| JPH05120146A (ja) | 記憶装置の解読防止方法 | |
| KR930006648Y1 (ko) | 디지탈 푸라잉 스포트 스캐너(Flying Spot Scanner)장치 | |
| JP2004348580A (ja) | シリアルインターフェース回路及び半導体集積回路 | |
| JPH03196320A (ja) | Ｓｃｓｉデバイス | |
| JPH08263423A (ja) | 入出力インタフェース装置 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JPH0554153A (ja) | 半導体集積回路装置 | |
| JPH03217937A (ja) | コンピュータ装置 | |
| JPH04134552A (ja) | システムバス制御方式 | |
| JPH0371826B2 (ja) | ||
| JPS5969858A (ja) | Ｌｓｉプロセツサ | |
| JPS58159151A (ja) | 制御メモリ装置 | |
| JPH09204354A (ja) | メモリ装置 | |
| JPH0512187A (ja) | 半導体集積回路システムのバス動作制御装置 | |
| JPH05242031A (ja) | コンソール切り替え装置 | |
| JP2003145897A (ja) | オプションユニットを備えた画像処理装置 | |
| KR980007342A (ko) | 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 | |
| JPS5969849A (ja) | 制御装置の試験方法 |