JPH05152296A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05152296A JPH05152296A JP20258291A JP20258291A JPH05152296A JP H05152296 A JPH05152296 A JP H05152296A JP 20258291 A JP20258291 A JP 20258291A JP 20258291 A JP20258291 A JP 20258291A JP H05152296 A JPH05152296 A JP H05152296A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- conductive film
- deposited
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線間距離を縮めて微細な構造の半導体装置
を得ることを可能にし、さらに配線層の数を増やしても
後工程で転写・加工が容易に行える半導体装置の製造方
法を得る。 【構成】 隣合った配線が所望のスリット状に分離した
導電膜パターンを形成し、絶縁膜堆積後、平坦化し、全
面エッチバックを行い、ウェハ最上面が急峻な段差にな
らないようにする。
を得ることを可能にし、さらに配線層の数を増やしても
後工程で転写・加工が容易に行える半導体装置の製造方
法を得る。 【構成】 隣合った配線が所望のスリット状に分離した
導電膜パターンを形成し、絶縁膜堆積後、平坦化し、全
面エッチバックを行い、ウェハ最上面が急峻な段差にな
らないようにする。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置およびその
製造方法に関し、特に高集積回路の微細配線技術に関す
るものである。
製造方法に関し、特に高集積回路の微細配線技術に関す
るものである。
【０００２】
【従来の技術】図３は従来の集積回路の内部配線の形成
方法を示した概略工程断面図である。図３(a) はウェハ
基板２上に、シリコン酸化膜のような絶縁膜１を堆積
し、この絶縁膜１に、所望のコンタクトを開孔したもの
である。図３(b) は、ｎ型ポリシリコンのような導電膜
３を前記加工面上に堆積し、この導電膜３のエッチング
のためのエッチングマスクとして所望のレジストパター
ン９を形成したものであり、この際、レジストパターン
９はこの工程で適用する転写技術の最小の抜き残し幅
（＝Ａ）に制限される。図３(c) は、レジストパターン
９をエッチングマスクとして導電膜３をエッチングし、
所望の導電膜パターンを形成した後、絶縁膜８を堆積し
たものである。
方法を示した概略工程断面図である。図３(a) はウェハ
基板２上に、シリコン酸化膜のような絶縁膜１を堆積
し、この絶縁膜１に、所望のコンタクトを開孔したもの
である。図３(b) は、ｎ型ポリシリコンのような導電膜
３を前記加工面上に堆積し、この導電膜３のエッチング
のためのエッチングマスクとして所望のレジストパター
ン９を形成したものであり、この際、レジストパターン
９はこの工程で適用する転写技術の最小の抜き残し幅
（＝Ａ）に制限される。図３(c) は、レジストパターン
９をエッチングマスクとして導電膜３をエッチングし、
所望の導電膜パターンを形成した後、絶縁膜８を堆積し
たものである。
【０００３】この図３(a) から図３(c) までの一連の工
程は１層の配線層を得るための工程であり、これを必要
回数行うことにより、所望の配線を形成できる。
程は１層の配線層を得るための工程であり、これを必要
回数行うことにより、所望の配線を形成できる。
【０００４】図３(d) は実際のデバイスへの応用の一例
を示した断面図である。これは、ｐ型シリコン基板１０
上にＬＯＣＯＳ法によって分離酸化膜１１を形成し、ゲ
ート酸化膜１２とゲート電極１３を堆積し、ゲート電極
１３をパターニングしてその側壁に絶縁膜のサイドウォ
ール１４を形成し、分離酸化膜１１，ゲート電極１３，
サイドウォール１４をマスクとして、Ａｓ+ などのイオ
ンを注入・アニールしてＮ+ 拡散層１５をｐ型Ｓｉ基板
１０の表面層に形成し、絶縁膜２５を堆積し、その絶縁
膜２５にコンタクトを開孔し、導電膜１６を堆積・パタ
ーニングし、さらに絶縁膜２６を堆積し、その絶縁膜２
６あるいは絶縁膜２６と絶縁膜２５にコンタクトを開孔
し、導電膜１８を堆積・パターニングし、例えばＨＴＯ
とＢＰＳＧからなる絶縁膜２２を堆積し、その絶縁膜２
２あるいは絶縁膜２２と絶縁膜２６あるいは絶縁膜２２
と絶縁膜２６と絶縁膜２５にコンタクトを開孔し、アル
ミ合金膜を堆積・パターニングすることによって内部配
線を形成できる。
を示した断面図である。これは、ｐ型シリコン基板１０
上にＬＯＣＯＳ法によって分離酸化膜１１を形成し、ゲ
ート酸化膜１２とゲート電極１３を堆積し、ゲート電極
１３をパターニングしてその側壁に絶縁膜のサイドウォ
ール１４を形成し、分離酸化膜１１，ゲート電極１３，
サイドウォール１４をマスクとして、Ａｓ+ などのイオ
ンを注入・アニールしてＮ+ 拡散層１５をｐ型Ｓｉ基板
１０の表面層に形成し、絶縁膜２５を堆積し、その絶縁
膜２５にコンタクトを開孔し、導電膜１６を堆積・パタ
ーニングし、さらに絶縁膜２６を堆積し、その絶縁膜２
６あるいは絶縁膜２６と絶縁膜２５にコンタクトを開孔
し、導電膜１８を堆積・パターニングし、例えばＨＴＯ
とＢＰＳＧからなる絶縁膜２２を堆積し、その絶縁膜２
２あるいは絶縁膜２２と絶縁膜２６あるいは絶縁膜２２
と絶縁膜２６と絶縁膜２５にコンタクトを開孔し、アル
ミ合金膜を堆積・パターニングすることによって内部配
線を形成できる。
【０００５】
【発明が解決しようとする課題】従来の半導体装置の配
線形成方法は以上のような工程で行うので、適用する転
写技術の最小抜き残し寸法以上でパターン設計しなけれ
ばならず、また層間膜に開孔したコンタクト孔の端部と
その上（あるいはその下）に形成した導電膜パターンの
端部との距離マージンも確保しなければならないため、
異なるコンタクト同士を接近させて配置することができ
ないという問題があった。また、配線層の数を増すと、
後工程ほど段差が大きくなり、後工程の導電膜やコンタ
クト開孔時のエッチング量を増加する必要が生じてエッ
チングを困難にし、またエッチングマスクであるレジス
トパターンの形成をも困難にするという問題があった。
線形成方法は以上のような工程で行うので、適用する転
写技術の最小抜き残し寸法以上でパターン設計しなけれ
ばならず、また層間膜に開孔したコンタクト孔の端部と
その上（あるいはその下）に形成した導電膜パターンの
端部との距離マージンも確保しなければならないため、
異なるコンタクト同士を接近させて配置することができ
ないという問題があった。また、配線層の数を増すと、
後工程ほど段差が大きくなり、後工程の導電膜やコンタ
クト開孔時のエッチング量を増加する必要が生じてエッ
チングを困難にし、またエッチングマスクであるレジス
トパターンの形成をも困難にするという問題があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、配線層の数を増しても後工程で
転写・加工を困難にせず、かつ配線間距離を縮めて微細
な構造の半導体装置を得ることを目的としており、さら
にこの装置に適した製造方法を提供することを目的とす
る。
ためになされたもので、配線層の数を増しても後工程で
転写・加工を困難にせず、かつ配線間距離を縮めて微細
な構造の半導体装置を得ることを目的としており、さら
にこの装置に適した製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上において、隣合った配線がスリット
を介して分離した導電膜パターンと、前記導電膜パター
ンの側面，下面，及び上面全面を包み込むよう、かつそ
の最上面が平坦となるように形成された絶縁層とを備え
るようにしたものである。
置は、半導体基板上において、隣合った配線がスリット
を介して分離した導電膜パターンと、前記導電膜パター
ンの側面，下面，及び上面全面を包み込むよう、かつそ
の最上面が平坦となるように形成された絶縁層とを備え
るようにしたものである。
【０００８】また、この発明に係る半導体装置の製造方
法は、半導体基板上に導電膜を堆積し、その上に第１の
絶縁膜を堆積し、該第１の絶縁膜をパターニングし、そ
の上に前記第１の絶縁膜の側壁部に第２の絶縁膜を全面
に堆積した後、該第２の絶縁膜をその膜厚分だけ全面異
方性エッチングし、サイドウォールのみを残し、前記第
１の絶縁膜および第２の絶縁膜をマスクとして前記導電
膜を異方性エッチングしてスリット状にパターニング
し、下地の急峻な段差をなくすよう全面に平坦性の良い
第３の絶縁膜を堆積し、前記第１，第２，第３の絶縁膜
の各エッチングレートが相互に近いか同じである条件で
前記導電膜の上に所望の膜厚だけを残して全面をエッチ
ングするか、もしくは、全面を前記導電膜が露出する程
度までエッチングし、全面に第４の絶縁膜を堆積するよ
うにしたものである。
法は、半導体基板上に導電膜を堆積し、その上に第１の
絶縁膜を堆積し、該第１の絶縁膜をパターニングし、そ
の上に前記第１の絶縁膜の側壁部に第２の絶縁膜を全面
に堆積した後、該第２の絶縁膜をその膜厚分だけ全面異
方性エッチングし、サイドウォールのみを残し、前記第
１の絶縁膜および第２の絶縁膜をマスクとして前記導電
膜を異方性エッチングしてスリット状にパターニング
し、下地の急峻な段差をなくすよう全面に平坦性の良い
第３の絶縁膜を堆積し、前記第１，第２，第３の絶縁膜
の各エッチングレートが相互に近いか同じである条件で
前記導電膜の上に所望の膜厚だけを残して全面をエッチ
ングするか、もしくは、全面を前記導電膜が露出する程
度までエッチングし、全面に第４の絶縁膜を堆積するよ
うにしたものである。
【０００９】
【作用】この発明における半導体装置は、導電膜を所望
の幅のサイドウォール付絶縁膜をマスクとしてエッチン
グするようにしたので、適用した写真製版の最小抜き寸
法よりも狭い間隔に導電膜パターンを配置することがで
き、配線抵抗が下がると同時に、半導体装置の構造が微
細化される。
の幅のサイドウォール付絶縁膜をマスクとしてエッチン
グするようにしたので、適用した写真製版の最小抜き寸
法よりも狭い間隔に導電膜パターンを配置することがで
き、配線抵抗が下がると同時に、半導体装置の構造が微
細化される。
【００１０】また、この発明おける半導体装置の製造方
法は、導電膜パターン形成後に絶縁膜を堆積し、平坦化
した後に絶縁膜を全面エッチバックするので、最上面の
段差が非常に小さくなり、その製造方法を容易にするこ
とができる。
法は、導電膜パターン形成後に絶縁膜を堆積し、平坦化
した後に絶縁膜を全面エッチバックするので、最上面の
段差が非常に小さくなり、その製造方法を容易にするこ
とができる。
【００１１】
【実施例】以下、この発明の実施例を図について説明す
る。図１は、本発明の第１の実施例の半導体装置の製造
方法による集積回路の内部配線を示す概略工程断面図で
あり、これを参照して製造方法を説明する。
る。図１は、本発明の第１の実施例の半導体装置の製造
方法による集積回路の内部配線を示す概略工程断面図で
あり、これを参照して製造方法を説明する。
【００１２】図１(a) に示すように、ウェハ基板２上
に、例えばシリコン酸化膜のような絶縁膜１を堆積し、
この絶縁膜１に所望のコンタクトを開孔する。
に、例えばシリコン酸化膜のような絶縁膜１を堆積し、
この絶縁膜１に所望のコンタクトを開孔する。
【００１３】次に図１(b) に示すように、例えばｎ型ポ
リシリコンのような導電膜３と例えばシリコン酸化膜の
ようなエッチングマスクとなる絶縁膜４を堆積し、絶縁
膜４を周知の写真製版・加工技術でパターニングする。
この際の抜き寸法はこの工程で適用した写真製版の最小
抜き寸法Ａに制限される。
リシリコンのような導電膜３と例えばシリコン酸化膜の
ようなエッチングマスクとなる絶縁膜４を堆積し、絶縁
膜４を周知の写真製版・加工技術でパターニングする。
この際の抜き寸法はこの工程で適用した写真製版の最小
抜き寸法Ａに制限される。
【００１４】その後図１(c) に示すように、絶縁膜５を
絶縁膜４と同じ材料を用いて全面に堆積し、その膜厚分
（＝Ｓ）だけ全面異方性エッチングして絶縁膜４のパタ
ーンの側壁にサイドウォールとして残す。この際、図中
Ｂの値が所望の値となるように、Ｓの値を調整する。次
に図１(d) に示すように、絶縁膜４，絶縁膜５をマスク
として導電膜３をエッチングし、隣合った配線が所望の
スリット状に分離した導電膜パターンを形成する。さら
に図１(e) に示すように、例えばＢＰＳＧ膜を含むよう
な絶縁膜６を堆積後、ウェハ最上面の急峻な段差を非常
にゆるやかな傾斜のみとなるようアニールにより平坦化
を行う。
絶縁膜４と同じ材料を用いて全面に堆積し、その膜厚分
（＝Ｓ）だけ全面異方性エッチングして絶縁膜４のパタ
ーンの側壁にサイドウォールとして残す。この際、図中
Ｂの値が所望の値となるように、Ｓの値を調整する。次
に図１(d) に示すように、絶縁膜４，絶縁膜５をマスク
として導電膜３をエッチングし、隣合った配線が所望の
スリット状に分離した導電膜パターンを形成する。さら
に図１(e) に示すように、例えばＢＰＳＧ膜を含むよう
な絶縁膜６を堆積後、ウェハ最上面の急峻な段差を非常
にゆるやかな傾斜のみとなるようアニールにより平坦化
を行う。
【００１５】次に図１(f) に示すように、絶縁膜４，
５，６におけるエッチング速度が近いか、あるいは同じ
である条件で全面エッチングし、導電膜３の表面が現れ
たところで止める。そして図１(g) に示すように、前記
加工面上に絶縁膜８を一定の膜厚で堆積する。
５，６におけるエッチング速度が近いか、あるいは同じ
である条件で全面エッチングし、導電膜３の表面が現れ
たところで止める。そして図１(g) に示すように、前記
加工面上に絶縁膜８を一定の膜厚で堆積する。
【００１６】図１(h) は上記実施例の実際のデバイスへ
応用した実施例を示した断面図である。以下、この実施
例の製造方法について説明する。
応用した実施例を示した断面図である。以下、この実施
例の製造方法について説明する。
【００１７】まずｐ型基板１０上にＬＯＣＯＳ法によっ
て分離酸化膜１１を形成し、ゲート酸化膜１２とゲート
電極１３を堆積し、ゲート電極１３をパターニングし
て、その側壁に絶縁膜のサイドウォール１４を形成し、
分離酸化膜１１，ゲート電極１３，サイドウォール１４
をマスクにして、例えばＡｓ+ などのイオンを注入・ア
ニールしてＮ+ 拡散層１５をｐ型Ｓｉ基板１０の表面層
に形成し、絶縁膜１７を堆積し、その絶縁膜１７にコン
タクトを開孔し、本発明の図１(a) 〜(f) の一連の工程
を３回繰り返すことで、導電膜１６，絶縁膜１９，導電
膜１８，絶縁膜２１，導電膜２０，絶縁膜２４を順に形
成し、さらに例えばＨＴＯとＢＰＳＧとからなるような
絶縁膜２２を前記加工面上に堆積し、その絶縁膜２２と
絶縁膜２４あるいは絶縁膜２２と絶縁膜２４と絶縁膜２
１にコンタクトを開孔し、アルミ合金膜を堆積・パター
ニングすることによって配線を形成する。
て分離酸化膜１１を形成し、ゲート酸化膜１２とゲート
電極１３を堆積し、ゲート電極１３をパターニングし
て、その側壁に絶縁膜のサイドウォール１４を形成し、
分離酸化膜１１，ゲート電極１３，サイドウォール１４
をマスクにして、例えばＡｓ+ などのイオンを注入・ア
ニールしてＮ+ 拡散層１５をｐ型Ｓｉ基板１０の表面層
に形成し、絶縁膜１７を堆積し、その絶縁膜１７にコン
タクトを開孔し、本発明の図１(a) 〜(f) の一連の工程
を３回繰り返すことで、導電膜１６，絶縁膜１９，導電
膜１８，絶縁膜２１，導電膜２０，絶縁膜２４を順に形
成し、さらに例えばＨＴＯとＢＰＳＧとからなるような
絶縁膜２２を前記加工面上に堆積し、その絶縁膜２２と
絶縁膜２４あるいは絶縁膜２２と絶縁膜２４と絶縁膜２
１にコンタクトを開孔し、アルミ合金膜を堆積・パター
ニングすることによって配線を形成する。
【００１８】このような本実施例の製造方法では、隣合
った配線が所望のスリット状に分離された導電膜パター
ンを得ると同時に、ウェハ最上面の急峻な段差をなくす
ることができる。従って、図１(a) 〜(g) を一連の配線
層の形成工程とすることで、導電膜３の膜厚が厚くな
り、また配線層が多層になっても発生する段差が急峻に
ならないため、後工程の写真製版や加工が容易になる。
った配線が所望のスリット状に分離された導電膜パター
ンを得ると同時に、ウェハ最上面の急峻な段差をなくす
ることができる。従って、図１(a) 〜(g) を一連の配線
層の形成工程とすることで、導電膜３の膜厚が厚くな
り、また配線層が多層になっても発生する段差が急峻に
ならないため、後工程の写真製版や加工が容易になる。
【００１９】次に、本発明の第２の実施例の半導体装置
の製造方法による配線形成方法を図について説明する。
の製造方法による配線形成方法を図について説明する。
【００２０】図２は、この半導体装置の製造方法の第２
の実施例による集積回路の内部配線方法を示す概略工程
断面図である。図２(a) に示すように、ウェハ基板２上
に、例えばシリコン酸化膜のような絶縁膜１を堆積し、
絶縁膜１に所望のコンタクトを周知の技術を用いて開孔
する。次に図２(b) に示すように、例えばｎ型ポリシリ
コンのような導電型３と例えばシリコン酸化膜のような
エッチングマスクとなる絶縁膜４を堆積し、絶縁膜３を
周知の写真製版・加工技術でパターニングする。この際
の抜き寸法は、この工程で適用した写真製版の最小抜き
寸法Ａに制限される。
の実施例による集積回路の内部配線方法を示す概略工程
断面図である。図２(a) に示すように、ウェハ基板２上
に、例えばシリコン酸化膜のような絶縁膜１を堆積し、
絶縁膜１に所望のコンタクトを周知の技術を用いて開孔
する。次に図２(b) に示すように、例えばｎ型ポリシリ
コンのような導電型３と例えばシリコン酸化膜のような
エッチングマスクとなる絶縁膜４を堆積し、絶縁膜３を
周知の写真製版・加工技術でパターニングする。この際
の抜き寸法は、この工程で適用した写真製版の最小抜き
寸法Ａに制限される。
【００２１】その後、図２(c) に示すように、絶縁膜５
を絶縁膜４と同じ材料を用いて全面に堆積し、その膜厚
分（＝Ｓ）だけ全面異方性エッチングして絶縁膜４のパ
ターンの側壁にサイドウォールとして残す。この際、図
中Ｂの値が所望の値となるように、Ｓの値を調整する。
さらに図２(d) に示すように、絶縁膜４，絶縁膜５をマ
スクとして導電膜３をエッチングし、隣合った配線が所
望のスリット状に分離した導電膜パターンを形成する。
を絶縁膜４と同じ材料を用いて全面に堆積し、その膜厚
分（＝Ｓ）だけ全面異方性エッチングして絶縁膜４のパ
ターンの側壁にサイドウォールとして残す。この際、図
中Ｂの値が所望の値となるように、Ｓの値を調整する。
さらに図２(d) に示すように、絶縁膜４，絶縁膜５をマ
スクとして導電膜３をエッチングし、隣合った配線が所
望のスリット状に分離した導電膜パターンを形成する。
【００２２】次に図２(e) に示すように、例えばＢＰＳ
Ｇ膜を含むような絶縁膜６を堆積した後、ウェハ最表面
の急峻な段差を非常にゆるやかな傾斜のみとなるよう、
アニールによる平坦化を行う。そして図２(f) に示すよ
うに、絶縁膜４，５，６における各エッチング速度が相
互に近いか、あるいは同じである条件で全面をエッチン
グし、導電膜３の上に所望の膜厚だけ残して止める。
Ｇ膜を含むような絶縁膜６を堆積した後、ウェハ最表面
の急峻な段差を非常にゆるやかな傾斜のみとなるよう、
アニールによる平坦化を行う。そして図２(f) に示すよ
うに、絶縁膜４，５，６における各エッチング速度が相
互に近いか、あるいは同じである条件で全面をエッチン
グし、導電膜３の上に所望の膜厚だけ残して止める。
【００２３】図２(g) は上記第２の実施例を実際のデバ
イスへ応用した実施例を示した断面図である。以下、こ
の実施例の製造方法について説明する。
イスへ応用した実施例を示した断面図である。以下、こ
の実施例の製造方法について説明する。
【００２４】まずｐ型基板１０上にＬＯＣＯＳ法によっ
て分離酸化膜１１を形成し、ゲート酸化膜１２とゲート
電極１３を堆積し、ゲート電極１３をパターニングし
て、その側壁に絶縁膜のサイドウォール１４を形成し、
分離酸化膜１１，ゲート電極１３，サイドウォール１４
をマスクにして、例えばＡｓ+ などのイオンを注入・ア
ニールしてＮ+ 拡散層１５をｐ型Ｓｉ基板１０の表面層
に形成し、絶縁膜１７を堆積し、その絶縁膜１７にコン
タクトを開孔し、本発明の図２(a) 〜(f) の一連の工程
を３回繰り返すことで、導電膜１６，絶縁膜１９，導電
膜１８，絶縁膜２１，導電膜２０，絶縁膜２４を順に形
成し、さらに例えばＨＴＯとＢＰＳＧとからなるような
絶縁膜２２を前記加工面上に堆積し、その絶縁膜２２と
絶縁膜２４あるいは絶縁膜２２と絶縁膜２４と絶縁膜２
１にコンタクトを開孔し、アルミ合金膜を堆積・パター
ニングすることによって配線を形成する。
て分離酸化膜１１を形成し、ゲート酸化膜１２とゲート
電極１３を堆積し、ゲート電極１３をパターニングし
て、その側壁に絶縁膜のサイドウォール１４を形成し、
分離酸化膜１１，ゲート電極１３，サイドウォール１４
をマスクにして、例えばＡｓ+ などのイオンを注入・ア
ニールしてＮ+ 拡散層１５をｐ型Ｓｉ基板１０の表面層
に形成し、絶縁膜１７を堆積し、その絶縁膜１７にコン
タクトを開孔し、本発明の図２(a) 〜(f) の一連の工程
を３回繰り返すことで、導電膜１６，絶縁膜１９，導電
膜１８，絶縁膜２１，導電膜２０，絶縁膜２４を順に形
成し、さらに例えばＨＴＯとＢＰＳＧとからなるような
絶縁膜２２を前記加工面上に堆積し、その絶縁膜２２と
絶縁膜２４あるいは絶縁膜２２と絶縁膜２４と絶縁膜２
１にコンタクトを開孔し、アルミ合金膜を堆積・パター
ニングすることによって配線を形成する。
【００２５】このような本第２の実施例の配線層の形成
方法では、配線が所望のスリット状に分離された導電膜
パターンを得ると同時に、ウェハ最上面の急峻な段差を
なくすることができる。従って、図２(a) 〜(f) を一連
の配線層の形成工程とすることで、導電膜３の膜厚が厚
くなり、また配線層が多層になっても発生する段差が急
峻にならないため、後工程の写真製版や加工が容易にな
る。
方法では、配線が所望のスリット状に分離された導電膜
パターンを得ると同時に、ウェハ最上面の急峻な段差を
なくすることができる。従って、図２(a) 〜(f) を一連
の配線層の形成工程とすることで、導電膜３の膜厚が厚
くなり、また配線層が多層になっても発生する段差が急
峻にならないため、後工程の写真製版や加工が容易にな
る。
【００２６】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、導電膜のエッチングを絶縁膜パ
ターンとその側壁に形成したサイドウォールとからなる
絶縁膜マスクを用いて行うようにしたので、適用した写
真製版の最小抜き寸法よりも狭い間隔に導電膜パターン
を配置することができ、配線抵抗が下がると同時に微細
化された半導体装置が得られる効果がある。
置の製造方法によれば、導電膜のエッチングを絶縁膜パ
ターンとその側壁に形成したサイドウォールとからなる
絶縁膜マスクを用いて行うようにしたので、適用した写
真製版の最小抜き寸法よりも狭い間隔に導電膜パターン
を配置することができ、配線抵抗が下がると同時に微細
化された半導体装置が得られる効果がある。
【００２７】また、導電膜パターン形成後に、絶縁膜を
堆積後、平坦化し、全面エッチバックを行うようにした
ので、常に基板最上面に急峻な段差が発生せず、多層の
配線構造にしても後工程の加工や写真製版を困難にしな
い製造方法が得られる効果がある。
堆積後、平坦化し、全面エッチバックを行うようにした
ので、常に基板最上面に急峻な段差が発生せず、多層の
配線構造にしても後工程の加工や写真製版を困難にしな
い製造方法が得られる効果がある。
【図１】本発明の一実施例による半導体装置の製造方法
を示す概略工程断面図である。
を示す概略工程断面図である。
【図２】本発明の第２の実施例による半導体装置の製造
方法を示す概略工程断面図である。
方法を示す概略工程断面図である。
【図３】従来の半導体装置の製造方法を示す概略工程断
面図である。
面図である。
１ 絶縁膜 ２ ウェハ基板 ３ 導電膜 ４ エッチングマスクパターン兼絶縁膜 ５ エッチングマスク用サイドウォール兼絶縁膜 ６ 絶縁膜 ７ 絶縁膜 ８ 絶縁膜 ９ レジストパターン １０ ｐ型Ｓｉ基板 １１ 分離酸化膜 １２ ゲート酸化膜 １３ ゲート電極 １４ サイドウォール １５ Ｎ+ 拡散層 １６ 導電膜 １７ 絶縁膜 １８ 導電膜 １９ 絶縁膜 ２０ 導電膜 ２１ 絶縁膜 ２２ 絶縁膜 ２３ アルミ配線 ２４ 絶縁膜 ２５ 絶縁膜 ２６ 絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月９日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
Claims (3)
- 【請求項１】 半導体基板上に配線構造を有する半導体
装置において、 隣合った配線がスリットを介して分離した導電膜パター
ンと、 前記導電膜パターンの側面，下面，及び上面全面を包み
込むよう、かつその最上面が平坦となるように形成され
た絶縁層とを備えたことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に配線構造を有する半導体
装置を製造する方法において、 半導体基板上に導電膜を堆積する工程と、 その上に第１の絶縁膜を堆積し、該第１の絶縁膜をパタ
ーニングする工程と、 その上に前記第１の絶縁膜の側壁部に第２の絶縁膜を全
面に堆積した後、該第２の絶縁膜をその膜厚分だけ全面
異方性エッチングし、サイドウォールのみを残す工程
と、 前記第１の絶縁膜および第２の絶縁膜をマスクとして前
記導電膜を異方性エッチングしてスリット状にパターニ
ングする工程と、 下地の急峻な段差をなくすよう、全面に平坦性の良い第
３の絶縁膜を堆積する工程と、 前記第１，第２，第３の絶縁膜の各エッチングレートが
相互に近いか、同じである条件で全面を前記導電膜が露
出する程度までエッチングする工程と、 全面に第４の絶縁膜を堆積する工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に配線構造を有する半導体
装置を製造する方法において、 半導体基板上に導電膜を堆積する工程と、 その上に第１の絶縁膜を堆積し、該第１の絶縁膜をパタ
ーニングする工程と、 その上に前記第１の絶縁膜の側壁部に第２の絶縁膜を全
面に堆積した後、該第２の絶縁膜をその膜厚分だけ全面
異方性エッチングし、サイドウォールのみを残す工程
と、 前記第１の絶縁膜および第２の絶縁膜をマスクとして前
記導電膜を異方性エッチングしてスリット状にパターニ
ングする工程と、 下地の急峻な段差をなくすよう、全面に平坦性の良い第
３の絶縁膜を堆積する工程と、 前記第１，第２，第３の絶縁膜の各エッチングレートが
相互に近いか、同じである条件で、前記導電膜の上に所
望の膜厚だけを残して全面をエッチングする工程とを備
えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20258291A JPH05152296A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20258291A JPH05152296A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152296A true JPH05152296A (ja) | 1993-06-18 |
Family
ID=16459877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20258291A Pending JPH05152296A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008305965A (ja) * | 2007-06-07 | 2008-12-18 | Spansion Llc | 半導体装置の製造方法 |
-
1991
- 1991-07-15 JP JP20258291A patent/JPH05152296A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008305965A (ja) * | 2007-06-07 | 2008-12-18 | Spansion Llc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219909B2 (ja) | 半導体装置の製造方法 | |
| US11037821B2 (en) | Multiple patterning with self-alignment provided by spacers | |
| US5759887A (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| EP0638930B1 (en) | Novel TiSi2/TiN clad interconnect technology | |
| JPH05152296A (ja) | 半導体装置およびその製造方法 | |
| EP0120918B1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JP3013385B2 (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JP4230756B2 (ja) | 半導体装置及びその製造方法。 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| KR930002058B1 (ko) | 반도체 소자 제조방법 | |
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| JPH0513432A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPH08107111A (ja) | 半導体装置の製造方法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| JPS5863158A (ja) | 半導体装置の製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPH06177264A (ja) | 半導体装置の製造方法 |